JPH0278382A

JPH0278382A - 撮像装置

Info

Publication number: JPH0278382A
Application number: JP63228672A
Authority: JP
Inventors: Toshiyuki Akiyama; 俊之秋山; Itaru Mimura; 三村　到; Naoki Ozawa; 直樹小沢; Kenji Takahashi; 健二高橋
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-09-14
Filing date: 1988-09-14
Publication date: 1990-03-19
Anticipated expiration: 2013-01-26
Also published as: JP2702982B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、撮像管あるいは固体撮像素子などから成る撮
像素子を用いた撮像装置に関するものである。

〔従来の技術〕

固体撮像索子の１種であるインターライン転送ＣＣＤ固
体撮像素子の平面図を第４図に模式的に示す（特開昭６
０−２５４８９２号）。この素子の駆動は次の様に行う
。まず水平方向と垂直方向に規則的に配列された画素１
で光電変換され？９積された全画面の映像信号電荷は、
垂直帰線期間の間に一旦垂直方向に転送する垂直ＣＣＤ
レジスタ２に読み出し蓄積する。その垂直ＣＣＤレジス
タ２内に読み出した映像信号電荷を、水平方向に転送す
る水平ＣＣＤレジスタ３まで水平帰線期間毎に１ライン
分づつ転送し、それに続く水平映像期間に順次出力部４
から読み出して行く。図中の矢印は映像信号電荷の転送
方向を示している。

ところで近年高精細テレビ方式（ＨＤ方式）など亮解像
度化への要求が強く、それに伴う固体撮像素子の画素数
の増加の検討が進められている。

しかし第４図に示す様な水平ＣＣＤレジスタ３を一列し
か持たない従来のＣＯＤ固体撮像素子では、画素数が増
えた分だけ水平ＣＣＤレジスタの駆動周波数したがって
転送速度が上がり、現状では駆動できない。

そのため現在第５図の３，３′に示すように、水体ＣＣ
Ｄレジスタを二列設け、各列での転送速度を上げて読み
出す方法が取られている（信学技報ＥＤ８７−１７４）
。

〔発明が解決しようとする課題〕

第５図の固体撮像素子において２つの出力部４゜４′に
分けて出力した映像信号は、第６図に示すようにバッフ
ァアンプ７．７′を通し、合成回路１０で１つにまとめ
直した後信号処理回路８でテレビ信号に変換して出力す
る。

ところで固体撮像索子出力部４，４′から合成回路１０
までの２つの回路系のゲインに差があると、まとめ直し
た合成信号に含まれる各映像信号レベルにも差が生じる
。そして例えば−様な壁を写すと縦縞状の偽信号が現わ
れるなど、画質が著しく劣化する。

そのためこの方法では２つの回路系のゲインを微妙に調
整する必要があり、量産コストの上昇の原因になる。ま
たこの調整は現状では特殊な被写体を写しながら行う煩
雑な作業が必要である上、環境温度が変わると再調整が
必要になるなどの問題が生じる。

本発明の目的は通常の撮映を行いながらしかも自動的に
ゲイン調整できる素子構造と駆動方法を提供することに
ある。

〔課題を解決するための手段〕

上記目的を達成するため本発明では、映像（Ｓ号を出力
しない時間内の少なくとも一部の時間に。

ゲインを比較するのに必要な基準（Ｖ’１号を各出力端
子から出力できる構造を持ち固体撮像索子を用いる。

そして固体撮像素子の異なる端子に分けて出力した各信
号は、後段回路でまとめ直し、映像信号を合成する。こ
のまとめ直した合成イ＝号に含まれる基準信号の部分を
取り出してレベルを比較し、これらの基準信号レベルが
ほぼ同一になるように合成前の各回路系のゲインを調節
する。

〔作用〕

本発明による撮像素子と撮像装置では、各出力端子から
の映像信号が通る回路系のゲインを８（す定するのに必
要な基準信号が、特殊な被写体を写さなくでもいつでも
得られる。しかも自動的に各出力端子からの映像信号の
ゲインを調節し、映像信号レベルの差を低減できる。

そのため映像信号レベルに差が有ると生じる画質の劣化
を低く抑えることができる。また回路系のゲインの微調
整は特殊な被写体を用いずに自動的に行われるので、生
産時の微調整が不要になり敏産コストを低減できる。さ
らにゲイン調整は自動的に行われるので、環境温度が変
わる度に必要であった特殊な被写体を写しながら行う煩
雑な再調整作業が不要になる。

〔実施例〕

本発明の第１の実施例を第１〜３図に示す。

第１図は本発明による固体撮像素子構造の一例を示した
もので、ゲイン比較に必要な基準（３号を発生する基準
信号発生回路５と、発生した基準信号を各出力端子から
出力できるように振り分ける振り分は回路６〜６′を新
たに設けた点が第５図の従来の固体撮像素子の構造と異
なる。

また第３図は本発明による撮像素子の出力信号をテレビ
信号に変換する信号処理回路例であるが、２つに分けて
出力した信号のレベルを比較する信号ゲイン比較回路１
１と、その出力信号の少なくとも一方の信号のゲインを
コントロールするためのゲイン調整量演算記憶回路１２
とゲインコントローラ９を設けた点が従来の回路と異な
る。

第１図の素子で画素ｌに蓄積し垂直ＣＣＤレジスタ２に
読み出した映像信号電荷は、従来同様水平帰線期間毎に
順次水平ＣＣＤレジスタ３に転送する。一方これと同時
に通常のＣＣＤｔｆｔ荷注入回路（特開昭５９−１７２
１９５号）等から成る基準信号発生回路５によって水平
期間毎に基準信号電荷を発生させ、振り分は回路用ＣＣ
Ｄ６’に基準信号電荷を転送しておく。そして垂直ＣＯ
Ｄレジスタ２を駆動して映像信号電荷を転送する際、振
り分は回路用ＣＣＤ６’内に転送した基準信号電荷も、
映像信号電荷同様に振り分は回路用の垂直Ｃ０Ｄ６．６
′を通して順次水平ＣＣＤレジスタ３゜３′内に転送す
る。水平ＣＯＤレジスタ３，３′内に転送した映像信号
と基準信号電荷は、それに続く水平映像期間に第２図（
ｂ）、（Ｑ）に模式的に示す様に順次出力部４，４′か
ら読み出す。

次に固体撮像素子の２つの出力部４，４′に分けて出力
した信号は、第３図に示すバッファアンプ７．７′を通
し１合成回路１ｏで１つにまとめ直す。まとめ直した合
成信号波形を第２図（ｄ）に模式的に示す。ところで例
えばバッファアンプ７′を通る回路の方がバッファアン
プ７を通る回路よりゲインが高い（低い）とそれに比例
して合成信号に含まれる基準信号１３のレベルに差が生
じる。そこで信号ゲイン比較回路１１で、各々の基準信
号の長時間平均を取って雑音による影響を減らした後、
２つの回路系のゲイン差を検出する。

そしてこの値とゲイン調整縁演算記憶回路１２に既に記
憶しである値を比較し、その比較結果に合わせて十分小
さなゲイン値だけゲインコントローラ９のゲインを下げ
る（上げる）と共に、その時の状態をゲイン調整量演算
記憶回路１２に記憶する。以下同様に水平期間毎にゲイ
ンの比較と調整を繰り返すと、２つの回路のゲインはほ
ぼ同一になリゲイン差の無い合成信号が得られる。その
後従来同様信号処理回路８でテレビ信号に変換し出力す
る。

この様に第３図の撮像装置ｆ’ｔでは、２つに分けて読
み出した映像信号の合成後のレベル差は自動的に低減さ
れほとんど差が生じ無い。そのため映像信号レベルに差
が有ると生じる画質の劣化を低く抑えることができる。

また回路系のゲインの微調整は特殊な被写体を用いなく
ても自動的に行われるので、生産時の微調整が不要にな
り破産コンスを低減できる。さらにゲイン調整は自動的
に行われるので、環境温度が変わる度に必要であった特
殊な被写体を写しながら行う煩雑な再調整作業が不要に
なる。

なお電源投入時のゲイン調整では雑音を低減するための
平均操作を省略する。あるいは調整のために加減するゲ
イン値を通常より大きくする等によって、装置立ち上げ
時間を速めることが望ましし）、ｌまたゲイン調整は信号ゲイン比較回路１１で基準信号レ
ベル比を求め、２つの回路系の信号の一方に基準信号レ
ベル比の逆数を掛ける等の方法で調整しても良い事は明
かである。

第７〜８図は本発明の第２の実施例である６第７図は本
発明による固体撮像素子構造の他の例であり、用いるテ
レビ方式の数本の走査線（第７図では３本の走査線）で
使う映像信号を数個（第７図では３個）の出力端子に分
けて同時に読み出すと共に、第１図の素子同様各出力端
子から基準信号を出力できるようにした点が従来の素子
構造と異なる。

第７図の素子で画素１に蓄積した映像信号電荷と基準信
号発生器５で発生した基準信号電荷は。

第１図の素子と同様にして、例えば３水平期間分の信号
を一組にして順次水平ＣＣＤレジスタ３〜３′内に転送
する。水平ＣＣＤレジスタ３〜３′内に転送した映像信
号電荷と基準信号電荷は、それに続く期間（例えば３水
平期間でゆっくり）に順次出力部４〜４“から読み出す
、以下同様にして１画面分の信号を、用いるテレビ方式
の１フイ一ルド期間毎に読み出す（ただし信号の′＃７
積時開時間くして感度を上げる際は、その周期に合わせ
る）。

次に固体撮像索子の出力部４〜４″に分けて出力した信
号は、第８図に示すバッファアンプ７〜７′とＡＤ変換
器２１〜２１′を通してディジタル信号に変換する。そ
して信号ゲイン比較回路１１．１１’において、ディジ
タル信号に変換した基準信号の長時間平均を取って雑音
による影響を減らした後、平均した３つの基準信号のレ
ベル比を求める。この値をゲインｇ４′ｌ１１ｍ演算記
憶回路１２．１２’に記憶しである値と比較し記憶し直
す一方、ゲインコントローラ９．９’（かけ算器）でこ
の記憶したレベル比の逆数を変換信号に掛けてゲインを
調整し、ゲイン差の無い信号に直した後画像メモリ回路
２２に記憶する。そして時間調整回路２３で、用いるテ
レビ方式の順序に従って順次画像メモリ回路２２から信
号を読み出し、信号処理回路８でテレビ信号に変換して
出力する。

この様に第８図の撮像装置においては回路系のゲイン差
を後段の回路で自動的嬬補正するので、レベル差の無い
テレビ信号が得られる。そのため本実施例においても第
１の実施例同様映像信号レベルに差が有ると生じる画質
の劣化を抑えることができる。また回路系ゲインの生産
時の微調整が不要になり量産コストを低減できる。さら
に環境温度が変わる度に必要であった煩雑な再調整作業
が不要になる。また本実施例ではさらに基準信号レベル
検出後直ちに正しいゲインＮ４整を行えるので、装置を
非常に高速で立ち上げることができる。

なお水平ＣＯＤレジスタ３〜３′からの信号の読み出し
速度は、用いるテレビ方式の１フイ一ルド期間に撮像素
子の１画面分の信号電荷を読み出せる範囲で任意に選ん
で良い。ただし読み出し速度が遅いほど出力される信号
の周波数は低くなり、読み出し時の信号帯域を狭くでき
る。そのため信号帯域を狭くする事によって出力アンプ
が発生するランダム雑音の影響を減らし、信号のＳＮ比
を上げる事ができる。またＡＤ変換器の価格は高速のも
のより低速のものの方が安価である等の点から信号の読
み出し速度は遅いことが望ましい。

またゲインコントローラ９，９′はＡＤ変換器の前に入
れ、撮像索子の出力信号に検出したゲイン比の逆数を掛
けるか、あるいは第１の実施例と同様に十分小さな値だ
けゲイン値を上下する方法で調整しても良いことは自明
である。

なお以上の実施例では基準信号は１水平映像期間の信号
毎に出力する場合についてのみ述べたが、１フイ一ルド
期間毎、数分毎あるいはスイッチ操作など何らかの操作
を加えた時など任意の時間に注入してゲインを調整して
も良い、また各出力端子からの基準信号は常に同時に出
力する必要は無く、互いに異なる時間に順次出力するよ
うにしても良い。

また信号ゲイン比較回路で基準信号のレベルを検出する
際の雑音の影響を低減するには、基準信号のレベルを大
きくするほど良い。しかし後段回路のダイナミックレン
ジの点から基準信号のレベルの大きさは、ほぼ映像信号
の白レベルから白レベルの３倍程度の範囲に設定するこ
とが望ましい。

また第１の実施例で、第２の実施例と同様のディジタル
回路を用いても良い。

また用いる撮像素子は第１図、第７図の素子の他、第９
図に例示するように、各出力端子から同一の基準信号を
出力できる構造を持てば、たとえ画面を左右に２分して
出力する構造であっても良いことは明かである。

さらに撮像素子の構造としてインターライン転送ＣＣＤ
固体撮像素子を使って説明したが、他の形のＣＯＤ固体
撮像素子やＭＯ５固体撮像素子。

撮像管等を用いても良いことは明かである。

以上固体撮像素子内に基準信号発生回路を有している場
合について述べたが、画面に−様な光を当てた時の映像
信号を基準信号とし、スイッチ等によって第３図、第８
図の回路を動作させてゲインを調整する。そしてその時
の状態を記憶することによって、従来の撮像素子を用い
たカメラにおいても、ゲイン調整の簡単化を図ることが
できる。

〔発明の効果〕

以上述べた様に本発明による撮像素子と撮像装置を用い
ると、各出力端子からの映像信号が通る回路系のゲイン
を測定するのに必要な基準信号が、特殊な被写体を写さ
なくてもいつでも得られる。

しかも自動的に各出力端子からの映像信号のゲインを調
節し、映像信号レベルの差を低減できる。

そのため映像信号レベルに差が有ると生じる画質の劣化
を低く抑えることができる。また回路系のゲインの微調
整は特殊な被写体を用いなくても自動的に行われるので
、生産時の微調整が不要になり量産コストを低減できる
。さらにゲイン調整は自動的に行われるので、環境温度
が変わる度に必要であった特殊な被写体を写しながら行
う煩雑な再調整作業を行なう必要がなくなる。

【図面の簡単な説明】

第１図は本発明による第１の実施例の固体撮像素子の模
式図、第２図は同実施例の撮像装置のブロック図、第３
図は同実施例の信号タイミング図、第４図、第５図は従
来のインターライン転送ＣＣＤ固体撮像素子の模式図、
第６図は従来例の撮像装置の構造を示すブロック図、第
７図は本発明による第２の実施例の固体撮像索子の模式
図、第８図は同実施例の撮像装置の構造を示すブロック
図、第９図は本発明によるさらに他の実施例の固体撮像
素子の模式図である。１・・・画素、２・・・垂直ＣＣＤレジスタ、３・・・
水平ＣＣＵレジスタ、４・・・出力部、５・・・撮像素
子、９・・・ゲインコントローラ、１０・・・合成回路
、１１・・・信号ゲイン比較回路、１２・・・ゲイン調
！Ｉｔ演算記憶回路。蔦１図葛　２　　図ンに乎ソ弓しＩＩ！Ｊ７］Ｊ！］第　３　図第４図￥　５　図第　６　　図第７図第　　８　　図第９図（幻（ｂ）

Claims

【特許請求の範囲】１、入射した光を電気信号に変換する撮像管あるいは固
体撮像素子などから成る撮像素子を用いた撮像装置にお
いて、映像信号を出力しない時間内の少なくとも一部の
時間に、信号ゲインを比較するのに必要な基準信号を出
力できる構造を有することを特徴とする撮像装置。２、入射した光を電気信号に変換する撮像管あるいは固
体撮像素子などから成る撮像素子を用いた撮像装置にお
いて、該撮像装置で用いるテレビ方式の２本以上の走査
線で使用する映像信号を、２つ以上の出力端子に分けて
出力できる構造を有することを特徴とする撮像装置。３、映像信号を該撮像素子から２つ以上の出力端子に分
けて出力する撮像素子と、映像信号を出力しない時間内
の少なくとも一部の時間に、該各出力端子から信号ゲイ
ンを比較するのに必要な基準信号を出力するように該撮
像素子を駆動する駆動回路と、該各出力端子から分けて
出力した信号をまとめて該出画に用いる映像信号を合成
する合成回路と、該各出力端子から出力した基準信号の
レベルを検出して比較する信号ゲイン比較回路と、該信
号ゲイン比較回路で得た情報を基に該各出力端子から出
力した映像信号レベルを調節するゲイン調整回路及びゲ
イン調整量演算記憶回路を有することを特徴とする請求
項第１項記載の撮像装置。４、該信号ゲイン比較回路を、該合成回路の後に設け、
該ゲイン調整回路を該合成回路より前に設けることを特
徴とする請求項第３項記載の撮像装置。５、該信号ゲイン比較回路は、該出力端子の内の１つか
ら出力した基準信号のレベルと、他の各出力端子から出
力した基準信号のレベルの間の大小関係を検出する回路
であり、該ゲイン調整回路及びゲイン調整量演算記憶回
路は、該他の各出力端子から出力した基準信号のレベル
の方が大きい（小さい）時、該大きな（小さな）基準に
なる信号を出力する該他の各出力端子につながる回路系
のゲインを、十分小さな一定量だけ小さく（大きく）設
定し直す回路であることを特徴とする請求項第４項記載
の撮像装置。６、請求項第２項記載の撮像装置において、該撮像装置
で用いるテレビ方式の２本以上の走査線で使用する映像
信号を、２つ以上の出力端子に分けて同時に読み出すよ
うに撮像素子を駆動する駆動回路と、該読み出した信号
をディジタル信号に変換するＡＤ変換器と、該ディジタ
ル信号に変換した信号を一旦記憶しておく画像メモリ回
路と、該画像メモリ回路から該テレビ方式に合わせて順
次映像信号を読み出す時間調整回路を有することを特徴
とする撮像装置。７、上記請求項第６項記載の撮像装置において、該駆動
回路は映像信号を出力しない時間内の少なくとも一部の
時間に、該各出力端子から基準になる信号を出力するよ
うに該撮像素子を駆動する回路であること、該撮像素子
から読み出した信号に含まれる基準信号のレベルの比を
検出する信号ゲイン比較回路を該ＡＤ変換の後に設けた
こと、該ディジタル信号に変換した信号に、該検出した
基準信号のレベルの比の逆数を掛けて、該各出力端子か
ら出力された信号のレベル差を補正するゲイン調整回路
を設けたことを特徴とする撮像装置。８、上記請求項第１乃至第５項ならびに第７項記載の撮
像装置において、該基準信号のレベルの大きさを、ほぼ該映像信号の白レ
ベルから該白レベルの３倍程度の範囲に設定することを
特徴とする撮像装置。