JPH027897A - ステッピングモータ制御回路内蔵マイクロコンピュータ - Google Patents
ステッピングモータ制御回路内蔵マイクロコンピュータInfo
- Publication number
- JPH027897A JPH027897A JP88144025A JP14402588A JPH027897A JP H027897 A JPH027897 A JP H027897A JP 88144025 A JP88144025 A JP 88144025A JP 14402588 A JP14402588 A JP 14402588A JP H027897 A JPH027897 A JP H027897A
- Authority
- JP
- Japan
- Prior art keywords
- register
- rotating
- stepping motor
- data
- motor control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000737 periodic effect Effects 0.000 claims abstract description 12
- 230000005284 excitation Effects 0.000 description 30
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Stepping Motors (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、改良されたステッピングモータ制御回路を内
蔵するマイクロプロコンピュータに関するものである。
蔵するマイクロプロコンピュータに関するものである。
（ロ）従来の技術
今日、ＯＡ機器に広く使用されるステッピングモータは
コンピュータ制御に適しているため、マイクロコンピュ
ータによるソフトウェア制御か、ステッピングモータ制
御回路を内蔵するマイクロコンピュータによる制御が専
ら採用されている。
コンピュータ制御に適しているため、マイクロコンピュ
ータによるソフトウェア制御か、ステッピングモータ制
御回路を内蔵するマイクロコンピュータによる制御が専
ら採用されている。
マイクロコンピュータによるソフトウェア制御を１−２
相励磁を例に簡単に説明すると、任意のパラレル出力ポ
ートに１６進表記でＥＯＨ、７０Ｈ，３８Ｈ，ＩＣＨ，
ＥＨ，０７Ｈ，８３Ｈというデータを繰り返し出力し、
出力ポートの所定のビットより得られる波形をステッピ
ングモータの制御パルスとするものである。このソフト
ウェア制御はハードウェアが簡便であるという利点を有
する反面、マイクロコンピュータの４ボートをステッピ
ングモータの回転のみに使用するため、マイクロコンピ
ュータの機能に大きな制約が生じるという欠点とソフト
ウェアにかかる負担が大きいという欠点を有している。
相励磁を例に簡単に説明すると、任意のパラレル出力ポ
ートに１６進表記でＥＯＨ、７０Ｈ，３８Ｈ，ＩＣＨ，
ＥＨ，０７Ｈ，８３Ｈというデータを繰り返し出力し、
出力ポートの所定のビットより得られる波形をステッピ
ングモータの制御パルスとするものである。このソフト
ウェア制御はハードウェアが簡便であるという利点を有
する反面、マイクロコンピュータの４ボートをステッピ
ングモータの回転のみに使用するため、マイクロコンピ
ュータの機能に大きな制約が生じるという欠点とソフト
ウェアにかかる負担が大きいという欠点を有している。
次に、ステッピングモータ制御回路を内蔵する、従来の
マイクロコンピュータによる制御を第３図を参照して説
明する。なお、同図はステッピングモータ制御回路部の
ブロック図であり、プロセッサ部は省略されている。
マイクロコンピュータによる制御を第３図を参照して説
明する。なお、同図はステッピングモータ制御回路部の
ブロック図であり、プロセッサ部は省略されている。
この回路は８桁のアップダウンカウンタ（２）と、アッ
プダウンカウンタ（２〉に所定の周期でカウントパルス
を出力する周期制御タイマ（１）と、前記アップダウン
カウンタ（２）のデータを励磁波形に変換する複数の８
−４デコーダ（３）から構成されており、周期制御タイ
マ（１）のカウントパルスにより自走させることができ
るため、ソフトウェアの負担が軽いという利点を有して
いる。しかし、アップダウンカウンタの出力波形はステ
ッピングモータの励磁に供することができないため、デ
コーダを必要とする欠点を有している。すなわち、各種
の励磁モードに対応させるには複数のデコーダを必要と
するため、この種のマイクロコンピュータは汎用性に欠
けるか回路規模が大きくなるかの何れかの欠点を有して
いる。
プダウンカウンタ（２〉に所定の周期でカウントパルス
を出力する周期制御タイマ（１）と、前記アップダウン
カウンタ（２）のデータを励磁波形に変換する複数の８
−４デコーダ（３）から構成されており、周期制御タイ
マ（１）のカウントパルスにより自走させることができ
るため、ソフトウェアの負担が軽いという利点を有して
いる。しかし、アップダウンカウンタの出力波形はステ
ッピングモータの励磁に供することができないため、デ
コーダを必要とする欠点を有している。すなわち、各種
の励磁モードに対応させるには複数のデコーダを必要と
するため、この種のマイクロコンピュータは汎用性に欠
けるか回路規模が大きくなるかの何れかの欠点を有して
いる。
（ハ）発明が解決しようとする課題
本発明は、ステッピングモータ起動前の初期設定等の処
理がマイクロコンピュータの機能の制約あるいはソフト
ウェアの負担とならない点に着目しなされたものであり
、ステッピングモータ制御時のソフトウェアの負担が軽
く、各種励磁モードに容易に対応可能な、すなわちソフ
トウェア制御とハードウェア制御の双方の利点を備えた
、ステッピングモータ制御回路を内蔵するマイクロコン
ピュータを提供するものである。
理がマイクロコンピュータの機能の制約あるいはソフト
ウェアの負担とならない点に着目しなされたものであり
、ステッピングモータ制御時のソフトウェアの負担が軽
く、各種励磁モードに容易に対応可能な、すなわちソフ
トウェア制御とハードウェア制御の双方の利点を備えた
、ステッピングモータ制御回路を内蔵するマイクロコン
ピュータを提供するものである。
（ニ）課題を解決するだめの手段
上記した問題点の解決のため、本発明のマイクロコンピ
ュータは、右ローテート及び左ローテート制御可能なロ
ーテートレジスタと、ローテートレジスタにデータバス
より初期データを入力するケート回路と、ローテートレ
ジスタへシフトパルスを出力する周期制御タイマと、ロ
ーテートレジスタのローテート方向及び励磁モードを設
定するモード設定レジスタとを内蔵している。
ュータは、右ローテート及び左ローテート制御可能なロ
ーテートレジスタと、ローテートレジスタにデータバス
より初期データを入力するケート回路と、ローテートレ
ジスタへシフトパルスを出力する周期制御タイマと、ロ
ーテートレジスタのローテート方向及び励磁モードを設
定するモード設定レジスタとを内蔵している。
（＊〉作用
上記のように構成きれる本発明は、ステッピングモータ
の起動に先立って、モード設定レジスタに励磁モードが
設定されると、励磁モードに対応する初期データがデー
タバスよりローテートレジスタに入力されるが、ステッ
ピングモータの起動後は、周期制御タイマからのシフト
パルスによりローテートレジスタのデータをローデート
させることによって励磁信号が生成されるため、ソフト
ウェア制御のように次々とデータを入力する必要がない
。また、ローテートレジスタの出力波形はステッピング
モータの励磁に適合しているためデコーダを必要とせず
、小規模の回路構成により各種励磁モードに対応させる
ことが可能となる。
の起動に先立って、モード設定レジスタに励磁モードが
設定されると、励磁モードに対応する初期データがデー
タバスよりローテートレジスタに入力されるが、ステッ
ピングモータの起動後は、周期制御タイマからのシフト
パルスによりローテートレジスタのデータをローデート
させることによって励磁信号が生成されるため、ソフト
ウェア制御のように次々とデータを入力する必要がない
。また、ローテートレジスタの出力波形はステッピング
モータの励磁に適合しているためデコーダを必要とせず
、小規模の回路構成により各種励磁モードに対応させる
ことが可能となる。
（へ）実施例
以下に本発明を第１図の実施例にしたがって説明する。
なお、同図はステッピングモータ制御回路部の回路図で
あり、プロセッサ部は省略されている。第１図において
、（４）は８個のＤ−フリップフロップＦＦ６〜ＦＦＦ
によって構成きれる８ビツトローテートレジスタ、（５
）は周期制御タイマ、（６）はモード設定レジスタ、Ｐ
Ｈ，〜ＰＨ，はステッピングモータ制御パルス出力端子
である。
あり、プロセッサ部は省略されている。第１図において
、（４）は８個のＤ−フリップフロップＦＦ６〜ＦＦＦ
によって構成きれる８ビツトローテートレジスタ、（５
）は周期制御タイマ、（６）はモード設定レジスタ、Ｐ
Ｈ，〜ＰＨ，はステッピングモータ制御パルス出力端子
である。
また、Ａ Ｎ １ｔ ” Ａ Ｎ ｓ を及びＡＮ、、
、ＡＮ、、、ＡＮ。１〜Ａ Ｎ ｖ−、Ａ Ｎｔｈ 、
Ａ Ｎｔ−はアンドゲート、０１〜Ｏ８及びＯＲ，〜
ＯＲｔはオアゲートである。
、ＡＮ、、、ＡＮ。１〜Ａ Ｎ ｖ−、Ａ Ｎｔｈ 、
Ａ Ｎｔ−はアンドゲート、０１〜Ｏ８及びＯＲ，〜
ＯＲｔはオアゲートである。
初めに、１−２相励磁を例にこの回路の動作を説明する
。なお、図中アンドゲートの一方のゲートに入力される
バスデークラッチ及びモード設定レジスタ（６）の信号
は、アンドゲートの他のゲート入力を制御する信号であ
るので、以下これら制御信号がハイレベルのときにはア
ンドゲートはアクティブ、ローレベルのときにはインア
クティブであると表現することとする。
。なお、図中アンドゲートの一方のゲートに入力される
バスデークラッチ及びモード設定レジスタ（６）の信号
は、アンドゲートの他のゲート入力を制御する信号であ
るので、以下これら制御信号がハイレベルのときにはア
ンドゲートはアクティブ、ローレベルのときにはインア
クティブであると表現することとする。
さて、内部データバス（７）には、本例ではＥＯＨ（１
１１０００００）なるデータが予め出力されている。な
お、このデータは後に説明する励磁モードに対応して、
図示しない手段によって自動的に生成きれるものである
。
１１０００００）なるデータが予め出力されている。な
お、このデータは後に説明する励磁モードに対応して、
図示しない手段によって自動的に生成きれるものである
。
ここで、バスデークラッチがハイレベルになると、アン
ドゲートＡＮ、、〜Ａ Ｎ ｖ ｈがアクティブになり
、内部データバス（７）のデータがローテートレジスタ
（４）にパラレル入力きれる。すなわち、ブリップフロ
ップＦＦ、〜Ｆ Ｆ ｔはセットされ、フリップフロッ
プＦＦ、〜ＦＦ４はリセットされる。
ドゲートＡＮ、、〜Ａ Ｎ ｖ ｈがアクティブになり
、内部データバス（７）のデータがローテートレジスタ
（４）にパラレル入力きれる。すなわち、ブリップフロ
ップＦＦ、〜Ｆ Ｆ ｔはセットされ、フリップフロッ
プＦＦ、〜ＦＦ４はリセットされる。
こうしてローテートレジスタ（４）に初期データが入力
されるとパスデータラッチは消失し、ローテートレジス
タは内部データバス（７）から分離され、これ以後は周
期制御タイマ（５）からのシフトパルスによりローテー
トレジスタ（４〉のデータをローテートさせることによ
って励磁信号が生成される。
されるとパスデータラッチは消失し、ローテートレジス
タは内部データバス（７）から分離され、これ以後は周
期制御タイマ（５）からのシフトパルスによりローテー
トレジスタ（４〉のデータをローテートさせることによ
って励磁信号が生成される。
さて、モード設定レジスタ（６）のビットＯとビット１
は、ステッピングモータの回転方向を判断するプロセッ
サ部により、随時（１０）あるいは（０１）と書き換え
られるものである。すなわち時計回り（ＣＷ）の制御が
行われるときには、ビットＯにＯ、ビット１に１がセッ
トされるのである。
は、ステッピングモータの回転方向を判断するプロセッ
サ部により、随時（１０）あるいは（０１）と書き換え
られるものである。すなわち時計回り（ＣＷ）の制御が
行われるときには、ビットＯにＯ、ビット１に１がセッ
トされるのである。
モード設定レジスタ（６）がこのようにセットされると
、アンドゲートＡ Ｎ ｏ、〜ＡＮ、、はインアクティ
ブ、アンドゲートＡＮ、、〜Ａ Ｎ ｔ−はアクティブ
となる。したがって、フリップフロップＦ Ｆ 。
、アンドゲートＡ Ｎ ｏ、〜ＡＮ、、はインアクティ
ブ、アンドゲートＡＮ、、〜Ａ Ｎ ｔ−はアクティブ
となる。したがって、フリップフロップＦ Ｆ 。
のＱ出力がＦＦ、のＤ入力に接続され、以下同様にして
、フリップフロップＦＦ、のＱ出力がＦ Ｆ 。
、フリップフロップＦＦ、のＱ出力がＦ Ｆ 。
のＤ入力に接続され、右ローテートレジスタが形成され
る。
る。
ここで、周期制御タイマ（５）よりシフトパルスが出力
されると、右ローテートレジスタの内容は１クロツク毎
に図面上で右方向にローテートされる。１クロツク後の
ローテートレジスタ（４）の内容は（０１１１，０００
０）、すなわち１６進表記によれば７０Ｈである。以下
同様に、３８Ｈ，ＩＣＨ，ＯＥＨ，０７Ｈ，８３Ｈ，Ｃ
ＩＨと変化し、８クロツク目に再びＥＯＨに戻る。
されると、右ローテートレジスタの内容は１クロツク毎
に図面上で右方向にローテートされる。１クロツク後の
ローテートレジスタ（４）の内容は（０１１１，０００
０）、すなわち１６進表記によれば７０Ｈである。以下
同様に、３８Ｈ，ＩＣＨ，ＯＥＨ，０７Ｈ，８３Ｈ，Ｃ
ＩＨと変化し、８クロツク目に再びＥＯＨに戻る。
これに対し、モード設定レジスタ（６）のビット０を１
にビット１を０に、すなわち反時計回り（ＣＣＷ）にセ
ットすると、アンドゲートＡＮ、。
にビット１を０に、すなわち反時計回り（ＣＣＷ）にセ
ットすると、アンドゲートＡＮ、。
〜ＡＮ、、がインアクティブ、アンドゲートＡ Ｎ ６
ａ〜ＡＮ、、がアクティブとなり、フリップフロップＦ
Ｆ ｅのＱ出力がＦ Ｆ ｌの入力に、以下同様にし
てＦＦ、のＱ出力がＦＦ、のＤ入力に接続され、左ロー
テートレジスタが形成される。
ａ〜ＡＮ、、がアクティブとなり、フリップフロップＦ
Ｆ ｅのＱ出力がＦ Ｆ ｌの入力に、以下同様にし
てＦＦ、のＱ出力がＦＦ、のＤ入力に接続され、左ロー
テートレジスタが形成される。
左ローテートレジスタが形成されるときに周期制御タイ
マ（５）よりシフトパルスが出力されると、左ローテー
トレジスタの内容は、１クロツク毎に図面上で左方向に
ローデートされる。１クロツク後のローテートレジスタ
（４）の内容は（１１０００００１）、すなわち１６進
表記によればＣＩＨである。以下同様に、８３Ｈ，０７
Ｈ，ＯＥＨ，ＩＣＨ，３８Ｈ，７０Ｈと変化し、８クロ
ツク目に再びＥＯＨに戻る。
マ（５）よりシフトパルスが出力されると、左ローテー
トレジスタの内容は、１クロツク毎に図面上で左方向に
ローデートされる。１クロツク後のローテートレジスタ
（４）の内容は（１１０００００１）、すなわち１６進
表記によればＣＩＨである。以下同様に、８３Ｈ，０７
Ｈ，ＯＥＨ，ＩＣＨ，３８Ｈ，７０Ｈと変化し、８クロ
ツク目に再びＥＯＨに戻る。
次に、励磁モードの設定と励磁信号の選択について説明
する。適宜の手法により、本例ではモード設定レジスタ
（６）のビット２に０、ビット３に１がセットきれる。
する。適宜の手法により、本例ではモード設定レジスタ
（６）のビット２に０、ビット３に１がセットきれる。
ちなみにモード設定レジスタ（６）がこのようにセット
されると、本回路は内部データバス（７）より与えられ
る初期データに応じて、１−２相励磁回路か２−３相励
磁回路かの何れかとして動作するものである。
されると、本回路は内部データバス（７）より与えられ
る初期データに応じて、１−２相励磁回路か２−３相励
磁回路かの何れかとして動作するものである。
モード設定レジスタ（６）のビット２がＯ％ ７ビツト
３が１であると、アンドゲートＡＮ、、、ＡＮ□。
３が１であると、アンドゲートＡＮ、、、ＡＮ□。
ＡＮ＠、はインアクティブになり、アンドゲートＡＮｓ
ｍ 、ＡＮ＊＊、ＡＮ＊ｍがアクティブとなるため、ス
テッピングモータ制御パルス出力端子ＰＨ，。
ｍ 、ＡＮ＊＊、ＡＮ＊ｍがアクティブとなるため、ス
テッピングモータ制御パルス出力端子ＰＨ，。
Ｐ ＨＩ、 Ｐ Ｈｘ 、 Ｐ Ｈ１には、それぞれフ
リップフロップＦＦ、、ＦＦｉ、ＦＦＩ、ＦＦＩのＱ出
力が出力される。このときの出力端子ＰＨ，，ＰＨ，，
ＰＨ，，ＰＨ，の時系列的な変化の様子を第２図（ｃ）
に示す。
リップフロップＦＦ、、ＦＦｉ、ＦＦＩ、ＦＦＩのＱ出
力が出力される。このときの出力端子ＰＨ，，ＰＨ，，
ＰＨ，，ＰＨ，の時系列的な変化の様子を第２図（ｃ）
に示す。
なお、説明の都合上モード設定レジスタ（６）の励磁モ
ード選択に２ビツト、ＣＷとＣＣＷの選択にそれぞれ２
ピツトを使用しているが、論理回路の変更によりそれぞ
れ１ビツトで制御することも可能である。
ード選択に２ビツト、ＣＷとＣＣＷの選択にそれぞれ２
ピツトを使用しているが、論理回路の変更によりそれぞ
れ１ビツトで制御することも可能である。
次に、１相励磁を例にこの回路の動作を説明する。なお
、何れの励磁モードの場合もバスデークラッチの操作と
回転方向の制御は同じなので、ここではその説明を省略
する。
、何れの励磁モードの場合もバスデークラッチの操作と
回転方向の制御は同じなので、ここではその説明を省略
する。
１相励磁では、モード設定レジスタ（６）のビット２に
１、ビット３にＯがセットされる。モード設定レジスタ
（６）がこのようにセットされると、本回路は内部デー
タバス（７）より初期設定される値（本例では８８Ｈで
あるが）に応じて１相励磁回路か２相励磁回路か３相励
磁回路かの何れかとして動作することになる。
１、ビット３にＯがセットされる。モード設定レジスタ
（６）がこのようにセットされると、本回路は内部デー
タバス（７）より初期設定される値（本例では８８Ｈで
あるが）に応じて１相励磁回路か２相励磁回路か３相励
磁回路かの何れかとして動作することになる。
さて、モード設定レジスタ（６）のビット３が０、ビッ
ト２が１であるため、アンドゲートＡ Ｎ、、 。
ト２が１であるため、アンドゲートＡ Ｎ、、 。
Ａ Ｎ、、 、 Ａ Ｎ、、はインアクティブ、アンド
ゲートＡ Ｎ １ｒ 、 Ａ Ｎ ＊Ｉ、 Ａ Ｎ３＋
はアクティブである。したがって、ステッピングモータ
制御パルス出力端子ＰＨ，、ＰＨ，、ＰＨ，、ＰＨ，に
はそれぞれフリップフロップＦ Ｆ ｔ 、 Ｆ Ｆ
＝ 、 Ｆ Ｆ ｓ 、Ｆ Ｆ ａのＱ出力が出力され
る。このときの出力端子ＰＨ，，ＰＨ，，ＰＨ，，ＰＨ
１の時系列的な変化の様子を第２図（ａ）に示す。
ゲートＡ Ｎ １ｒ 、 Ａ Ｎ ＊Ｉ、 Ａ Ｎ３＋
はアクティブである。したがって、ステッピングモータ
制御パルス出力端子ＰＨ，、ＰＨ，、ＰＨ，、ＰＨ，に
はそれぞれフリップフロップＦ Ｆ ｔ 、 Ｆ Ｆ
＝ 、 Ｆ Ｆ ｓ 、Ｆ Ｆ ａのＱ出力が出力され
る。このときの出力端子ＰＨ，，ＰＨ，，ＰＨ，，ＰＨ
１の時系列的な変化の様子を第２図（ａ）に示す。
以下に、励磁モードとローテートレジスタに初期設定さ
れるデータとモード設定レジスタのデータとの関係を表
に整理する。
れるデータとモード設定レジスタのデータとの関係を表
に整理する。
く以下余白〉
（ト）発明の効果
本発明は、周期制御タイマからのシフトパルスによりロ
ーテートレジスタのデータをローデートさせることによ
って励磁信号が生成されるため、ソフトウェア制御のよ
うに次々とデータを入力する必要がなく、ソフトウェア
の負担が軽いという利点を有している。また、ローテー
トレジスタの出力波形はステッピングモータの励磁に適
合しているためデコーダを必要とせず、小規模の回路構
成により各種励磁モードに対応させることが可能となる
利点も有している。
ーテートレジスタのデータをローデートさせることによ
って励磁信号が生成されるため、ソフトウェア制御のよ
うに次々とデータを入力する必要がなく、ソフトウェア
の負担が軽いという利点を有している。また、ローテー
トレジスタの出力波形はステッピングモータの励磁に適
合しているためデコーダを必要とせず、小規模の回路構
成により各種励磁モードに対応させることが可能となる
利点も有している。
第１図は本発明のマイクロコンピュータのステッピング
モータ制御回路部の回路図、第２図（ａ）乃至第２図（
ｅ）は各励磁モード時の出力端子の波形の時系列的変化
を示す波形図、第３図は従来のマイクロコンピュータの
ステッピングモータ制御回路部のブロック図である。 （４）は８個のＤ−フリップフロップＦＦ、〜ＦＦ、に
よって構成される８ビツトローテートレジスタ、（５）
は周期制御タイマ、（６）はモード設定レジスタ、ＰＨ
，〜Ｐ Ｈｓはステッピングモータ制御パルス出力端子
である。またＡ Ｎ ＩＩ” Ａ Ｎ ｓ ！及びＡＮ
−、、Ａ Ｎ ｏｈ 、 Ａ Ｎ−−〜Ａ Ｎ？−、
Ａ ’Ｎｖｂ 、 Ａ Ｎｖ。 ハアンドケート、０．−０．及びＯＲ，〜ＯＲ？はオア
ゲートである。
モータ制御回路部の回路図、第２図（ａ）乃至第２図（
ｅ）は各励磁モード時の出力端子の波形の時系列的変化
を示す波形図、第３図は従来のマイクロコンピュータの
ステッピングモータ制御回路部のブロック図である。 （４）は８個のＤ−フリップフロップＦＦ、〜ＦＦ、に
よって構成される８ビツトローテートレジスタ、（５）
は周期制御タイマ、（６）はモード設定レジスタ、ＰＨ
，〜Ｐ Ｈｓはステッピングモータ制御パルス出力端子
である。またＡ Ｎ ＩＩ” Ａ Ｎ ｓ ！及びＡＮ
−、、Ａ Ｎ ｏｈ 、 Ａ Ｎ−−〜Ａ Ｎ？−、
Ａ ’Ｎｖｂ 、 Ａ Ｎｖ。 ハアンドケート、０．−０．及びＯＲ，〜ＯＲ？はオア
ゲートである。
Claims (2)
- （１）左ローテート、右ローテート可能なローテートレ
ジスタと、ローテートレジスタにデータバスより初期デ
ータを入力するゲート回路と、周期制御タイマと、モー
ド設定レジスタとからなるステッピングモータ制御回路
を内蔵するマイクロコンピュータ。 - （２）前記モード設定レジスタのデータに基づいて、前
記ローテートレジスタの出力が選択されることを特徴と
する特許請求の範囲第一項に記載のステッピングモータ
制御回路を内蔵するマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP88144025A JPH027897A (ja) | 1988-06-10 | 1988-06-10 | ステッピングモータ制御回路内蔵マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP88144025A JPH027897A (ja) | 1988-06-10 | 1988-06-10 | ステッピングモータ制御回路内蔵マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027897A true JPH027897A (ja) | 1990-01-11 |
Family
ID=15352578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP88144025A Pending JPH027897A (ja) | 1988-06-10 | 1988-06-10 | ステッピングモータ制御回路内蔵マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH027897A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5674316A (en) * | 1994-06-30 | 1997-10-07 | Kao Corporation | Hydraulic composition |
| US5825141A (en) * | 1997-05-22 | 1998-10-20 | Mitsubishi Electric Engineering Co., Ltd. | Motor control apparatus |
| JP2005218276A (ja) * | 2004-02-02 | 2005-08-11 | Shiriusu:Kk | 遊技機のリール駆動用ステッピングモータの駆動制御方法 |
-
1988
- 1988-06-10 JP JP88144025A patent/JPH027897A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5674316A (en) * | 1994-06-30 | 1997-10-07 | Kao Corporation | Hydraulic composition |
| US5825141A (en) * | 1997-05-22 | 1998-10-20 | Mitsubishi Electric Engineering Co., Ltd. | Motor control apparatus |
| JP2005218276A (ja) * | 2004-02-02 | 2005-08-11 | Shiriusu:Kk | 遊技機のリール駆動用ステッピングモータの駆動制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027897A (ja) | ステッピングモータ制御回路内蔵マイクロコンピュータ | |
| JPH0526439B2 (ja) | ||
| JPH04121085A (ja) | ディジタルパルス処理装置 | |
| JP2771562B2 (ja) | シフトレジスタ | |
| JPS61269697A (ja) | パルスモ−タ制御装置 | |
| JP2621633B2 (ja) | ステッピングモータ制御回路 | |
| JP2818986B2 (ja) | モータコントロール回路内蔵マイクロコンピュータ | |
| JPH06177753A (ja) | 分周回路及びその構成方法 | |
| JPH09148896A (ja) | パルス発生回路 | |
| JPS5921118B2 (ja) | シフトレジスタ及びこれを用いてモ−タを駆動する方法 | |
| JPS6339939B2 (ja) | ||
| JPH06110576A (ja) | 半導体集積回路装置 | |
| JPS62214725A (ja) | 計数装置 | |
| JPH0332115Y2 (ja) | ||
| JP3531856B2 (ja) | プログラム制御方法及びプログラム制御装置 | |
| JPH0423511A (ja) | Ｐｗｍ出力回路 | |
| JPS6117636Y2 (ja) | ||
| Palmer et al. | The number of self‐complementary achiral necklaces | |
| JPS585594Y2 (ja) | 全自動洗濯機制御装置 | |
| JPS60121993A (ja) | ステツピングモ−タの駆動信号発生回路 | |
| JP3166679B2 (ja) | Ｐｗｍ制御回路 | |
| US4727304A (en) | Phase sequencer for stepping motor | |
| JPS60190197A (ja) | パルスモ−タ制御回路 | |
| KR910009100B1 (ko) | 그래픽 처리장치의 이미지 변환장치 | |
| JPS6133721Y2 (ja) |