JPS5921118B2 - シフトレジスタ及びこれを用いてモ−タを駆動する方法 - Google Patents

Description

【発明の詳細な説明】 本発明はシフトレジスタに関する。

種々の形式のシフトレジスタが公知でありこれらはしば
しばシフトレジスタへのデータ入力の方法、すなわち直
列又は並列入力によつて区別されている。

データが一度シフトレジスタに入れられると、データの
シフトは方向信号とクロツク信号によつて制御される。
方向信号はデータがシフトレジスタ内を動く方向を定め
、クロツク信号はデータが進む時点を定める。−クロツ
ク信号の周波数はレジスタ内のデータのシフト速度を定
める。こ （一のようなシフトレジスタでは、データは
クロツク信号に応動して１つの段から隣接する段へシフ
トされる。よつてクロツクパルスの発生後におけるある
段のレベルは、クロツクパルスが生じる前の前段のレベ
ルに等しい。本発明は、その各々が第１の状態と第２の
状態とを取り得る複数個の段からなるシフトレジスタに
おいて、該段の少なくとも１つを第１の状態にし該段の
少くとも１つを第２の状態にする手段と、，第１の信号
に応動して、第１の状態にある段に対して予め定めた方
向において隣接している任意の段を第１の状態にする第
１の手段と、第２の信号に応動して、第２の状態にある
段に対して予め定めた方向において隣接している任意の
段を第２の状態にする第２の手段とを含むシフトレジス
タに関する。

このようなシフトレジスタはステツプモータの巻線の駆
動の制御のために有利に用いることができる。

ステツプモータは通常２つのモードのうちの一方で動作
する。

第１のモードは、単一位相動作と呼ばれ、モータ位相巻
線を順次駆動するものである。すなわち選択された方向
に対し隣り合つた巻線を次々と駆動することによつて回
転が行われ、逆方向に駆動することによつて逆回転が行
われる。これに対し、２重位相駆動は、電力消費を増加
させてトルクを増加させるために用いられる。この動作
モードでは、２つの隣接した位相が同時に駆動される。
一方の位相は次の位相励起サイクルの前半まで駆動が続
けられる。新しい、第３のモードでは、単一位相駆動に
比してわずかに電力を増加するのみで、優れたトルク特
性が得られる。

これは拡張位相励起と呼ばれ特開昭５２−１４６８２３
号に示されている。この動作モードでは、隣接したモー
タ位相の間での駆動の重複量を可変としモータが使用さ
れているシステムでのトルク要求に適応させられる。低
速動作あるいは加速及び減速動作中は大きな重複が維持
されて速度一トルク特性が改善される。逆に、全速回転
中、あるいは電力消費量を低くする場合には、重複は減
少されるか、あるいは完全に除去されてモータは単一位
相モードで動作する。このようなモータ制御を行うため
には回転方向を逆にする機能も必要である。すなわちモ
ータ位相の駆動方向が逆にされる。本発明の好ましい実
施例では、マイクロプロセツサあるいばプログラマブル
論理回路網等からの独立した制御信号に応動してモータ
の位相駆動重複量と回転方向とを変化させるためにシフ
トレジスタが用いられている。

本発明の実施例は以下の詳細な説明と図面とによつて明
確となろう。

第１図及び第２図（これらは第３図のように結 之合さ
れる）に示された制御回路は、４段の循環シフトレジス
タ１０とシフトレジスタ１０の動作を制御する制御器１
２とを含んでいる。

シフトレジスタ段Ａ−１４，Ｂ−１４，Ｃ−１４及びＤ
−１４は４相モータ１６の１相の駆動を制御する。この
１モータの位相巻線にはＡ，Ｂ，Ｃ及びＤの記号がつ
けられている。後述するように別のシフトレジスタ段を
含ませることもできる。第１図においてモータ巻線Ａ，
Ｂ，Ｃ及びＤは、それぞれＮＰＮスイツチングトランジ
スタＡ−１８，Ｂ−１８，Ｃ−１８及びＤ−１８に接続
されており、これらの各々はそのベースに正電圧を印加
することによつてオンになる。モータ巻線の他端は＋の
出力を持つた適当な電源（図示していない）に接続され
ている。シフトレジスタの各段は対応するスイツチング
トランジスタのベースを駆動し、選択されたシフトレジ
スタ段からの高レベル入力に応動して選択されたモータ
巻線が駆動される。シフトレジスタ１０の全ての段Ａ−
１４，Ｂ−１４，Ｃ−１４，Ｄ−１４はその構成と動作
が類似しているため、シフトレジスタの説明を簡単にす
るよう、各段とその素子は対応するモータ巻線のアルフ
アベツトの後にアラビア数字をつけて表わすものとする
。

シフトレジスタ段Ａ−１４について詳細に述べ、他の段
の素子はモータ巻線に対応するアルフアベツトの後に同
じ数字をつけて参照する。シフトレジスタ段Ａ−１４は
、マスタ部Ａ−２０とスレーブ部Ａ−２２ＶＣ．分割で
きるものとみなすことができる。マスタ部Ａ−２０はＲ
ＳフリツプフロツプＡ−２４の形式でメモリを含んでお
り、これはりセツトＡ−２６及びセツトＡ−２８の書き
込み入力を持ち、これらはそれぞれ低レベルで動作する
２入力を持つアンドゲートＡ−３０及びＡ−３２によつ
て供給される。アンドゲートＡ−３０及びＡ−３２の各
々の一方の入力は線３４に接続され制御器１２によつて
作られる転送信号によつて制御される。アンドゲートＡ
−３０の他の入力はＲＳスレーブフリツブフロツプＡ一
３６の形式のメモリの出力Ｑａに接続されアンド′ゲー
トＡ−３２の他の入力はスレーブフリツプフロツプＡ−
３６の補数出力Ｑａに接続されている。

線３４からの転送信号はスレーブフリツプフロツプＡ−
３６の出力をマスタフリツプフロツプＡ−２４に書き込
む。シフトレジスタ段Ａ−１４のスレーブ部Ａ−２２は
２入力で高レベル信号をシフトするための（ＳＨ）オア
ゲートＡ−３８と２入力で低レベル信号をシフトするた
めの（ＳＬ）オアゲートＡ一４０とを含んでいる。

オアゲートＡ−３８，Ａ−４０の出力はそれぞれスレー
ブフリツプフロツプＡ−３６にセツト及びりセツト入力
を供給する。ＳＨオアゲートＡ−３８の１つの入力は、
低レベルで動作する２入力を持ち、反時計方向に高レベ
ル信号をシフトするためのＳＨＣＣＷアンドゲートＡ−
４２の出力に接続され、オアゲートＡ−３８の他の入力
は低レベルで動作する２入力を持ち、時計方向に高レベ
ル信号をシフトするためのＳＨＣＷアンドゲートＡ−４
４の出力に接続されている。同様に、ＳＬオアゲートＡ
−４０の入力は、低レベルで動作する２入力を持ち、反
時計方向に低レベル信号をシフトするためのＳＬＣＣＷ
アンドゲートＡ−４６、及び、低レベルで動作する２入
力を持ち、時計方向に低レベル信号をシフトするための
ＳＬＣＷアンドゲートＡ−４８の出力に接続されている
。ＳＬＣＣＷアンドゲートＡ−４６の１つの入力Ａ−５
０は隣接する段Ｂ−１４のマスタフリツプフロツプＢ−
２４の出力ＱＢに多導体ケーブル５２を介して接続され
ており、ＳＬＣＷアンドゲートＡ−４８の入力Ａ−５４
は隣接するマスタフリツプフロツプＤ−２４の出力ＱＤ
に接続されている。ＳＨＣＣＷアンドゲートＡ−４２の
入力Ａ−５６は隣接するシフトレジスタ段Ｂ−１４のマ
スタフリツプフロツプＢ−２４の補数出力（Ｂに接続さ
れており、ＳＨＣＷアンドゲートＡ−４４の入力Ａ−５
８は他の隣接するマスタフリツプフロツプＤ−２４の補
数出力ＱＤに接続されている。説明を明確にするために
、これらのスレーブのアンドゲート入力５０，５４，５
６及び５８とマスタフリツプフロツプ２４との間の接続
はアンドゲート入力に、その信号源を記号で示している
。スレーブアンドゲート４２，４４，４６及び４８の各
々の一方の入力は、後述するように、制御器１２からの
選択されたシフト信号によつて制御される。さらに電源
オンリセツトＰＯＲ信号が線５５を介してスレーブフリ
ップフロツプ３６に印加され、フリツプフロツプＢ，Ｃ
，Ｄ−３６をりセツトするとともに、フリツプフロツプ
Ａ−３６をセツトする。すなわち、電源がオンになると
、シフトレジスタ１０は、フリツブフロツブ出力ＱＡが
高レベルになり、出力ＱＢ，Ｑｃ及びＱＤが低レベルに
なるように初期化される。シフトレジスタ制御器１２は
、４つの制御信号、すなわち時計方向低シフトＳＬＣＷ
ｌ反時計方向低シフトＳＬＣＣＷｌ時計方向高シフトＳ
ＨＣＷ及び反時計方向高シフトＳＨＣＣＷ信号を発生す
る。これらの４つの制御信号は３つの独立した入力信号
、すなわち高ステツプＳＨｌ低ステツプＳＬ及びモータ
回転方向ＤＩＲ信号に応じて作られ、このうちＤＩＲ信
号は、モータの回転が時計方向（ＣＷ）であるか反時計
方向ＣＣＷであるかを指定する。ＳＨ，ＳＬ及びＤＩＲ
信号は、それぞれ端子５７，５９及び６１に印加される
。制御器１２に対する入力信号ＣＨ，ＳＬ及びＤＩＲｆ
）二組合せに応じて、制御信号が作られて、シフトレジ
スタ１０の動作、すなわちモータ１６のコイルＡ，Ｂ，
Ｃ、及びＤの駆動が制御される。各シフトレジスタ部分
のＳＬＣＷアンドゲートＡ，Ｂ，Ｃ，Ｄ−４８の一方の
入力を駆動するのは、時計方向低シフトＳＬＣＷナンド
ゲート６０である。反時計方向低シフトＳＬＣＣＷナン
ドゲート６２の出力はアンドゲートＡ，Ｂ，Ｃ，Ｄ−４
６の一方の入力に印加される。同様に、時計方向高シフ
トＳＨＣＷナンドゲート６４の出力はアンドゲートＡ，
Ｂ，Ｃ，Ｄ−４４の一方の入力に印加され、反時計方向
高シフトＳＨＣＣＷナンドゲート６６の出力はアンドゲ
ートＡ，Ｂ，Ｃ，Ｄ−４２の一方の入力に印加される。
入力６１に現われるＤ［Ｒ信号はＳＬＣＷナンドゲート
６０及びＳＨＣＷナンドゲート６６の一方の入力と、イ
ンバータ６５の入力とに直接印加される。インバータ６
５からの、補数ＤＩＲ出力はＳＬＣＣＷナンドゲート６
２及びＳＨＣＣＷナンドゲート６６の各々の一方の入力
に印加される。よつて、ＤＩＲ信号が高レベ ・ルであ
ると、ＳＬＣＷナンドゲート６０及びＳＨＣＷナンドゲ
ート６４が付勢されて、これらのゲートの出力はそれぞ
れの他方の入力に応じてきまることになり、またＤＩＲ
信号が低レベルであると、ＳＬＣＣＷナンドゲート６２
及びＳＨＣＣＷナンドゲート６８が付勢される。

ＳＬＣＷナンドゲート６０及びＳＬＣＣＷナンドゲート
６２の入力６８及び７０を駆動するのは低ステツプＲＳ
フリツプフロツプ７０のＱ出力ＳＬ′である。同様にＳ
ＨＣＷ及びＳＨＣＣＷナンドゲート６４及び６６の入力
７４及び７６は、高ステツプＲＳフリツプフロツブ７８
のＱ出力ＳＨ′である。フリツプフロツプ７８のＱ出力
は転送信号ＴＲでもあり線３４を介して、４つのシフト
レジスタ段のアンドゲートＡ，Ｂ，Ｃ，Ｄ−３０及びＡ
，Ｂ，Ｃ，Ｄ−３２の各々の一方の入力に印加されてい
る。さらに、ＳＨ′信号は、ＳＬフリツプフロツプ７２
の低レベルで動作するりセツト入力にも印加されており
、ＳＨフリツプフロツプ７８がりセツトされると、ＳＬ
フリツプフロツプ７２もりセツトされる。電源がオンに
なると、ＰＯＲ信号がフリツプフロツプ７８の第２のり
セツト入力に印加され、これによつてフリツプフロツプ
７２，７８が初期化される。すなわち、フリツプフロツ
ブ７８がりセツトされると、そのＱ出力ＳＨ′が低レベ
ルとなつてフリツプフロツプ７２をりセツトする。ＳＨ
フリツブフロツプ７８の低レベルで動作するセツト入力
には、インバータ８４の出力が印加されており、このイ
ンバータの入力には、端子５７に現われるＳＨ制御信号
が印加されている。

ＳＬフリツプフロツプ７２をセツトするのはインバータ
８０の出力であり、低レベルのセツト信号をフリツプフ
ロツプ７２のセツト入力に印加する。インバータ８０の
出力は、フリツブフロツプ７２のＱ出力とともに、２入
力ナンドゲート８２の２つの入力にも印加されており、
ゲート８２の出力は、ＳＨフリツプフロツプ７８のりセ
ツト入力に印加されている。よつてナンドゲート８２の
２つの入力に２つの高レベル信号が同時に現われると、
フリツブフロツプ７８はりセツトされる。前記のように
、制御器１２のナンドゲート６０，６２，６４及び６６
はそれぞれ４つのシフトレジスタ制御信号ＳＬＣＷ，Ｓ
ＬＣＣＷ，ＳＨＣＷ，ＳＨＣＣＷを作り、またＳＨフリ
ツプフロツプ７８はＴＲ信号を発生する。

これらの信号は、マイクロプロセツサ、プログラマブル
論理回路又は同様の装置で作られて、入力端子５７，５
９、及び６１に印加される信号ＳＨ，ＳＬ及びＤＩＲに
よつて作られる。これらの３つの入力信号の周波数と相
互の時間関係とによつて、モータの回転方向、回転速度
及びトルクが決定される。以下の説明によつてより明確
となるように、ＤＩＲ信号のレベル ！がモータの回転
方向を決定し、ＳＨ信号の周波数がモータの回転速度を
決定する。さらに、ＳＨ信号からのＳＬ信号の遅れ時間
によつて、巻線駆動の重複度、すなわちモータ１６のト
ルク特性が決定される。第４図に示した信号レベルは、
モータ１６を時計方向に回転させる場合の、シフトレジ
スタ１０及び制御回路１２の動作を表わしている。

時刻ｔ１からＴｌ６までの間、モータ１６の回転速度は
加速されており、この間では巻線駆動の重複が徐々に減
少して、モータトルクと電力消費も徐々に減少し、最後
には動作速度にまで達する。説明のために、モータが停
止状態から加速されていく時間ｔ１乃至Ｔｌ６は、圧縮
して示されており、実際の装置では、より長い時間をか
けて徐々に加速される。時刻Ｔｌ６からＴ２３までの間
は、モータ１８は単一位相モードで動作し、巻線駆動位
相の重複は無い。時刻Ｔ。で電源がオンとなり、電力が
回路１０に印加されると、ＰＯＲ信号がスレーブフリツ
プフロツプＢ，Ｃ，Ｄ−３６をりセツトし、スレーブフ
リツプフロツプＡ−３６をセツトする。また、ＰＯＲ信
号はＳＨフリツプフロツプ７８もりセツトする。ＳＨフ
リツプフロツプ７８のＱ出力はＰＯＲ信号に応じて低レ
ベルとなり、この低レベルのＴＲ信号は、マスタフリツ
プフロツプＡ，Ｂ，Ｃ，Ｄ−２４に対して対応するスレ
ーブフリツプフロツプＡ，Ｂ，Ｃ，Ｄ−３６の内容を転
送する。よつて、マスタフリツブフロツプＡ−２４及び
スレーブフリツプフロツプＡ−３６のＱ出力は高レベル
になり、マスタフリツプフロツプＢ，Ｃ，Ｄ−２４及び
スレーブフリツプフロツプＢ，Ｃ，Ｄ一３６のＱ出力は
低レベルになる。時刻ｔ１で入力６１のＤＩＲ信号が高
レベルになつて、時計方向回転であることを示すととも
に、この信号は時間ｔ１乃至Ｔ２３の間高レベルにある
。入力５７のＳＨ信号は時刻ｔ１とＴ２の間で高レベル
となり、さらに、時間Ｔ５−Ｔ，，ｔ，−ＴｌＯ等でも
高レベルとなる。後述するように、ＳＨパルスの繰返し
周波数がモータ１６の回転速度を決定する。第４図に示
したように、時間Ｔｌ６−Ｔ２３では、モータの回転速
度はそれ以前も高速である。時刻ｔ１におけるＳＨパル
スに応動し、ＳＨフリツプフロツプ７８のＱ出力信号Ｓ
Ｈ５及びＴＲは高レベルになる。

信号ＳＨ′−ＴＲはＳＨＣＷナンドゲート６４及びＳＨ
ＣＣＷナンドゲート６６の各々の１つの入力を付勢する
とともに、マスタ・アンドゲートＡ，Ｂ，Ｃ，Ｄ−３０
及び３２の１つの入力を消勢する。ＳＨＣＷナンドゲー
ト６４の入力におけるＤＩＲ及びＳＨ′信号が高レベル
であるため、このゲートの出力は低レベルになる。この
低レベル信号は、イレーブアンドゲートＡ，Ｂ，Ｃ，Ｄ
−４４のＳＨＣＷ入力に現われる。アンドゲートＡ−４
４のもう１つの入力には、マスタフリツプフロツプＤ−
２４の補数出力ＱＤが印加されており、これは現在高レ
ベルになる。従つてフリツブフロツプＡ−３６の状態は
変化しない。次に段Ｂ−１４では、アンドゲートＢ−４
４の対応する入力には、マスタフリツプフロツプＡ−２
４の補数出力ＱＡが印加されており、これは低レベルに
ある。よつて、アンドゲートＢ−４４の２つの入力は共
に低レベルにあり、これは高レベル出力信号を発生する
。これは、オアゲ２−トＢ−３８を介してフリツプフロ
ツプＢ−３６をセツトし、そのＱＢ出力は高レベルにな
る。シフトレジスタ段Ｃ−１４及びＤ−１４もこれらと
同様に動作するが、マスタフリツプフロツプＢ−２４及
びＣ−２４の補数出力ＱＢ及びＱｃは時刻ｔ１では高レ
ベルにあるためアンドゲートＣ−４４及びＤ−４４の出
力は低レベルのままであり、従つて、スレーブフリツプ
フロツプＣ−３６及びＤ−３６の初期状態は変化しない
。よつて、時刻ｔ１で、フリツブフロツプＡ−３６のＱ
Ａ出力は高レベルのまま変化サず、スレーブフリツプフ
ロツプＢ−３６のＱ３出力は高レベルに変化する。すな
わち、シフトレジスタ内の高レベル・ビツトのみが、高
シフトパルスＳＨによつて、時計方向にシフトされるこ
とになる。前述のように、スレーブフリツブフロツブＡ
，Ｂ，Ｃ，Ｄ−３６のＱ出力は、制御トランジスタＡ，
Ｂ，Ｃ，Ｃ−１８に供給されており、時刻Ｔ，で、巻線
ＡとＢの両方が駆動されて、モータ１６の重複位相駆動
状態となる。時刻Ｔ３で、ＳＬパルスが入力５９に印加
されると、ＳＬフリツブフロツプ７２・のＱ出力ＳＬ′
は高レベルになる。

この高レベル信号ＳＬ′は、ＳＬＣＷナンドゲート６０
の１つの入力に印加され、もう一方の入力にある高レベ
ルのＤＩＲと結合されてゲート６０の出力は低レベルに
なる。ナンドゲート６０からの低レベルのＳＬＣＷ信号
は、アンドゲートＡ−４８に印加されており、これによ
つてマスタフリツプフロツプＤ−２４の低レベルにある
ＱＤ出力がＳＬオアゲートＡ−４０を介してスレーブフ
リツプＡ−３６をりセツトし、そのＱａ出力は低レベル
になる。この結果、モータ１６の位相Ａの駆動は、時刻
Ｔ３で停止する。以上のように、ＳＬ信号はシフトレジ
スタ内の低レベルビツトのみを時計方向に１段だけシフ
トする。時刻Ｔ３において、アンドゲートＢ−４８の１
つの入力はマスタフリツプフロツプＡ−３４のＱＡ出力
からの高レベル信号を受信しており、フリツプフロツプ
Ｂ−３６の状態は変化しない。同様に、スレーブフリツ
プフロツプＣ，Ｄ−３６も変化しない。時刻Ｔ４でＳＬ
パルスが終了すると、ＳＶは高レベルになる。

時刻Ｔ４でナンドゲート８２の２つの入力は高レベルと
なり、このゲートの出力は低レベルになつて、フリツプ
フロツプ７８はりセツトされる。この結果、ＳＨ′及び
ＴＲは、第４図に示したように低レベルになる。マスタ
ナンドゲートＡ，Ｂ，Ｃ，Ｄ−３０及び３２の入力にお
いてＴＲ信号が低レベルになると、マスタフリツブフロ
ツプＡ，Ｂ，Ｃ，Ｄ−２４には対応するスレーブフリツ
ブフロツプＡ，Ｂ，Ｃ，Ｄ−３６の状態が書き込まれ、
フリツプフロツプＡ−２４の出力ＱＡは低レベルになり
、フリツプフロツプＢ−２４の出力ＱＢは高レベルとな
る。時刻Ｔ。からＴｌ６の間、ＳＨ及びＳＬ信号が繰返
されるが、ＳＬ信号とこれに先行するＳＨ信号との間の
遅延時間は徐々に減少する。モータの速度が、所定の速
度に達すると、モータ位相の重複は減少される。時刻Ｔ
ｌ６からＴ２３の間では、ＳＨ及びＳＬパルスは完全に
同期しており、巻線駆動の重複は完全に除去されている
。第５図は、モータ１６を反時計方向に回転させる時の
、第３図の制御回路の種々の信号を表わしている。

時刻Ｔ。′（−ＰＯＲ信号が導体５５に印加されると、
制御回路は初期状態にりセツトされる。この状態では、
マスタ及びスレーブフリツプフロツプＡ−２４及びＡ−
３６のＱ出力は高レベルにある。また、ＤＩＲ信号は低
レベルであつて、モータ１６の回転が反時計方向である
ことを示している。時刻Ｔ，で、入力５７に現われるＳ
ＨパルスはＳＨＣＣＷナンドゲート６６の出力を低レベ
ルにする。マスタフリツプフロツプＡ−２４の補数出力
ζＡが低レベルであるため、スレーブフリツプフロツプ
Ｄ−３６のＱ出力は高レベルになる。時刻Ｔ３で、ＳＬ
ＣＣＷナンドゲートの出力は低レベルになり、マスタフ
リツプフロツプＢ−２４の出力ＱＢに従つてスレーブフ
リツプフロツプＡ−３６の出力ＱＡは低レベルになる。
よつて、ＳＬパルスは、段Ａ，Ｂ，Ｃ，Ｄ−１４のすべ
ての低レベルビツトを反時計方向にシフトさせ、巻線の
重複駆動を停止させる。ＳＬパルスが低レベルになつた
ことに応動して、フリツプフロツプ７８のＱ出力は低レ
ベルになり、スレーブフリツプフロツプＡ，Ｂ，Ｃ，ｆ
）−３６の出力が対応するマスタフリツプフロツプＡ，
Ｂ，Ｃ，Ｄ−２４に書込まれる。第４図の時計方向回転
に関連して述べたように、モータの回転速度はＳＨ信号
の周波数によつて決定され駆動重複量は、ＳＨパルスに
対するＳＬパルスの遅れ時間によつて制御される。時刻
ＴｌＯでモータはその動作速度に達し、ＳＨ及びＳＬパ
ルスは同期させられる。この後モータは少し速い速度で
回転する。多巻きモータの位相制御に特に適応させたシ
フトレジスタについて説明した。

３つの入力信号ＳＨ，ＳＬｌ及びＤＩＲに応動して、モ
ータ１６の回転方向、回転速度及びトルクが決定される
。

【図面の簡単な説明】

第１図は、ステツプモータを駆動するために、本発明の
実施例であるシフトレジスタを含む制御回路の一部の回
路図であり、第２図は第１図の他の部分の回路図であり
、第３図は第１図と第２図とを結合して完全な回路図を
構成する方法を示し、第４図は第３図の装置が第１の動
作状態にある時のタイミング図であり、第５図は第３図
の装置が他の動作状態にある時のタイミング図である。

Claims (1)

1. 【特許請求の範囲】 １ 各々が第１の状態と第２の状態とを取り得る複数個
   の段；該段の少くとも１つを該第１の状態にし該段の少
   くとも１つを該第２の状態にする手段；第１の信号に応
   動して、第１の状態にある段に対して予め定めた方向に
   おいて隣接している任意の段を該第１の状態にする第１
   の手段；第２の信号に応動して、第２の状態にある段に
   対して該予め定めた方向において隣接している任意の段
   を該第２の状態にする第２の手段；を含むシフトレジス
   タにおいて、 該段の各々が読込み入力及び出力を持つたマスタ蓄積メ
   モリと読込み入力及び出力を持つたスレーブ蓄積メモリ
   とを含み；該段の少くとも１つを該第１の状態にする該
   手段は１つの該段の該スレーブ及び該マスタ蓄積メモリ
   を該第１の状態に置き他の段の該スレーブ及びマスタ蓄
   積メモリを該第２の状態に置き；第１の信号に応動する
   該手段が該第１の状態にあるマスタ蓄積メモリに対して
   該予め定めた方向において隣接する該スレーブ蓄積メモ
   リを該第１の状態にし；第２の信号に応動する該手段が
   該第２の状態にあるマスタ蓄積メモリに対して該予め定
   めた方向において隣接するスレーブ蓄積メモリを該第２
   の状態にし、さらに該手段は該第２の信号に応動して該
   スレーブ蓄積メモリの出力を対応する該マスタ蓄積メモ
   リに書き込んで該シフトレジスタ段各各のマスタ及びス
   レーブ蓄積メモリの両方を同じ状態にするための手段を
   含むことを特徴とするシフトレジスタ。 ２ 特許請求の範囲第１項のシフトレジスタにおいて、
   第３の信号に応動して、該予め定めた方向を該レジスタ
   において可能な２つの方向の中から選択する手段が含ま
   れることを特徴とするシフトレジスタ。 ３ 特許請求の範囲第１項又は第２項のシフトレジスタ
   において、該シフトレジスタが循環形で、各段の出力は
   次に続く段の入力を選択的に制御することを特徴とする
   シフトレジスタ。 ４ 特許請求の範囲第１項又は第２項又は第３項のシフ
   トレジスタにおいて、該マスタ及びスレーブ蓄積メモリ
   がフリップフロップ論理装置であり、該両方を同じ状態
   にするための手段が該フリップフロップの各々に付随し
   たゲート手段から成り該ゲート手段の１つの入力には付
   随した該スレーブフリップフロップの出力が印加され他
   の入力には該第２の信号が印加され、該ゲート手段の出
   力が該マスタフリップフロップを制御することを特徴と
   するシフトレジスタ。 ５ 特許請求の範囲第４項のシフトレジスタにおいて、
   該第１の信号に応動する該手段が該第１の信号に応動す
   る１つの入力と該第３の信号に応動する他の入力とを持
   つた第２のゲート手段を含み、該ゲート手段の出力が該
   第１の状態を該マスタフリップフロップから、隣接する
   段のスレーブフリツプフロツプへシフトさせることを特
   徴とするシフトレジスタ。 ６ 特許請求の範囲第５項のシフトレジスタにおいて、
   該第２の信号に応動する該手段が該第２の信号に応動す
   る１つの入力と該第３の信号に応動する他の入力とを持
   つた第３のゲート手段を含み、該第３のゲート手段の出
   力が該第２の状態を該マスタフリップフロップから、隣
   接する段のスレーブフリツプフロツプへシフトさせるこ
   とを特徴とするシフトレジスタ。 ７ シフトレジスタの選択された信号レベルによつて多
   巻線モータの巻線の駆動を選択的に制御する方法におい
   て、該シフトレジスタの少くとも１つの段を、付随する
   モータ巻線を駆動することに対応する第１の状態におき
   、該シフトレジスタの少くとも１つの他の段を、付随す
   るモータ巻線を駆動しないことに対応する第２の状態に
   置いた初期状態を設定し、第１の信号に応動して該第１
   の状態にある段に対し予め定めた方向において隣接して
   いる任意の段を該第１の状態にし、これによつて２つの
   隣接した段を第１の状態にして少なくとも２つのモータ
   巻線を同時に駆動するようにし、第２の信号に応動して
   、該第２の状態にある段に対し予め定めた方向において
   隣接している任意の段を該第２の状態にし、これによつ
   て２つの隣接した段を該第２の状態にして少くとも１つ
   の段を非駆動とすることを特徴とする方法。