JPH0279480A - Ｌｅｄチツプ装置の分断方法 - Google Patents

Ｌｅｄチツプ装置の分断方法

Info

Publication number
JPH0279480A
JPH0279480A JP1200154A JP20015489A JPH0279480A JP H0279480 A JPH0279480 A JP H0279480A JP 1200154 A JP1200154 A JP 1200154A JP 20015489 A JP20015489 A JP 20015489A JP H0279480 A JPH0279480 A JP H0279480A
Authority
JP
Japan
Prior art keywords
area
track
dividing
led chip
metallized layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1200154A
Other languages
English (en)
Inventor
Walter Wegleiter
ワルター、ウエグライター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH0279480A publication Critical patent/JPH0279480A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices

Landscapes

  • Led Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、背面に連続した金属化層を備える半導体基
板上にモノリシックに形成された高分解ＬＥＤチップ装
置を、並べて配置された他のＬＥＤチップ装置との境界
区域に予め定められているトラックに沿って分断する方
法に関する。
〔従来の技術〕
Ｘ−Ｙ制御可能の大面積集積ＬＥＤデイスプレィをでき
るだけ多くの画点をもって経済的に製作することは多く
の理由によって限定される。純粋に面積的な限界は今日
でもなおエピタキシャル半導体基板の大きさで与えられ
る。別の難点は表示中に発生する半導体材料と金属接触
の通路抵抗に基づく損失熱である。
この難点を避けるため多数のモノリシックＬＥＤチップ
の混成配列によって大面積のＬＥＤデイスプレィを製作
することは公知である。そのためには１つのウェハー上
にモノリシックに形成されたＬＥＤアレイ・チップを所
要数の部分に分割分断しなければならない、しかしこの
分割法は不良率が高く、又ソーイング・スクライビング
に際して周縁ＬＥＤの損傷の危険がある。
［発明が解決しようとする課題］ この発明の課題は、公知方法のこれらの欠点を避け、１
つの半導体基板上に作られそれから切り離されるＬＥＤ
チップ装置の配列可能性を確保してこの種の装置の多数
を並べて配置する際、高分解ＬＥＤアレイに対して多数
のＬＥＤチップ装置に亘る密接した画点ラスタを達成す
ることである。
〔課題を解決するための手段］ この課題は請求項１に特徴として挙げた工程を採用する
ことによって解決される。この発明の種々の実施態様は
請求項２以下に示されている。
〔作用効果〕
半導体基板となるウェハーの背面のソーイング・トラッ
クの区域においての背面金属化層の除去と溝のエツチン
グは一連の著しい利点をもたらす。
即ちウェハーを個別にしあるいはチップを分断しあるい
はチップ装置を接着するため使用される箔のソーイング
が不必要となるから、切断部の品質が改善される。更に
チップ背面に、チップの精確な配列を妨げるコンコイド
破損が生ずることはない、又溝の形成が避けられるから
、チップを配列して結合する際接合間隙内にろう又は接
着剤の上昇が起こらない、更に上分断研削に際してのこ
刃の形状によって不可避的に生ずるＰＪ誤差が小さくな
る。
特別な利点は二重ソーイングの導入である。この方法は
次のように実施するのが効果的である。
予め与えられている分断トラックを使用してまずＬＥＤ
チップ装置の一方の縁辺をソーイングし、次いで他方の
縁辺をソーイングする。これによって完成装置において
一列に並ぶチップ又はチップ装置が常に一定の間隔又は
特定の幅をもつようになる。
〔実施例〕
図面に断面を示したＬＥＤアレイのチップ構成について
この発明を更に詳細に説明する。
図面には半導体基板としてのウェハー４上にモノリシッ
ク技術によって作られたＬＥＤチップ装置が示されてい
る。このようにしてチップ毎に例えば６４個又は１２８
個の個別ＬＥＤ　（発光ダイオード）を作ることができ
る。又１つのウェハーには例えば１２０個のチップがあ
る。チップの構成はこの実施例の場合次の通りである。
ｎ導電型のＧａＡｓ基板５の上にｎ導電型のＧａＡｓＰ
層６がエピタキシャル成長している。この層６にはｎ導
電型の光活性区域が拡散皿領域８の形で拡散形成されて
いる。Ａｆｆｉ、　０３層７は拡散マスクを構成し更に
絶縁分離に使用される。拡散皿領域８はｐ型接触９を備
える。半導体ウェハー４の前面（ここでは上面）には５
ｉｓＮａ層１０が設けられ、反射防止層又は光特性改善
層および表面安定化層となる。半導体ウェハー４の背面
（下面）には金属化層１が全面的に設けられる。この実
施例ではこの層がｎ導電型ＧａＡｓ基板５の背面に接触
している。金属化層１はろう付けと接着が可能なもので
なければならない。
分断作業の際にはチップ構成が図面に示されていない合
成樹脂支持膜に接着される。背面に連続した金属化層ｌ
を備える半導体ウェハー４上にモノリシックに形成され
たＬＥＤチップ装置の分断は、装置の縁端区域に予め切
り込まれているトラック２において分断研削によって実
施される。この実施例では分断トラック２は装置又はチ
ップ構成の右側と左側の縁端区域に置かれている。背面
金属化層ｌは分断研削前に慣行のフォトリソグラフィを
利用して所定の分断トラック２の区域でエツチングによ
り除去される。この除去区域において背面から溝３がエ
ツチングによって渇られるが、図面にはこの溝がいずれ
も半分だけ示されている。
溝３の深さはこの実施例の場合例えば約３０μｍから５
０μｍの間であり、溝全体の幅は約６０μｍである０分
断研削に際して生ずる喫誤差はこの実施例の場合５μ−
以下である０分断研削は二重切断の形で実施するのが効
果的である。これはこの実施例の場合予め与えられた分
断トラックにおいて最初チップ構成の左側の縁辺をソー
イングし、次の分断過程において右側の縁辺をソーイン
グすることを意味している。
【図面の簡単な説明】
図面はこの発明の方法によって分断されるＬＥＤアレイ
のチップ構成の断面を示す。 １・・・背面金属化層 ４・・・半導体ウェハー ５・・・ＧａＡｓ基板 ６・・・ＧａＡｓＰエピタキシャル層 ７・・・Ａ１．　Ｏ，層

Claims (1)

  1. 【特許請求の範囲】 １）　背面に連続した金属化層を備える半導体基板上に
    モノリシックに形成された高分解ＬＥＤチップ装置を、
    並べて配置された他のＬＥＤチップ装置との境界区域に
    予め定められているトラックに沿って分断する方法にお
    いて、背面金属化層（１）があらかじめ決められた分断
    トラック（２）の区域において取り除かれ、この取り除
    かれた区域において分断研削の前に溝（３）が半導体基
    板（４）の背面にエッチングされることを特徴とするＬ
    ＥＤチップ装置の分断方法。 ２）背面金属化層（１）の取り除きがフォトマスク技術
    を使用するエッチングによって行われることを特徴とす
    る請求項１記載の方法。 ３）エッチング溝（３）の断面がメサ構造を示し、その
    深さが約３０μｍから５０μｍの間であることを特徴と
    する請求項１又は２記載の方法。 ４）分断が予め作られた分断トラック（２）の区域にお
    いて二重ソーイングとして実施されることを特徴とする
    請求項１ないし３の１つに記載の方法。 ５）予め定められている分断トラック（２）の区域にお
    いて最初ＬＥＤチップ装置の一方の縁辺が、次いでその
    別の縁辺がソーイングされることを特徴とする請求項１
    ないし４の１つに記載の方法。
JP1200154A 1988-08-05 1989-08-01 Ｌｅｄチツプ装置の分断方法 Pending JPH0279480A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3826736.5 1988-08-05
DE3826736A DE3826736A1 (de) 1988-08-05 1988-08-05 Verfahren zum trennen von monolithisch auf einer halbleitersubstratscheibe erzeugten led-chip-anordnungen

Publications (1)

Publication Number Publication Date
JPH0279480A true JPH0279480A (ja) 1990-03-20

Family

ID=6360350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1200154A Pending JPH0279480A (ja) 1988-08-05 1989-08-01 Ｌｅｄチツプ装置の分断方法

Country Status (3)

Country Link
US (1) US4929300A (ja)
JP (1) JPH0279480A (ja)
DE (1) DE3826736A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629384A (ja) * 1991-05-10 1994-02-04 Intel Corp 集積回路の成形化合物の動きを防止する方法
US5192959A (en) * 1991-06-03 1993-03-09 Xerox Corporation Alignment of pagewidth bars
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
JP2718901B2 (ja) * 1994-10-31 1998-02-25 ローム株式会社 半導体装置の製造方法
US5882988A (en) * 1995-08-16 1999-03-16 Philips Electronics North America Corporation Semiconductor chip-making without scribing
US7674689B2 (en) * 2007-09-20 2010-03-09 Infineon Technologies Ag Method of making an integrated circuit including singulating a semiconductor wafer
DE102011011862A1 (de) * 2011-02-21 2012-08-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl optoelektronischer Halbleiterchips
DE102011076662A1 (de) * 2011-05-30 2012-12-06 Robert Bosch Gmbh Halbleiterbauelement und entsprechendes Herstellungsverfahren
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1140661A (en) * 1978-10-13 1983-02-01 Geoffrey R. Woolhouse Method of cleaving semiconductor diode laser wafers
US4237601A (en) * 1978-10-13 1980-12-09 Exxon Research & Engineering Co. Method of cleaving semiconductor diode laser wafers
JPS56103447A (en) * 1980-01-22 1981-08-18 Toshiba Corp Dicing method of semiconductor wafer
DD209052B1 (de) * 1982-06-09 1987-05-13 Werk Fernsehelektronik Veb Verfahren zum stoerungsarmen vereinzeln von a hoch iii b hoch v - halbleiterscheiben
JPH0740609B2 (ja) * 1985-12-20 1995-05-01 セイコー電子工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US4929300A (en) 1990-05-29
DE3826736A1 (de) 1990-02-08

Similar Documents

Publication Publication Date Title
JP3230572B2 (ja) 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US5904548A (en) Trench scribe line for decreased chip spacing
JPH1044139A (ja) 基板分割方法およびその基板分割を用いた発光素子製 造方法
JP2004031526A (ja) ３族窒化物系化合物半導体素子の製造方法
JP2006135309A (ja) 半導体素子の製造方法
KR19980019164A (ko) 반도체 발광소자 및 이를 이용한 반도체 발광장치 및 반도체 광소자의 제조방법
US20050263854A1 (en) Thick laser-scribed GaN-on-sapphire optoelectronic devices
JPH0279480A (ja) Ｌｅｄチツプ装置の分断方法
JPH0611071B2 (ja) 化合物半導体基板の分割方法
JP3874701B2 (ja) 半導体発光素子及び半導体発光装置
JPH06204336A (ja) 半導体基板の分割方法
JP2002111049A (ja) 半導体発光素子の製造方法
JP3856639B2 (ja) 半導体発光素子の製造方法
JP3053750B2 (ja) 端面発光型ｌｅｄの製造方法
JP2997372B2 (ja) 半導体発光装置
JPH0288203A (ja) 半導体素子の製造方法
JPH08279479A (ja) 発光ダイオードアレイのダイシング方法
KR100752348B1 (ko) 수직 구조 발광 다이오드 제조 방법
JPS633774Y2 (ja)
JPH08222531A (ja) 半導体素子の製造方法
JPS5630777A (en) Manufacture of light emitting diode chip
JP2006203251A (ja) 半導体素子の製造方法
JPH0233948A (ja) 光半導体装置の製造方法
JP2025081953A (ja) 半導体装置及びその製造方法
JP3219463B2 (ja) 発光ダイオードアレイ