JPH0279655A - 回線インターフェースのインサーキットテスト装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 すなわち、アナログとデジタルの両方のコンポーネント
及び入力／出力ポートを備えた回路の回路内機能性テス
トに関するものであり、とりわけ、加入者線インターフ
ェース回路の自動回路内特（インサーキット）テストを
行なうための装置及び方法に関するものである。

遠隔通信産業における電話、Ｆ　Ｓ　Ｋ　Ｍｏｄｅｍ（
周波数偏移方式変復調装置）、ファクシミリ機器等のア
ナログ機器と電話デジタル切換え及び送信ネットワーク
機器とのインターフェースに用途が見いだされる。５Ｌ
ＩＣは、多機能を果たすものである。

例えば、５ＬＩＣは、電話回線と、通信回線カードの低
いレベル信号処理コンポーネントとの間の直接インター
フェースを担うことが可能である。

５ＬＩＣによって、音声（３００）１ｚ　〜３　ｋ　Ｈ
ｚの範囲の可聴周波数）と信号情報の両方が処理される
。５ＬＩＣは、従来のＢＯＲ３ＣＲＴ機能、すなわち、
バッテリー供給（電話に対する電力）、過電圧保護、リ
ンギング監視（オンフッタ状況またはオフフック状況）
、ハイブリッド（２線式から４線式への変換）、及び、
テストの機能を実施する。

電話産業の規制緩和により、さまざまなメーカから種々
の５ＬＩＣを入手することができるようになっている。

５ＬＩＣは、顧客の要求に合わせるため大量に製造され
ている。これらの回路は、全て、５ＬＩＣの設計におい
て見うけられるハイブリッド回路の構成に関する設計及
び程度が異なっている。しかし、メーカに関係なく、全
ての５ＬＩＣは、人力／出力部分で規定される厳格な遠
距離通信（ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ電気通
信）規格に従って機能しなければならない。これら「ハ
イブリッド」コンポーネント、すなわち、その設計にア
ナログ機能とデジタル機能の両方を取り入れた集積回路
の急増によって、標準的な故障検出技法は時代遅れにな
ってしまい、また、こうした素子及び回路を利用したプ
リント回路基板アセンブリの製造及び品質管理に関する
問題を生じることになった。

５ＬＩＣ回路は、一般に、全体が電気通信カードのコン
ポーネントを構成している。このカードは、カードの入
力及び出力にふいて機能テストを行なうことができるが
、カード上の他の回路要素と関係なく、５ＬＩＣの特定
の問題について識別する手段としては、「回路内（イン
サーキット）テスト」が望ましい。従って、回路内テス
トは、カードの総製造コストを削減することを目的とし
た製造診断ツールである。

本発明によれば、回路内テストまたは測定は、各種分離
技法を利用して、特定の回路構造またはまわりのコンポ
ーネントに関係なく、個々の回路に対し「ビンチエツク
」及び「総機能性テスト」を実施するミプリント回路基
板テスト手順に適用されるものである。「ビンチエツク
」は、全ての素子のビン（すなわち、特定の５ＬＩＣ回
路に対するカードの物理的接続部ンにおける電気的動作
（アクティビティ）が適合するか検査することを意図し
たテストである。「総機能性テスト」は、ビンチエツク
に比べて総合的であり、単にビンのアクティビティを検
査するだけでなく、５ＬＩＣの基本機能を検査すること
を意図したテストに適用されるものである。明確に理解
しておくべきは、ビンチエツクも、総機能性テ、ストも
、５ＬＩＣ回路の仕様に関し完全な機能性テストを可能
にするものではないという点である。

カード上に設けられ、関連するコンポーネントと相互接
続されている場合、ハイブリッド５ＬＩＣ回路を自動的
にテストするのが、該回路の回路内機能性テストの分野
における問題である。実際、従来の與アナログまたはデ
ジタル機能よる別個の回路内テスト技法だけでは、いず
れにせよ、アナログ・デジタルハイブリッド５ＬＩＣの
総合的な回路内テストを実施する手段として不十分であ
る。

このため、５ＬＩＣを組み込んだプリント回路基板のテ
ストは困難であった。結果として、電気通信カードには
、製造工程で、ずっと後になってしか検出されない欠陥
５ＬＩＣ回路が組み込まれる可能性がある。現時点では
、こうした欠陥５ＬＩＣを検出し、修正するのは、かな
り費用がかかり、かつ、不便でもある。

従って、「回路内」での５ＬＩＣに対するピンチエツク
及び総機能性テストを実施することが可能な、完全に自
′勤化された高速テスト装置の提供が、必要とされてい
る。

［解決しよとする問題点および解決手段］プログラム的
１ζつくうれた回路内テストを実施する、加入者線イン
ターフェース回路に関する本発明の装置及び方法によっ
て、上述の問題は解決し、該分野における技術的進展が
可能になる。本発明は、通信カードに取りつけられた加
入者線インターフェース回路について回路内テストを行
なうための自動化装置及び方法である。加入者線インタ
ーフェース回路は、カード上の他の関連コンポーネント
と相互接続されている。加入者線インダーフェース回路
には、普通、チップピン及びリングピン、送信ピン及び
受信ピン゛、及び、リング制御ビン、フック状態ピン、
及び、リングトリップピンが設けられている。

本発明の自動化装置は、第１のテスト時に、チップピン
、リングピン、及び、送信ピンにつながり、チップピン
とリングピンの間に少なくとも１つのアナログ交流電圧
信号を加え、次に、送信ピンに結果生じることになる送
信信号を記録する。

次に該装置は、第２のテストにおいて、リングピンと受
信ピンにつながり、受信ピンに対し少なくとも１つのア
ナログ交流電圧信号を加えて、さらに、チップピン及び
リングピンに結果生じる受信信号を記録する。少なくと
も１つのアナログ交流電圧信号を加えるために、通信カ
ードに対する電力供給が増す時、本発明の装置は、受信
ピンに生じるアナログ信号を電気的にオーバードライブ
させなければならない。

本発明の装置は、次に、フック状態ピン、チップピン、
及び、リングピンにつながり、第３のテスト時に、チッ
プピン及びリングピンに対してオフフック信号とオンフ
ッタ信号を加え、フック状況ピンに結果生じるフック状
況信号を受信する。

最後に、本発明の装置は、リング制御ピン、リングトリ
ップピン、チップピン、及び、リングピンにつながり、
第４のテスト時に、リング制御ビンに対してリング指令
を加える。本発明の装置は、次に、チップピンとリング
ピンの間に結果生じるリンギング信号を記録し、さらに
、チップピンとリングピンにオフフック信号を加えて、
リングトリップピンに結果生じるリングトリップ信号を
受信する。

これらのテストのそれぞれについて、本発明の装置は、
送信信号、受信信号、フック状況信号、リンギング信号
、及び、リングトリップ信号を受信して、各信号と期待
信号との比較を行なう。受信した信号が、期待信号の所
定の範囲外である場合には、テスト下の５ＬＩＣについ
て故障信号が次のテスト手順の準備が整うことになる。

［実施例コ 第１図は、５ＬＩＣＩＩＯ及びＣ０ＤＥＣ１１５のよう
な他の電話コンポーネントが取りつけられた典型的な電
気通信カード　１００が示されている。Ｃ０ＤＥＣは、
ＣＯｄｅｒ　−Ｄ　Ｅ　Ｃｏｒｄｅｒ（コーグ・デコー
ダ）の頭字語であり、通信産業で用いられている１つの
種類の集積回路にあてはまるものである。明確に理解し
ておくべきは、従来の通信カード　１００は、ブリ・ン
ト回路基板に他のさまざまなハイブリッドコンポーネン
トを取りつけることができるという点である。チップ１
２０とリング１３０は、普通、不図示の電話器のような
通信装置と相互接続されている。５ＬＩＣＩＩＯは、ラ
インまたはピン１４０を介してアナログ送信信号をＣＯ
Ｄ　Ｅ　Ｃ１２０に送る。Ｃ０ＤＥＣ１２０は、ライン
　１５０を介して５ＬＩＣＩＩＯにアナログ受信信号を
送る。Ｃ０ＤＥＣは、ライン　１１５ａを介し、普通、
ＰＣＭバックブレーンによって、通信カード　１００上
の他のコンポーネントに対し相互接続されている。５Ｌ
ＩＣ１１０は、また、やはりカード　１００上に取りつ
けられた関連コンポーネント　１６０ａからライン　１
６０を介してリング制御信号を受信する。次に、ＳＬＩ
Ｃは、ライン　１７０で関連コンポーネント　１７０ａ
に対しフック状態（ステータス）信号を送り、ライン１
８０で関連コンポーネント　１８０ａに対しリングトリ
ップ信号を送る。最後に、５ＬＩＣは、ライン１９０を
介して電力供給を受け、アースされる。

第２Ａ図及び第２Ｂにおける、本発明に基づく５ＬＩＣ
ＩＩＯの回路内テストのための構成について、説明を行
なう。通信カード　１００は、不図示の固定具に取りつ
けられており、本発明の回路内テスター２００が、実際
のピンに係合する機械式テストロ−１２１０によって、
５ＬＩＣＩＩＯの入力及び出力にアクセスする。第２Ｂ
図に示すように、回路内テスター２００は、本発明の全
体制御装置としてコンピュータ　２２０を利用している
。コンピュータ　２２０は、実際にテスター内に配置す
ることもできるし、あるいは、それから離して配置する
ことも可能である。コンピュータ　２２０は、後述する
ようにして、ライン２２２を介して走査（スキャニング
）リレー２３０に制御を加え、また、ライン２２４を介
してリレー２３２を作動させる。該コンピュータは、さ
らに、ライン２２１を介してリレーマルチプレクサ−２
２３を作動させる。コンピュータ　２２０は、また、ラ
イン２２６を介して波形記録器（ウェーブフオームレコ
ーダ）２４０を、ライン２２８を介して交流電源２５０
を、ライン２６２を介してデジタルドライバ及び受信器
のバンク　２６０を作動させる。

コンピュータ　２２０には、本発明のプログラムを記憶
するための内部メモＩＪ　−２２ｏ巌伽え、テストを受
ける５ＬＩＣＩＩＯからの「期待（ｅｘｐｅｃｔｅｄ）
　Ｊ信号を記憶するためのメモリ一部分２２０ｂや、５
ＬＩＣのテスト結果から生じる「実際の（アクチュアル
）」信号を記憶するためのメモリ一部分２２０ｃが設け
られている。

波形記録器２４０は、リレー２２３ａによって、ライン
２４２を介し結合変成器２３４に、リレー２２３ｂによ
って、ライン２４４を介し減衰器２７０に、リレ２２４
　ｃによって、ライン２４６を介しライン　１４０の５
ＬＩＣに対する送信人力に、選択的に相互接続される。

オーバードライブ増幅器２８０は、　３．０オームの最
大出力インピーダンスで、１５０ｍＡの最小出力電流を
発生する。交流電源２５０は、十／−１０ボルトの範囲
で、最低分解能が３．　Ｏｍｖ、精度が＋／−０，１％
であり、０．５Ｈｚ〜２０ＫＨｚの周波数範囲で、分解
能が０．５Ｈｚ、精度が＋／−０，５％の交流電流／電
圧源である。

オーバードライブ増幅器２８０の出力は、リレー２３０
ｅによって、ライン２８２を介して送られる。

増幅器に対する残りの人力は、リレー２３０ｄからライ
ン２８４を介して送られてくる。減衰器２７０は、ライ
ン２７２を介して、走査リレー　２３０Ｃに、ライン２
７４を介して走査リレー２３０ｂに相互接続される。同
様に、リレー２３２は、第２Ｂ図に示すように、ライン
２７２及び２７４に接続される。デジタルドライバ２６
０ｃと、受信器２６０ａ及び２６０ｂは、それぞれ、ラ
イン２６６．２６２、及び、２６４を介して選択的に相
互接続される。オーバードライブデジタルドライバ２６
０Ｃは、−３，５〜＋５．０直流ボルトの範囲内におい
て、５．０ｍＶの最低分解能、及び、＋／−５００ｍＡ
の電流可能出力で動作する。

回路内テスター２００は、不図示のテスト固定具に取り
つけられた機械式プローブ２１０に接続されている走査
リレー２３０を介して、テストを受ける５ＬＩＣＩＩＯ
との通信を行なう。機械的接続部及び電気的接続部は、
プローブがテストを受ける５ＬＩＣＩＩＯの選択された
ピンと係合し、下記に述べる、本発明のビンチエツク及
び総機能性テストに対する準備が整っているものとして
第２図に図示しである。プローブ２１０は、５ＬＩＣＩ
ＩＯの入力ライン及び出力ラインに対するプリント回路
基板のビン、パッド、または、ポイントと物理的に接触
する。この位置において、電力がカードに対し選択的に
供給可能になる。

明確に理解すべきは、電力供給が増した通信カード　１
００に回路内テストを行なうには、テストを受ける５Ｌ
ＩＣＩＩＯをまわりの全ての回路要素から電気的に分離
することが必要になるという点である。これは、物理的
には実行不能であり（すなわち、コンポーネントとカー
ドの分離）、本発明に従って、ガーディング、デジタル
オーバードライブ、及び、アナログオーバードライブを
行ない、同時に、カード上の他の関連コンポーネントに
対する損傷を防止することによって、電気的に行なわね
ばならない。まわりの全ての回路要素から５ＬＩＣＩＩ
Ｏを分離してしまってから、連台な５ＬＩＣ人力ｔ〔刺
ｊ牧〆加え１；れ、適当／；ｊ　５ＬＩＣ出力において
、ピンチエツクと総機能性テストによる測定が行なわれ
る。このプロセスは、テストを受ける５ＬＩＣを完全に
評価するのに必要な回数だけ反復することができる。

チップ及びリングという用語は、旧式のパッチパネル電
話交換台にさかのぼるものであり、パッチボードのプラ
グに対する物理的なチップ及びリングの接続を意味する
ものである。チップ１２０及びリング１３０は、不図示
の電話器に対するインターフェース用の双方向性７０−
ティングポートを形成する働きをする。チップ１２０及
びリング１３０の信号は、フロートされているため、回
路内テスター２００に対する接続は、変成器カップラー
を介して行なわなければならない゛。チップ１２０とリ
ング１３０は、５ＬｆＣＩＩＯに対する人力ポートと出
力ポートの両方の働きをしており、５ＬＩＣＩＩＯは、
チップとリングの双方向性ポートを２つの単方向性ライ
ンに変換して、ライン１４０で送恒を行ない、ライン１
５０で受信を行なえるようにする働きをしている。チッ
プ及びリングのラインは、また、音声チャネル経路にも
関連しているし、ピン１７０におけるフック状態ピン１
８０におけるリングトリップ、及び、リング検出といっ
た多重信号機能にも関係する。

第３図における全自動でテストを実施する本発明の処理
について説明を行なう。コンピュータ２２Ｑば、５Ｌ工
Ｃを備えたカードカ＼゛、プローグも損するフィクス＋
ヤ上の、第２Ａ図及び１２８国（こホす躬定伎１（（つ
（・た状総から開始（スタート）する（　３００）よう
に、メモリー、２２０ａにプログラムされている。該シ
ステムは、まずリセットされるが、最初に実施するテス
トは、送信（トランスミツト）チャネル３１０のテスト
であり、欠陥があれば、その５ＬＩＣは不合格となり（
３２０）、次のカードにアクセスする（　３３（１）。

欠陥があれば、次の通信カード　１００を選択して、テ
スト固定具に取りつける。

一方、送信チャネルのテス）　（３１０）に合格すると
、受信チャネルのテスト（３４０）が開始される。さら
に、該システムは、異なる時間間隔で、フロック状態の
機能（３５０）及び信号器の機能（３６０）について順
次テストを実施する。５ＬＩＣＩＩＯが、これら４つの
テストに合格すると、（すなわち、３１０．３４０．３
５０、及び３６０）、該システムは、５ＬＩＣを合格と
みなし、これによって、全てのプローブ２１０がはずさ
れて、カード　１００は、固定具から取りはずされる。

こうして、次のカードが取りつけられることになり、テ
ストが継続される。

明確にしておくべきは、これらテストの実施順序は、特
定の顧客の要求に基づく、任意の適合する順序にするこ
とができるという点である。さらに、明確にしておくべ
きは、最初の欠陥に遭遇して、テストのうちのどれかが
うまくゆかなければ、残りのテストを完了せず、そのテ
スト手順に停止させることが可能であり、テスト下の５
ＬＩＣＩＩＯは、不合格になる也いう点である。一方で
、明確にしておくべきは、５ＬＩＣを不合格にする段階
（３２０）において、４つのテストを全て完了し、うま
くゆかなかったテストについては、システムのオペレー
タが利用できるように別個に記録することが可能という
点である。さらに、段階（３３０）において、新しいカ
ードを取りつけることができるが、該システムは、次の
カードに移行する前に、同じカード上の他のコンポーネ
ントについて別の回路内テストを行なうようにプログラ
ムすることが可能である。

本発明の回路内テスター２００の利点は、自動的に、か
つ、迅速に、テストからテストへと移行し、下記に述べ
るように、ピンのチエツクを行ない、総機能性を検証す
るという点にある。

（１）送信チャネルのテスト　３１０゜五第４図に関し
＝で、テストを受ける５ＬＩＣ１１０の第１の時間間隔
における送信チャネル１４０に対する自動テスト手順に
ついて、説明を行なう。

このテストの第１段階４００は、適当な　リレーを閉じ
ることである。コンピュータ　２２０は、スキャナーの
リレー２３０ｂ　、　　２３０ｃ　１及び、２３０ｆを
閉じる。これによって、回路内テスター２００が、チッ
プピン　１２０に対するプローブ２１０ｂ、リングピン
１３０に対するプローブ２１０ｃ、及び、送信ビン１４
０に対するプローブ２１Ｏｆに接続される。また、リレ
ー２３２が閉じると、リングピンとチップピンが結合（
カップリング）変成器２３４に結合される。

結合変成器２３４は、テスター２００を５ＬＩＣから電
気的に絶縁して、フローティングチップ・リングインタ
ーフェースに関連した直流電圧による損傷から防護する
ようになっており、閉じたリレー２２３ｄによって、ラ
イン２４２を介して交流電源と相互接続される。この構
成によって、交流電源２５０は、テストを受ｊする５Ｌ
ＩＣＩＩＯのチップとリング間に直接接続される。５Ｌ
ＩＣＩＨ）の送信ピン１４０による出力信号は、プロー
ブ２１Ｏｆを経て、リレー２３Ｏｆを通り、ライン２４
６を経て、閉じたリレー２２３ｃを通り、波形記録器２
４６に送り込まれることになる。さらに、回路内テスタ
ー２００のアース　２０９と通信カード　１００のアー
ス　２１１は、リレー２３０ａが閉じることによって接
続される。これは、ここでのテストの全てにあてはまる
ものであり、繰り返さないことにする。

この処理過程のこの時点において、テストを受ける５Ｌ
ＩＣＩＩＯは、交流電源２５０によってチップピン及び
リングビンからドライブさせることができ、ピン１４０
に結果生じる送信出力信号は、波形記録器２４０によっ
て記録することが可能である。音声信号が５ＬＩＣ１１
０に加えられ（４１０）、送信チャネルのアナログ出力
が、波形記録器２４０によって記録される（　４２０）
。次にコンピュータ　２２０は、メモ！Ｊ　　　２２０
ｃに記憶されている記録出力信号とメモＩＪ、−２２０
ｂに記憶されている期待信号の比較を行ない（４３０）
、記録信号の方が、標準信号に比べて望ましければ、コ
ンピュータは、リレーを開いて、受信チャネルのテスト
モード（３４０）に移行し、比較結果が望ましくなけれ
ば、コンピュータは、その５ＬＩＣを不合格とする（３
２０）。例えば、交流電源２５０は、チップピン１２０
及びリングピン　１３０に対し、ピークピーク値が３ボ
ルトで、２　ｋＨｚの正弦波を加えることができる。記
録器２４０に記録される、送信ビンに結果生じることに
なる波形は、ピークピーク値が３ボルトで、２ｋＨｚの
期待信号の＋／−１Ｏ％の範囲内にあれば、合格する。

実際の波形が、１０％の領域外であれば、その５ＬＩＣ
は、不合格になる。

明確にしてお（べきは、ステージ（段階）（４４０）で
の指示に従って、音声テス）４１０は、複数回数にわた
って実施できるという点である。例えば、３００Ｈｚ〜
３ｋＨｚの範囲における一連の音声テストを、５ＬＩＣ
ＩＩＯに対し実施することができるし、あるいは、簡単
に、単一の離散的音声テストを実施することも可能であ
る。さらに、明確にしておくべきは、同じテストの報告
を複数回数行なうことができるという点である。また、
段階４００．４１０．４２０、及び４３０の間には、適
当な時間遅れがあり、回路内テスター２００及び５Ｌｒ
Ｃ１１０が整定（セトル・ダウン）し、また、信号に応
答できるようになっているのはもちろんである。例えば
、チップ１２０及びリング１３０に人力音声信号を加え
る場合（４１０）、５ＬＩＣ１１０がこの音声信号に処
理を施して、送信チャネル１４０に送り出せるようにす
るための時間遅れが必要になる。

（２）受信チャネルのテスト３４０゜ −本発明の次の自動回路内テストは、第５図で示す、第
２の時間間隔における受信チャネルのテス）、（３４０
）である。送信チャネル１４０のテストとは異なり、受
信チャネル１５０のテストでは、関連するＣ０ＤＥＣ１
２から５ＬＩＣＩＩＯを電気的に分離する必要がある。

これを行なう方法については、以下で説明する。

第５図に示すように、コンピュータ　２２０は、リレー
２３０ｂ　、　　２３０ｃ　、　　２３０ｄ　、及び、
２３０ｅを閉じ、リレー２２３ａ、　　２２３ｅを閉じ
、さらに、リレー２３２を閉じる。これらのリレーが閉
じると、受信ピン　１５０がアナログオーバードライブ
増幅器２８０に接続され、この増幅器は、さらに、交流
電源２５０に接続される。さらに、チップ１２０及びリ
ング１３０が、結合変成器２３４に接続され、該変成器
の出力は、ライン２４２を介して波形記録器２４０に接
続される。接続がすむと、コンピュータ　２２０は、適
正な人力アナログ信号を加えて（５１０）、５ＬＩＣＩ
ＩＯの受信ビン１５０に刺激を与える。

交流電源２５０は、ライン２５２を介してオーバードラ
イブ増幅器２８０にアナログ信号を送る。オーバードラ
イブ増幅器２８０は、十分な電流供給によって電圧を維
持し、Ｃ０ＤＥＣ１２０からライン　１５０で送られて
くる信号をオーバードライブさせる。従って、オーバー
ドライブ増幅器２８０は、交流電源２５０によって、決
められた波形を受信ピン１５０に直接加えることになる
。増幅器２８０は、その負の人力を受信ピン　１５０か
らライン２８４で受信する。この結果リモートセンシン
グによって、エラーを減少させ、テストを受ける５ＬＩ
ＣＩＩＯに所望の波形を供給することが可能になる。リ
モートセンシング及びガーディングによって、印加され
、検出される電圧の精度を確保し、レベルシフトが有効
に相殺される。

５ＬＩＣＩＩＯによる人力信号の処理を可能にする適度
な遅延時間フレームが経過すると、波形記録器２４０は
、結合変成器２３４を介して送り出されるチップ１２０
及びリング１３０の出力を記録する（５２０）。次に、
コンピュータは、段階５３０において、記録信号と期待
信号の比較を行ない、不適当であれば、５ＬＩＣを不合
格とする（３２０）。その比較に合格すると（５３０）
　、コンピュータ２２０は、任意にある範囲内の別の人
力信号が、同じ信号のいずれかを加えて（５１０）、上
述のプロセスを反復すべきか否かの判定を行なうことが
できる。完了すると、コンピュータ　２２０は、リレー
を開き、次のテスト、すなわ゛ち、フック状屹機能テス
ト　３５０にアクセスする。

例えば、ピークピーク値が３ボルトで、２ｋＨｚの正弦
波が、交流電源２５０からテストを受ける５ＬＩＣＩＩ
Ｏの受信ピン１５０に加えられると、チップビン及びリ
ングビンから結果生じる波形は、１：１の分離用変成器
２３４を介して記録される。記録波形は、ピークピーク
値が３ボルトで、２　ｋＨｚの正弦波の＋／−１０％と
する期待信号と比較される。結果が、１０％の領域外の
場合には、その５ＬＩＣは、不合格となる。

（３）　　フック状態す機能テスト　３５０゜−第６図
に関し、第３の時間間隔において、フック状態機能テス
トを行なうため（３５０）、コンピュータ　２２０が従
゛う手順について説明を行なう。このテストは、２つの
部分からなるテストである。

テストの第１の部分では、コンピュータ２２０は、ライ
ン２２２を介して、標準的なリレー２３０ｂ、　　２３
０　ｃ　、及び、２３０　ｈに加え、リレー２３２も閉
じる。これは、段階６００で行なわれる。この回路構成
の場合、結合変成器２３４と　４００オームの抵抗器２
３５が、５ＬＩＣ１１０に対するチップ１２０とリング
１３０の人力間に相互接続される。これによって、「オ
フフッタ」状態が生じる。５ＬＩＣｌｌＯが応答するの
に必要な、適当な遅延の後、ビン１７０におけるフック
状態出力が、機械的プローブ２１０ｈを経て、閉じたリ
レー２３０ｈを通りデジタル受信器２６０ｂに送られる
。５ＬＩＣ回路１１０が適正に働いている場合、デジタ
ル受信器２６０　ｂは、「オフフッタ」信号を検出する
ことになる。これは、段階６１０において行なわれ、検
出されなければ、プロセッサーは、段階３２０において
、この５ＬＩＣを不合格にする。抵抗器２３５は、変成
器と直列をなす４００オームの抵抗器であり、５ＬＩＣ
ＩＩＯに対するチップ１２０とリング１３０の間を流れ
る直流電流レベルが、「オフフッタ」状況を表わすよう
にセットする働きをする。

コンピュータ　２２０が、うまく、適正な「オフフッタ
」状況であると判定を下せば、第２の部分が開始する。

段階６２０に入り、リレー２３２が開いて、この結果、
結合変成器２３４と抵抗器２３５が切断される。これに
よって、チップとリングの人力に「オフフック」状態を
エミュレートすることになる。

段階６３０における適当な遅延の後、プロセッサー２２
０は、適正なオンフッ信号が受信されたかどうかの確認
を行なう。受信していなければ、その５ＬＩＣＩＩＯは
、不合格になり、受信していれば、コンピュータが、リ
レーを開き、プロセスは、リンガ−機能テストを継続す
ることになる。

（４）信号器の機能テスト　３６０゜ 五第７図に関し、第４の時間間隔においてリング機能テ
ストを行なうプロセスについて説明を行なうが、これも
、２つの部分から構成される。

第１の部分において、コンピュータ　２２０は、段階７
００で、リレー２３０ｂ　、　　２３０ｃ　、及び、２
３０１に加えて、リレー２２３ｂも閉じる。

この結果。５ＬＩＣＩＩＯのチップピンとリングピンが
、減衰回路２７０に相互接続されることになる。減衰回
路２７０の出力は、ライン２４４を経て、リレー２２３
ｂを通り、波形記録器２４０に送り込まれる。同時に、
デジタルドライバ２６０Ｃの出力が、ライン２６６を経
て、閉じたリレー２３０１を通り、機械的プローブ２１
０１を介して、リング制御ビン　１６０に送り込まれる
。

次に、コンピュータは、段階７１０において、電流を加
え、ドライバ２６０ｃを作動させて、リング制御ビン　
１６０をドライブさせる。ドライバ２６０ｃによるリン
グ制御人力て、５ＬＩＣに対するリング指令がシミュレ
ートされることになる。これを行なうためには、ライン
　１６０のデジタル入力を関連するコンポーネント　１
６０　ａから分離しなければならず、大電流デジタルオ
ーバードライブドライバ２６０Ｃによって刺激されるこ
とになる。この過励復信号が加えられると、５ＬＩＣは
、テストの際、基板１００上の他のデジタル回路要素と
は無関係に動作可能になる。あまり長時間にわたってデ
ジタルオーバードライブテストを行なうと、上流のコン
ポーネント　１６０ａに損傷を生じる可能性がある。本
発明は、この基本タスクを迅速に行なうようになってお
り、電流レベルは、上流の集積回路用コンポーネントの
オーバードライブ値内に十分おさまるように設計されて
いる。

ビン　１６０にリング制御を確認すると、適当な遅延の
後、５ＬＩＣＩＩＯは、チップ及びリングにリング電圧
を生じさせる。これは、減衰器２７０に送られる。リン
グ電圧は高く、一般に、９０〜１５０ボルトＡＣになり
、波形記録器２４０の範囲を超えるので、テスター２０
０を保護するため、減衰器が必要になる。減衰器は、本
質的に、電圧を１０分の１に下げる抵抗器のネットワー
クである。

次に、この減衰器の電圧は、ライン２４４を介して波形
記録器２４０に送り込まれ、コンピュータ　２２０が、
段階７２０において、それと期待値との比較を行なう。

不適当であれば、その５ＬＩＣは不合格となり、適正で
あれば、処理過程の第２の部分に入る。

段階７３０において、処理過程の第２の部分、すなわち
、「リングトリップ」の検出に入る。リングトリップは
、呼出し音を出している電話の受話器がフックからはず
されると生じるが、これは、プロセッサーがリレー２３
２及び２３０ｇを閉じることによってシミュレートされ
る。リレー２３２が閉じると、変成器２３４と抵抗器２
３５がチップとリングのライン間で結合され、オフフッ
タ状態がシミュレートされることになる。適当な時間遅
延の後、段階７４０において、コンピュータは、リレー
２３０ｇを介して、デジタル受信器２６０ａにつながっ
た機械的プローブ２１０ｇによって、リングトリップピ
ン１８０の状況を感知する。リング）ＩＪツブが検出さ
れない場合には、その５ＬＩＣは、不合格になり、リン
グトリップが検出されると、コンピュータ　２２０は、
その５ＬＩＣを合格′とみなして、第３図における次の
カードへの段階３３（ｌに戻る。

これによって、本発明の自動化５ＬＩＣテスト手順が完
了する。５ＬＩＣの典型的なテストにおいて、本発明は
、自動的に進行し、従来の５ＬＴＣのテストに対するア
プローチに比べて速度を数桁向上させる。

完了するとコンピュータは、全てのリレーを開く。この
時点で、カードを取り出し、次５ＬＩＣを挿入して、ス
イッチを行なうこともできるし、あるいは、システムは
、上述の関連適用例で述べたように、同じカード上の別
のコンポーネントについてテストを続行することも可能
である。

明確にして右（べきは、第３図〜第７図には、望ましい
テスト順序について明らかにされているが、これらの手
順は、処理能力を増すため、処理順序を変更したり、ス
テップを切りつめて、減らすこともできるし、あるいは
、特定の要件に対処するため、さらに多くのステップに
分割することも可能である。

本発明は、通信カードに見うけられるような加入者線イ
ンターフェース回路に対し、プログラムに従って、回路
内でのビンチエツク及び総機能性テストが行なえるよう
にするための独特な手段及び方法を提供するものである
。従って、本発明は、こうしたハイブリッド素子を含む
プリント回路基板の製造における品質管理の方法を提供
するものである。

本発明に関する以上の説明は、例示と説明のためのもの
である。それは、包括的な意図のものでもなく、あるい
は、開示の形態そのままに本発明を限定しようとするも
のでもなく、従って、上記の教示に照らして、修正及び
変更を加えることが可能である。この実施例は、実際の
用途における本発明の原理を最もよく明らかにし、それ
によって、当該技術の他の熟練者が、考えられる特定の
用途に適合するように、本発明、及び、各種実施例、及
び、各種修正を最大限に利用できるようにするため、選
択され、解説したものである。

なお、本願と関連する出願として次のようなものがある
。

（１）平成１年　特許願　第８３８６０号（２）平成１
年　特許願　第８３８６１号（３）平成１年　特許願　
第８３８５８号（４）米国特許出願　　第２２１０６６
号〔効　果〕 本発明は、以上のように構成され、作用するものである
から、上記した問題点を解決することができるという効
果が得られる。

【図面の簡単な説明】

第１図は従来の通信カード上の加入者回線インターフェ
ースのブロック回路図、第２Ａ図および第２Ｂ図は試験
される加入者回線インターフェースに選択的に接続され
る本発明の実施例に係るインサーキットテスタの回路図
、第３図は本発明の自動テストモジュールを示す概括さ
れた流れ図、第４図は試験下の加入者回線インターフェ
ース回路の送信チャネルテストモジ゛ニールを示す流れ
図、第５図は加入者回線インターフェース回路の受信チ
ャネルテストモジエールを示す流れ図、第６図は測定下
の加入者回線インターフェース回路のフック状態機能テ
ストモジュールを示す流れ図、第７図は試験下の加入者
回線インターフェース回路のリング機能テストモジュー
ルの流れ図である。

Claims (1)

1. 【特許請求の範囲】 電気通信カード上におかれ、共に組み合わせられる他の
   部品と接続されており、トランスミット、テレコミュニ
   ケーション、フックステータス、リンギング、リングト
   リップの各信号を発生することができる加入者用回線イ
   ンターフェース回路の自動インサーキットテスト装置に
   おいて、 前記電気通信カードに接続され、前記加入者用回線イン
   ターフェース回路を前記カードの前記他の部品から電気
   的アイソレーションを行うためのアイソレーション手段
   と、 前記電気的アイソレーション手段に接続され、前記カー
   ド上の何らかのアナログ若しくはデジタル信号でオーバ
   ードライブされる前記加入者回線インターフェース回路
   にテスト信号を加えることにより、前記加入者回線イン
   ターフェース回路から選択的に前記トランスミット、テ
   レコニュニケーション、フックステータス、リンギング
   、リングトリップの各信号を発生させる手段と、 該手段に含まれ、各選択的に発生されるトランスミット
   、テレコミュニケーション、フックステータス、リンギ
   ング、リングトリップ信号を比較する手段と、 選択的に発生される信号のうちの一つが期待される値に
   対応していないとき、フェイル信号を出す手段と、 を具備することを特徴とする回線インターフェースのイ
   ンサーキットテスト装置。