JPH0281090A - 電力回収回路 - Google Patents
電力回収回路Info
- Publication number
- JPH0281090A JPH0281090A JP63232391A JP23239188A JPH0281090A JP H0281090 A JPH0281090 A JP H0281090A JP 63232391 A JP63232391 A JP 63232391A JP 23239188 A JP23239188 A JP 23239188A JP H0281090 A JPH0281090 A JP H0281090A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- power supply
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は容量を負荷とする回路の消費電力を低減する電
力回収回路に係り、特にその回路動作安定化に好適な電
力回収回路に関する。
力回収回路に係り、特にその回路動作安定化に好適な電
力回収回路に関する。
容量性負荷駆動回路の電力低減手段としては、例えば「
ア パワー エフィシェント サステイナ−フォー ザ
ニーシー プラズマ デイスプレィ」エル・エフ・ウ
ェーバ−ジューン１９８６第３９頁から第絽頁（「Ａ
ＰＯＷＥ几ＥＦＦＩＣＩＥＮＴ ５ＵＳＴＡＩＮＢ几Ｆ
ＯＲＴＨＥ ＡＣＰＬＡＳＭＡ ＤＩＳＰＬＡＹ Ｊ
Ｌ、 Ｆ、 ＷｅｂｅｒＪＵＮＥ １９８６ Ｍａｓｔ
ｅｒ Ｔｈｅｓｉｓ ａｔ Ｕｎｉｖ、ｏｆ １ｌｌｉ
ｎｏｉｐｐ３９〜４８）に記載のように、負荷容量の充
放電を別に設けたコンデンサに充電されている電荷によ
って行う方法が知られている。
ア パワー エフィシェント サステイナ−フォー ザ
ニーシー プラズマ デイスプレィ」エル・エフ・ウ
ェーバ−ジューン１９８６第３９頁から第絽頁（「Ａ
ＰＯＷＥ几ＥＦＦＩＣＩＥＮＴ ５ＵＳＴＡＩＮＢ几Ｆ
ＯＲＴＨＥ ＡＣＰＬＡＳＭＡ ＤＩＳＰＬＡＹ Ｊ
Ｌ、 Ｆ、 ＷｅｂｅｒＪＵＮＥ １９８６ Ｍａｓｔ
ｅｒ Ｔｈｅｓｉｓ ａｔ Ｕｎｉｖ、ｏｆ １ｌｌｉ
ｎｏｉｐｐ３９〜４８）に記載のように、負荷容量の充
放電を別に設けたコンデンサに充電されている電荷によ
って行う方法が知られている。
上記従来技術は、電源投入直後は負荷容量と共に、該負
荷容量の充放電のために設けたコンデンサも同一の直流
電源から充電する必要があるため該コンデンサの充電が
完了するまでは回路の動作が安定しないと共に、負荷と
してＤＣ型プラズマパネルのように放電等によって状態
が変化するものを用いた場合、負荷容量充電時と放電時
の電流がアンバランスになって動作が不安定になるとい
う問題があった。
荷容量の充放電のために設けたコンデンサも同一の直流
電源から充電する必要があるため該コンデンサの充電が
完了するまでは回路の動作が安定しないと共に、負荷と
してＤＣ型プラズマパネルのように放電等によって状態
が変化するものを用いた場合、負荷容量充電時と放電時
の電流がアンバランスになって動作が不安定になるとい
う問題があった。
本発明の目的は、常に安定した状態で動作させることの
できる電力回収回路を提供することにある。
できる電力回収回路を提供することにある。
上記目的は、従来技術において負荷容量充放電のための
コンデンサが接続されている部分に、回路の電源のほぼ
半分の電圧の第２の直流電源をスイッチング素子を介し
て印加することによって達成される。
コンデンサが接続されている部分に、回路の電源のほぼ
半分の電圧の第２の直流電源をスイッチング素子を介し
て印加することによって達成される。
負荷容量の充放ｔｔ流を供給するために設けたコンデン
サの電源投入直後における充電は、回路１１Ｌ源のほぼ
半分の電圧の第２の直流電源からスイッチング素子を介
して速やかに行われ、充電終了後スイッチング素子はオ
フ状態となる。更に、負荷容量の充放電電流がアンバラ
ンスになり前記電流供給用コンデンサの電圧が変動する
と、第２の直流電源に接続されたスイッチング素子がオ
ン状態になり電流供給用コンデンサの電圧をもとの電圧
まで回復させる。
サの電源投入直後における充電は、回路１１Ｌ源のほぼ
半分の電圧の第２の直流電源からスイッチング素子を介
して速やかに行われ、充電終了後スイッチング素子はオ
フ状態となる。更に、負荷容量の充放電電流がアンバラ
ンスになり前記電流供給用コンデンサの電圧が変動する
と、第２の直流電源に接続されたスイッチング素子がオ
ン状態になり電流供給用コンデンサの電圧をもとの電圧
まで回復させる。
電流供給用コンデンサの電圧が安定した後はスイッチン
グ素子は再びオフ状態となる。これによって回路を常に
安定した状態で動作させることができる。
グ素子は再びオフ状態となる。これによって回路を常に
安定した状態で動作させることができる。
本発明の一実施例を第１図に示し、第２図の動作波形例
を用いて動作を説明する。第１図において、１ 、２
、１０ 、１５はコンデンサ、３ 、４ 、１１は定電
圧ダイオード、５ 、６ 、１２ 、１３はＭＯＳトラ
ンジスタ、７，８．１６はダイオード、９はコイル、１
４は負荷容量、Ｖｔｐｔｌ、 Ｖｔｐｔｌ、 Ｖｚｙ３
は信号入力端子、１７は電源電圧ＶＣＣの第１の直
流電源、１８は第１の直流電源１７のほぼ半分の電圧の
第２の直流電源、ＶＯＵＴは出力端子である。第２図中
のＶＩＮｌ はＭＯＳトランジスタ５．６のゲートに
印加される信号波形を、ＶＩＮ２． ＶＩＮＳ はそ
れぞれＭＯＳトランジスタ１２ 、１３のゲートに印加
される信号波形を、ＶＯＵＴ は出力電圧波形を、ｖ
Ｌ、 ｖｌ、ｖ、はそれぞれ第１図中のＶＬ ｖ１＋
Ｖ１で示す部分の電圧波形を示すものである。
を用いて動作を説明する。第１図において、１ 、２
、１０ 、１５はコンデンサ、３ 、４ 、１１は定電
圧ダイオード、５ 、６ 、１２ 、１３はＭＯＳトラ
ンジスタ、７，８．１６はダイオード、９はコイル、１
４は負荷容量、Ｖｔｐｔｌ、 Ｖｔｐｔｌ、 Ｖｚｙ３
は信号入力端子、１７は電源電圧ＶＣＣの第１の直
流電源、１８は第１の直流電源１７のほぼ半分の電圧の
第２の直流電源、ＶＯＵＴは出力端子である。第２図中
のＶＩＮｌ はＭＯＳトランジスタ５．６のゲートに
印加される信号波形を、ＶＩＮ２． ＶＩＮＳ はそ
れぞれＭＯＳトランジスタ１２ 、１３のゲートに印加
される信号波形を、ＶＯＵＴ は出力電圧波形を、ｖ
Ｌ、 ｖｌ、ｖ、はそれぞれ第１図中のＶＬ ｖ１＋
Ｖ１で示す部分の電圧波形を示すものである。
信号入力端子ＶＩＮ１ から入力された信号はコンデ
ンサ１．２を介してＭＯＳトランジスタ５．６のゲート
に印加される。ＭＯＳ Ｉ−ランジスタ５゜６はゲート
１こ印加される信号に従ってスイッチング動作を行うも
のである。定電圧ダイオード３゜４はＭＯＳトランジス
タ５．６のゲート・ソース間醜圧を一定に保ち、コンデ
ンサ１．２を介してＭＯＳトランジスタ５，６のゲート
１こ印加される信号電圧の″′ＬルベルとＨ”レベルが
、ＭＯＳトランジスタ５．６にスイッチング動作を行わ
せるのに必要な電圧になるようにするためのものである
。
ンサ１．２を介してＭＯＳトランジスタ５．６のゲート
に印加される。ＭＯＳ Ｉ−ランジスタ５゜６はゲート
１こ印加される信号に従ってスイッチング動作を行うも
のである。定電圧ダイオード３゜４はＭＯＳトランジス
タ５．６のゲート・ソース間醜圧を一定に保ち、コンデ
ンサ１．２を介してＭＯＳトランジスタ５，６のゲート
１こ印加される信号電圧の″′ＬルベルとＨ”レベルが
、ＭＯＳトランジスタ５．６にスイッチング動作を行わ
せるのに必要な電圧になるようにするためのものである
。
ｐ −ｃｈＭ ＯＳ ）ランジスタ５のゲートに印加さ
れる信号ＶＩＮ１が”Ｌ″レベルなる直前は、ｐ −ａ
ｈＭＯＳトランジスタ５及び１２と、ｎ −ｃｈＭ ０
８ トランジスタ６及び１３のゲートにはいずれも″Ｈ
ルベルの信号が印加されているため、ｐ−ｃｈＭＯｓト
ランジスタ５及び１２はオフ状態に、ｎ−ｃｈＭ。
れる信号ＶＩＮ１が”Ｌ″レベルなる直前は、ｐ −ａ
ｈＭＯＳトランジスタ５及び１２と、ｎ −ｃｈＭ ０
８ トランジスタ６及び１３のゲートにはいずれも″Ｈ
ルベルの信号が印加されているため、ｐ−ｃｈＭＯｓト
ランジスタ５及び１２はオフ状態に、ｎ−ｃｈＭ。
Ｓトランジスタ６及び１３はオン状態になっている。
従って、出力端子ＶＯＵＴの電圧はＧＮＤレベルに、負
荷容量１４の両端電圧はＯｖになっている。
荷容量１４の両端電圧はＯｖになっている。
ｐ −ｃｈＭ Ｏ８）ランジスタ５のゲートに印加され
る信号ＶＩＮ１が１Ｌ”レベルになると、ｐ−ｃｈＭ。
る信号ＶＩＮ１が１Ｌ”レベルになると、ｐ−ｃｈＭ。
Ｓトランジスタ５がオン状態になる。また、これと同じ
タイミングでｎ −ｃｈＭ ＯＳ トランジスタ１３の
ゲートに印加される信号ＶＩＮＳが”Ｌ”レベルになり
、ｎ −ｃｈＭ ＯＳ トランジスタ１３はオフ状態と
なる。これにより、出力端子ＶＯＵＴはｎ −ｃｈＭ
Ｏ８トランジスタ５、ダイオード７及びコイル９を介し
てコンデンサ１５と接続される。この時、コイル９、負
荷容量１４及びダイオード７がコイル９の実抵抗分によ
ってＬ ＣＲ共振現象が生じる。この時、コイル９の値
をＬ１負荷容量１４の値をＣ、ダイオードアやコイル９
の実抵抗分をＲとすると、Ｒ＜曖 の条件を満たすように各素子の値を選定することにより
、負荷容量１４に印加される電圧はコンデンサ１５の両
端間電圧のほぼ２倍の電圧、すなわち第１の直流電源１
７の電源電圧にほぼ等しい電圧まで上昇する。
タイミングでｎ −ｃｈＭ ＯＳ トランジスタ１３の
ゲートに印加される信号ＶＩＮＳが”Ｌ”レベルになり
、ｎ −ｃｈＭ ＯＳ トランジスタ１３はオフ状態と
なる。これにより、出力端子ＶＯＵＴはｎ −ｃｈＭ
Ｏ８トランジスタ５、ダイオード７及びコイル９を介し
てコンデンサ１５と接続される。この時、コイル９、負
荷容量１４及びダイオード７がコイル９の実抵抗分によ
ってＬ ＣＲ共振現象が生じる。この時、コイル９の値
をＬ１負荷容量１４の値をＣ、ダイオードアやコイル９
の実抵抗分をＲとすると、Ｒ＜曖 の条件を満たすように各素子の値を選定することにより
、負荷容量１４に印加される電圧はコンデンサ１５の両
端間電圧のほぼ２倍の電圧、すなわち第１の直流電源１
７の電源電圧にほぼ等しい電圧まで上昇する。
次にｐ −ｃｈＭ ＯＳ トランジスタ１２のゲートに
印加される信号ＶＩＮ２が“Ｌ”レベルになると、ｐ
−ＣｈＭＯＳトランジスタ１２がオン状態になり、負荷
容ｉｘ４は第１の直流電源１７と接続されるので出力端
子ｖＯＵＴ０）電圧は第１の直流電源１７の電源電圧に
固定される。ここで、共撮現象によって出力端子ＶＯＵ
Ｔに現れる電圧の値がＧＮＤレベルから第１の直流電源
１７の電源電圧に最も近くなるまでの時間ｔｒはｔｒχ
πＦで表わされる。従って信号ｖ！Ｎ２がＬ”になるタ
イミングを、信号ＶＩＮ１がＬ″になるタイミングから
ｔｒタリ■だけ遅らせることによって、ｐ −ｃｈＭ
ＯＳ トランジスタ１２は、出力端子Ｖｏｔｔｒの電圧
が第１の直流電源１７の電源電圧に最も近くなった時に
オン状態となり、出力端子■ＯＵＴの電圧を、第１の直
流電源１７の電源電圧に固定する。
印加される信号ＶＩＮ２が“Ｌ”レベルになると、ｐ
−ＣｈＭＯＳトランジスタ１２がオン状態になり、負荷
容ｉｘ４は第１の直流電源１７と接続されるので出力端
子ｖＯＵＴ０）電圧は第１の直流電源１７の電源電圧に
固定される。ここで、共撮現象によって出力端子ＶＯＵ
Ｔに現れる電圧の値がＧＮＤレベルから第１の直流電源
１７の電源電圧に最も近くなるまでの時間ｔｒはｔｒχ
πＦで表わされる。従って信号ｖ！Ｎ２がＬ”になるタ
イミングを、信号ＶＩＮ１がＬ″になるタイミングから
ｔｒタリ■だけ遅らせることによって、ｐ −ｃｈＭ
ＯＳ トランジスタ１２は、出力端子Ｖｏｔｔｒの電圧
が第１の直流電源１７の電源電圧に最も近くなった時に
オン状態となり、出力端子■ＯＵＴの電圧を、第１の直
流電源１７の電源電圧に固定する。
この時、第１図中のＶＬ ＋ ｖ、で示した部分の電圧
は第２図に示すように第１の直流電源１７の電源電圧及
び第１の直流電源１７のほぼ半分の電圧とそれぞれ等し
くなっているので、ダイオード７には逆方向電圧がかか
っており、非導通状態（こ、またｎ −ｃｈＭＯ８）ラ
ンジスタロのゲートには”Ｌルーベルの信号が印加され
ているので、オフ状態になっている。次に信号■ＩＮ１
及びＶＩＮ２がＬ”レベルになると、ｐ −ｃｈＭ Ｏ
Ｓ トランジスタ５，１２がオフ状態に、ｎ −ｃｈＭ
ＯＳ ）ランジスタロがオン状態になる。これにより
、コンデンサ１５と出力端子ＶＯＵＴはｎ ｃｈＭＯ
ｓトランジスタ６、ダイオード８及びコイル９を介して
接続される。これにより、前述の場合と同様、コイル９
、負荷容量１４及びダイオード８がコイル９の両端間の
実抵抗分によって共援現象が生じ、電流が負荷容量１４
からコンデンサ１５に向って流れることによって出力端
子ＶＯＵＴの電圧はＧＮＤレベルに近い値まで下降する
。この時、出力端子ＶＯＵＴの電圧が第１の直流電源１
７の電源電圧からＧＮＤレベルに最も近い値番こなるま
での時間ｔｆは先に述べた場合と同様ｔｆ夕π匹でであ
る。
は第２図に示すように第１の直流電源１７の電源電圧及
び第１の直流電源１７のほぼ半分の電圧とそれぞれ等し
くなっているので、ダイオード７には逆方向電圧がかか
っており、非導通状態（こ、またｎ −ｃｈＭＯ８）ラ
ンジスタロのゲートには”Ｌルーベルの信号が印加され
ているので、オフ状態になっている。次に信号■ＩＮ１
及びＶＩＮ２がＬ”レベルになると、ｐ −ｃｈＭ Ｏ
Ｓ トランジスタ５，１２がオフ状態に、ｎ −ｃｈＭ
ＯＳ ）ランジスタロがオン状態になる。これにより
、コンデンサ１５と出力端子ＶＯＵＴはｎ ｃｈＭＯ
ｓトランジスタ６、ダイオード８及びコイル９を介して
接続される。これにより、前述の場合と同様、コイル９
、負荷容量１４及びダイオード８がコイル９の両端間の
実抵抗分によって共援現象が生じ、電流が負荷容量１４
からコンデンサ１５に向って流れることによって出力端
子ＶＯＵＴの電圧はＧＮＤレベルに近い値まで下降する
。この時、出力端子ＶＯＵＴの電圧が第１の直流電源１
７の電源電圧からＧＮＤレベルに最も近い値番こなるま
での時間ｔｆは先に述べた場合と同様ｔｆ夕π匹でであ
る。
従って、信号ＶＩＮ５がＨ′になるタイミングを信号ｖ
ｃ２がＨ”になるタイミングからｔｆ２＝π匹下だけ遅
らせることによって、出力端子ＶＯＵＴの電圧が最もＧ
ＮＤレベルに近づいた時にｎ −ｃｈＭ Ｏ８トランジ
スタ１３がオン状態になり、出力端子ＶＯＵＴの電圧を
ＧＮＤレベルの電圧に固定する。
ｃ２がＨ”になるタイミングからｔｆ２＝π匹下だけ遅
らせることによって、出力端子ＶＯＵＴの電圧が最もＧ
ＮＤレベルに近づいた時にｎ −ｃｈＭ Ｏ８トランジ
スタ１３がオン状態になり、出力端子ＶＯＵＴの電圧を
ＧＮＤレベルの電圧に固定する。
第１図の回路において、電源投入直後のコンデンサ１５
の両端間電圧は０■である。従って、前述のような動作
を行わせるためにはコンデンサ１５を第１の直流電源１
７のほぼ半分の′電圧まで充′亀する必要がある。コン
デンサ】５はその容量値が大きい程、直流供給源として
の能力は安定したものになるが、コイル９を介し７、第
１の直流電源ｊ７によって行う場合は充電に時間がかか
ることになる。つまり、回路が正常に動作するまで時間
がかかることになる。これに対し、第１図に示した回路
ｌこおいては第１の直流電源１７のほぼ半分の￥ＩＬ源
電圧電圧２の直流電源１８がダイオード１６を介してコ
ンデンサ１５に接続されている。これにより、電源投入
直後はダイオード１６は導通状態となるため、コンデン
サ１５は第２の直流電源１８正こよって速やかに充電さ
れる。この時、第２の直流電源の電圧を第１直流電源の
電圧の半分の電圧より例えば１ｖ程度低く設定しておく
ことにより、コンデンサ１５の充電がほぼ終了した時点
でダイオード１６には逆方向電圧がかかることになり非
導通状態になる。従って、以後は第２の直流電源１８に
よる゛電力消費はない。更に、負荷としてＤＣ型プラズ
マパネルのように放電等によって状態が変化するものを
用いた場合、負荷容量１４充電時の電流と放電時の電流
がアコ／バランスになってコンデンサ１５の電圧が低下
してしまうことが考えられる。このような状態になると
、ダイオード１６には順方向電圧がかかるためダイオー
ド１６は導通状態になる。従って、コンデンサ１５は第
２の直流電源によって充電される。
の両端間電圧は０■である。従って、前述のような動作
を行わせるためにはコンデンサ１５を第１の直流電源１
７のほぼ半分の′電圧まで充′亀する必要がある。コン
デンサ】５はその容量値が大きい程、直流供給源として
の能力は安定したものになるが、コイル９を介し７、第
１の直流電源ｊ７によって行う場合は充電に時間がかか
ることになる。つまり、回路が正常に動作するまで時間
がかかることになる。これに対し、第１図に示した回路
ｌこおいては第１の直流電源１７のほぼ半分の￥ＩＬ源
電圧電圧２の直流電源１８がダイオード１６を介してコ
ンデンサ１５に接続されている。これにより、電源投入
直後はダイオード１６は導通状態となるため、コンデン
サ１５は第２の直流電源１８正こよって速やかに充電さ
れる。この時、第２の直流電源の電圧を第１直流電源の
電圧の半分の電圧より例えば１ｖ程度低く設定しておく
ことにより、コンデンサ１５の充電がほぼ終了した時点
でダイオード１６には逆方向電圧がかかることになり非
導通状態になる。従って、以後は第２の直流電源１８に
よる゛電力消費はない。更に、負荷としてＤＣ型プラズ
マパネルのように放電等によって状態が変化するものを
用いた場合、負荷容量１４充電時の電流と放電時の電流
がアコ／バランスになってコンデンサ１５の電圧が低下
してしまうことが考えられる。このような状態になると
、ダイオード１６には順方向電圧がかかるためダイオー
ド１６は導通状態になる。従って、コンデンサ１５は第
２の直流電源によって充電される。
充電が終了するとダイオード１６には再び逆方向電圧が
かかり非導通状態となる。
かかり非導通状態となる。
以上で説明したように、電源投入直後及びコンデンサ１
５の電圧が低下した場合はダイオード１６が導通状態に
なってコンデンサ１５が充電され、回路を常に安定な状
態で動作させることができる。
５の電圧が低下した場合はダイオード１６が導通状態に
なってコンデンサ１５が充電され、回路を常に安定な状
態で動作させることができる。
第３図に本発明の他の一実施例を示す。１９はＮＰＮＩ
−ランジスタ、２０はＰＮＰ トランジスタ、２１゜２
２はその抵抗値が等しい抵抗である。トランジスタ１９
、２０のベースには、抵抗２１ 、２２による抵抗分
割によって第１の直流電源１７の゛電源電圧の半分の値
の電圧が印加されている。これにより、電源が投入され
た直後のコンデンサ１５の充電は、ＮＰＮトランジスタ
１９を介して第２の直流電源１８から速やかに行われる
。ここで、ＮＰＮＩ−ランジスタ１９がオン状態となる
ベース・エミンタ間亀圧をＶＢＩｌｌとすると、コンデ
ンサ１５の電圧と第２の直流電源１８の電源電圧との差
がＶＥＸｉ以下になった後はＮＰＮトランジスタ１９は
オフ状態になる。以後は負荷容１−１４の充放電電流は
コンデンサ１５によって供給される。更に、出力端子Ｖ
ＯＵＴに接続される負荷が例えばＤＣ型プラズマパネル
のような放電等によって状態が変化するものである場合
、第１図の実施例で説明した場合と同様に、コンデンサ
１５から放電される電流と、再充電のための電流がアン
バランスになってコンデンサ１５の電圧が変動する場合
が考えられる。第１図の実施例では、コンデンサ１５の
′電圧が下がった場合だけダイオード１６が導通状態に
なり、コンデンサ１５を充電していたが、第４図では、
コンデンサ１５の電圧が高くなった場合はＰＮＰトラン
ジスタ２０がオン状態となって電圧を下げるよう動き、
低くなった場合はＮＰＮトランジスタ１９がオン状態と
なって電圧を上昇させる。コンデンサ１５の電圧が第１
の直流電源１７の半分の電圧になると、トランジスタ１
９ 、２０は再びオフ状態となる。
−ランジスタ、２０はＰＮＰ トランジスタ、２１゜２
２はその抵抗値が等しい抵抗である。トランジスタ１９
、２０のベースには、抵抗２１ 、２２による抵抗分
割によって第１の直流電源１７の゛電源電圧の半分の値
の電圧が印加されている。これにより、電源が投入され
た直後のコンデンサ１５の充電は、ＮＰＮトランジスタ
１９を介して第２の直流電源１８から速やかに行われる
。ここで、ＮＰＮＩ−ランジスタ１９がオン状態となる
ベース・エミンタ間亀圧をＶＢＩｌｌとすると、コンデ
ンサ１５の電圧と第２の直流電源１８の電源電圧との差
がＶＥＸｉ以下になった後はＮＰＮトランジスタ１９は
オフ状態になる。以後は負荷容１−１４の充放電電流は
コンデンサ１５によって供給される。更に、出力端子Ｖ
ＯＵＴに接続される負荷が例えばＤＣ型プラズマパネル
のような放電等によって状態が変化するものである場合
、第１図の実施例で説明した場合と同様に、コンデンサ
１５から放電される電流と、再充電のための電流がアン
バランスになってコンデンサ１５の電圧が変動する場合
が考えられる。第１図の実施例では、コンデンサ１５の
′電圧が下がった場合だけダイオード１６が導通状態に
なり、コンデンサ１５を充電していたが、第４図では、
コンデンサ１５の電圧が高くなった場合はＰＮＰトラン
ジスタ２０がオン状態となって電圧を下げるよう動き、
低くなった場合はＮＰＮトランジスタ１９がオン状態と
なって電圧を上昇させる。コンデンサ１５の電圧が第１
の直流電源１７の半分の電圧になると、トランジスタ１
９ 、２０は再びオフ状態となる。
以上のように、コンデンサ１５の電圧は常にほぼ一定に
保たれる。また、トランジスタ１９ 、２０のベースに
はほとんど電流を流す必要がないため、抵抗２１ 、２
２の値を適切に設定することで抵抗２１ 、２２に流れ
る電流を少なくできるので、抵抗２１ 、２２を流れる
電流によって消費電力か大きく増加することはない。
保たれる。また、トランジスタ１９ 、２０のベースに
はほとんど電流を流す必要がないため、抵抗２１ 、２
２の値を適切に設定することで抵抗２１ 、２２に流れ
る電流を少なくできるので、抵抗２１ 、２２を流れる
電流によって消費電力か大きく増加することはない。
第４図に本発明の他の一実施例を示す。第３図の実施例
の場合と異なるのはＮＰＮ トランジスタ１９の代りに
ダーリントン接続したトランジスタお。
の場合と異なるのはＮＰＮ トランジスタ１９の代りに
ダーリントン接続したトランジスタお。
２４を、ＰＮＰトランジスタ２０の代りにダーリントン
接続したトランジスタ２５ 、２６を使用している点で
ある。第４図の実施例のようにすることで、トランジス
タ２３ 、２５を動作させるために必要なベース電流は
第３図の実施例の場合より少なくすることができる。従
って、抵抗２１ 、２２に大きな値のものを用いて流れ
る電流を第３図の実施例の場合より減らし、消費電力を
少なくすることができる。
接続したトランジスタ２５ 、２６を使用している点で
ある。第４図の実施例のようにすることで、トランジス
タ２３ 、２５を動作させるために必要なベース電流は
第３図の実施例の場合より少なくすることができる。従
って、抵抗２１ 、２２に大きな値のものを用いて流れ
る電流を第３図の実施例の場合より減らし、消費電力を
少なくすることができる。
本発明によれば、負荷容量充放電のための電流供給源と
して設けたコンデンサの電圧を、電源投入直後も含めて
常にほぼ一定の値に保つことができるので、回路を常に
安定な状態で動作させることができる。
して設けたコンデンサの電圧を、電源投入直後も含めて
常にほぼ一定の値に保つことができるので、回路を常に
安定な状態で動作させることができる。
第１図は本発明の第１の実施例を示す構成図、第２図は
第１図の実施例の動作を説明する動作波形図、第３図は
本発明の第２の実施例を示す構成図、第４図は本発明の
第３の実施例を示す構成図である。 １ 、２ 、１０ 、１５・・・コンデンサ３ 、４
、１１・・・定電圧ダイオード５ 、６ 、１２ 、１
３・・・ＭＯＳトランジスタ７ 、８ 、１６・・・ダ
イオード ９・・・コイル １４・・・負荷容量 １７ 、１８・・・直流電源
第１図の実施例の動作を説明する動作波形図、第３図は
本発明の第２の実施例を示す構成図、第４図は本発明の
第３の実施例を示す構成図である。 １ 、２ 、１０ 、１５・・・コンデンサ３ 、４
、１１・・・定電圧ダイオード５ 、６ 、１２ 、１
３・・・ＭＯＳトランジスタ７ 、８ 、１６・・・ダ
イオード ９・・・コイル １４・・・負荷容量 １７ 、１８・・・直流電源
Claims (1)
- １、負荷容量と、負荷容量を第１の直流電源及びＧＮＤ
に交互に接続する第１、第２のスイッチング素子と、一
端が前記負荷容量に接続されたコイルと、カソードが該
コイルの他端に接続された第１のダイオードと、該第１
のダイオードと直列に接続された第３のスイッチング素
子と、アノードが第１のダイオードのカソードに接続さ
れた第２のダイオードと、該第２のダイオードと直列に
接続された第４のスイッチング素子と、前記第３、第４
のスイッチング素子の他端は共通に接続され、該共通に
接続された部分とＧＮＤ間にコンデンサが接続されると
共に、該共通に接続された部分に第５のスイッチング素
子が接続され、該第５のスイッチング素子の他端に第１
の直流電源のほぼ半分の電圧の第２の直流電源を接続し
たことを特徴とする電力回収回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63232391A JPH0281090A (ja) | 1988-09-19 | 1988-09-19 | 電力回収回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63232391A JPH0281090A (ja) | 1988-09-19 | 1988-09-19 | 電力回収回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0281090A true JPH0281090A (ja) | 1990-03-22 |
Family
ID=16938508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63232391A Pending JPH0281090A (ja) | 1988-09-19 | 1988-09-19 | 電力回収回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0281090A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04301676A (ja) * | 1991-03-29 | 1992-10-26 | Nec Corp | 多値出力駆動装置 |
| JPH08160901A (ja) * | 1994-12-07 | 1996-06-21 | Nec Corp | 表示パネルの駆動回路 |
| KR100456141B1 (ko) * | 2001-12-04 | 2004-11-08 | 엘지전자 주식회사 | 에너지 회수회로 |
| KR100463187B1 (ko) * | 2002-04-15 | 2004-12-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법 |
| KR100463185B1 (ko) * | 2001-10-15 | 2004-12-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법 |
| KR100467693B1 (ko) * | 2002-05-07 | 2005-01-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 어드레스 전력을 효율적으로회생시키는 회로 |
| KR100477985B1 (ko) * | 2001-10-29 | 2005-03-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법 |
| KR100589249B1 (ko) * | 2004-11-08 | 2006-06-19 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법 |
-
1988
- 1988-09-19 JP JP63232391A patent/JPH0281090A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04301676A (ja) * | 1991-03-29 | 1992-10-26 | Nec Corp | 多値出力駆動装置 |
| JPH08160901A (ja) * | 1994-12-07 | 1996-06-21 | Nec Corp | 表示パネルの駆動回路 |
| KR100463185B1 (ko) * | 2001-10-15 | 2004-12-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법 |
| KR100477985B1 (ko) * | 2001-10-29 | 2005-03-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법 |
| KR100456141B1 (ko) * | 2001-12-04 | 2004-11-08 | 엘지전자 주식회사 | 에너지 회수회로 |
| KR100463187B1 (ko) * | 2002-04-15 | 2004-12-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법 |
| KR100467693B1 (ko) * | 2002-05-07 | 2005-01-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 어드레스 전력을 효율적으로회생시키는 회로 |
| KR100589249B1 (ko) * | 2004-11-08 | 2006-06-19 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6738272B2 (en) | Charge pump rush current limiting circuit | |
| US6744224B2 (en) | Rush current limiting circuit for a PFM control charge pump | |
| US5245524A (en) | DC-DC converter of charge pump type | |
| US20070159233A1 (en) | Charge pump power supply circuit | |
| US5790393A (en) | Voltage multiplier with adjustable output level | |
| JP2000056843A (ja) | 基準電圧生成回路 | |
| US20100141304A1 (en) | Drive circuit for power element | |
| US8736247B2 (en) | Power supply circuit and control method of controlling the power supply circuit | |
| JP2002209376A (ja) | 電圧安定化器の制御装置、及び電圧安定化器を制御する方法 | |
| KR0132781B1 (ko) | 최소한 하나의 푸쉬-풀 단을 갖는 집적회로 | |
| US5883504A (en) | Power supply unit | |
| US4952863A (en) | Voltage regulator with power boost system | |
| JPH0281090A (ja) | 電力回収回路 | |
| US20050017792A1 (en) | Charge pump circuit capable of completely cutting off parasitic transistors | |
| JPH1014218A (ja) | 突入電流制限型チャージポンプ昇圧回路 | |
| JP2777175B2 (ja) | 電力トランジスタの低吸収制御回路 | |
| JP3570113B2 (ja) | インターリーブ方式スイッチングコンバータ | |
| US20010048338A1 (en) | Boosting method and apparatus | |
| US5329247A (en) | Switchable MOS current mirror | |
| US20040257145A1 (en) | Bootstrap module for multi-stage circuit | |
| JPH0678527A (ja) | 駆動電圧供給装置とその集積回路 | |
| EP3744002B1 (en) | Controlling a high-side switching element using a bootstrap capacitor | |
| JP2024140968A (ja) | チャージポンプ回路およびモータドライバ回路 | |
| JP2005020922A (ja) | チャージポンプ回路 | |
| CN113394968B (zh) | 电荷泵电路 |