JPH0281410A - 電流制御型積層インダクタ - Google Patents
電流制御型積層インダクタInfo
- Publication number
- JPH0281410A JPH0281410A JP23286788A JP23286788A JPH0281410A JP H0281410 A JPH0281410 A JP H0281410A JP 23286788 A JP23286788 A JP 23286788A JP 23286788 A JP23286788 A JP 23286788A JP H0281410 A JPH0281410 A JP H0281410A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- magnetic
- conductor
- current
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、積層インダクタの構造に係るもので特に、電
流によって磁界を変化させ、インダクタンスを変えるご
とのできる電流制御型積層インダクタに関するものであ
る。
流によって磁界を変化させ、インダクタンスを変えるご
とのできる電流制御型積層インダクタに関するものであ
る。
インダクタには固定のものと可変のものがあるが、一般
にインダクタンス値を変えるためには、磁性体のコアを
挿入する方法が採られている。積層インダクタにおいて
も、コアを挿入する方法が考えられている。
にインダクタンス値を変えるためには、磁性体のコアを
挿入する方法が採られている。積層インダクタにおいて
も、コアを挿入する方法が考えられている。
コアの挿入という機械的な方法でなく、電気的な方法で
インダクタンスを制御する方法も考えられている。例え
ば、特開昭６０−１６０１０６号公報には制御用コイル
を巻回した磁性体コアの巻線部に中空部を設け、その中
空部に同調コイルを巻回した磁性体コアを挿入したもの
が示されている。
インダクタンスを制御する方法も考えられている。例え
ば、特開昭６０−１６０１０６号公報には制御用コイル
を巻回した磁性体コアの巻線部に中空部を設け、その中
空部に同調コイルを巻回した磁性体コアを挿入したもの
が示されている。
上記のような巻線を施したインダクタだけでなく、積層
インダクタにおいても、実開昭６２−２１５１７号公報
に示されたように、インダクタの導体パターンの上下方
向に制御用インダクタを付加したものも考えられている
。
インダクタにおいても、実開昭６２−２１５１７号公報
に示されたように、インダクタの導体パターンの上下方
向に制御用インダクタを付加したものも考えられている
。
しかし、巻線を用いたタイプでは、インダクタの形状が
大きくなってしまい、最近要求されている小型化に対応
するのが難しい。
大きくなってしまい、最近要求されている小型化に対応
するのが難しい。
また、組立の工数も多くなり、製造の自動化も難しい。
更に、機械的な強度、信鯨性の点でも特性のばらつきが
生じ易い。
生じ易い。
一方、積層インダクタにおいても、十分な可変範囲が得
られず、また製造工数の増加、歩留の低下などを生じて
いる。
られず、また製造工数の増加、歩留の低下などを生じて
いる。
本発明は、制御用コイルパターンの配置を変えることに
よって十分な制御を可能とし、上記の課題を解決するも
のである。
よって十分な制御を可能とし、上記の課題を解決するも
のである。
すなわち、磁性体層間に、端部が接続されて積層方向に
重畳して周回する第一の導体パターンを具え、該第一の
導体パターンの磁気回路の磁界を制御するバイアス印加
手段を具えた電流制御型積層インダクタにおいて、該第
一の導体パターンに近接した、磁性体層間を端部が接続
されて積層方向に重畳して周回する、該第一の導体パタ
ーンにバイアスを印加するための第二の導体パターンを
具えたことに特徴を有するものである。
重畳して周回する第一の導体パターンを具え、該第一の
導体パターンの磁気回路の磁界を制御するバイアス印加
手段を具えた電流制御型積層インダクタにおいて、該第
一の導体パターンに近接した、磁性体層間を端部が接続
されて積層方向に重畳して周回する、該第一の導体パタ
ーンにバイアスを印加するための第二の導体パターンを
具えたことに特徴を有するものである。
第二の導体パターンを第一の導体パターンの外側に配置
したり、導体パターン間の磁性体層の材料を低透磁率材
料に置換したり、あるいは永久磁石を併用することによ
って、より効果を高めることもできる。
したり、導体パターン間の磁性体層の材料を低透磁率材
料に置換したり、あるいは永久磁石を併用することによ
って、より効果を高めることもできる。
二つの導体パターンは、水平方向に近接させて同心円状
に配置しても、交互に垂直方向（積層方向）に入り組ん
だ構造としてもよい。
に配置しても、交互に垂直方向（積層方向）に入り組ん
だ構造としてもよい。
第二の導体パターンがインダクタの制御巻線になり、第
一の主巻線の周囲の磁界に変化を生じさせる。第二の導
体パターンには直流電流がバイアスとして印加されるの
で、導体パターンの内側および外側に積層方向に磁界が
発生する。
一の主巻線の周囲の磁界に変化を生じさせる。第二の導
体パターンには直流電流がバイアスとして印加されるの
で、導体パターンの内側および外側に積層方向に磁界が
発生する。
第二の導体パターンによって生じた磁界は、第一の導体
パターンの磁路の磁界に変化を生じる。
パターンの磁路の磁界に変化を生じる。
それによって、第一の導体パターンはインダクタンス値
が変化する。これを利用して、第二の導体パターンに印
加するバイアス電流によって、第一の導体パターンによ
るインダクタのインダクタンスを可変するものである。
が変化する。これを利用して、第二の導体パターンに印
加するバイアス電流によって、第一の導体パターンによ
るインダクタのインダクタンスを可変するものである。
以下、図面を参照して、本発明の実施例について説明す
る。
る。
第１図は、本発明の実施例を示す正面断面図である。フ
ェライト等の磁性体層ｌＯ内に銀−パラジウム等による
導体パターン１１．１２が端部を接続されながら周回し
、積層方向に重畳して生成される。
ェライト等の磁性体層ｌＯ内に銀−パラジウム等による
導体パターン１１．１２が端部を接続されながら周回し
、積層方向に重畳して生成される。
製造方法としては、ペーストを印刷する方法、あるいは
グリーンシートに導体パターンを印刷し、スルーホール
を通して接続する方法などがある。
グリーンシートに導体パターンを印刷し、スルーホール
を通して接続する方法などがある。
いずれにせよ、コイル状の導体パターンが磁性体内に収
容された閉磁路型のインダクタが得られる。
容された閉磁路型のインダクタが得られる。
本発明による積層インダクタにおいては、本来のインダ
クタとなる主巻線の導体パターン１１の他に、その周囲
に制御巻線となる導体パターン１２を具えている。これ
らの導体パターンは製造時に二つの導体パターンを同心
円状に形成し、順次積層すれば得られる。
クタとなる主巻線の導体パターン１１の他に、その周囲
に制御巻線となる導体パターン１２を具えている。これ
らの導体パターンは製造時に二つの導体パターンを同心
円状に形成し、順次積層すれば得られる。
図示しないが、主巻線の導体パターン１１の端部は入出
力端に、制御巻線の導体パターン１２の端部はバイアス
電流源に接続される。
力端に、制御巻線の導体パターン１２の端部はバイアス
電流源に接続される。
制御巻線の導体パターン１２に印加される直流バイアス
電流により、磁性体１０内の導体パターン１２の周囲に
は磁気回路が形成される。この磁気回路は主巻き線の導
体パターン１１によって形成される磁気回路と共通にな
る。したがって、制御巻線の導体パターン１２によって
発生した磁界は、主巻線の導体パターン１１の磁界に影
響を及ぼす。それによって、主巻線の導体パターン１１
のインダクタンスを可変する。
電流により、磁性体１０内の導体パターン１２の周囲に
は磁気回路が形成される。この磁気回路は主巻き線の導
体パターン１１によって形成される磁気回路と共通にな
る。したがって、制御巻線の導体パターン１２によって
発生した磁界は、主巻線の導体パターン１１の磁界に影
響を及ぼす。それによって、主巻線の導体パターン１１
のインダクタンスを可変する。
第２図は、制御巻線に印加するバイアス電流とインダク
タンス値の関係を示す説明図である。このように、直流
バイアスを印加し、その電流を大きくして行くとインダ
クタンス値は低下する。所望のインダクタンス値に応じ
た直流バイアス電流を制御巻線の導体パターンに印加す
ればよい。
タンス値の関係を示す説明図である。このように、直流
バイアスを印加し、その電流を大きくして行くとインダ
クタンス値は低下する。所望のインダクタンス値に応じ
た直流バイアス電流を制御巻線の導体パターンに印加す
ればよい。
第３図は、本発明の他の実施例を示す正面断面図である
。磁性体３０、導体パターン３１．３２は前記と同様で
あるが、導体パターン３１．３２間の磁性体を、磁性体
３０よりも透磁率の低い材料の層３３に置換したもので
ある。これによって、導体パターン間に磁束が漏れるの
を防止するものである。
。磁性体３０、導体パターン３１．３２は前記と同様で
あるが、導体パターン３１．３２間の磁性体を、磁性体
３０よりも透磁率の低い材料の層３３に置換したもので
ある。これによって、導体パターン間に磁束が漏れるの
を防止するものである。
ｉ３磁率の低い材料の層３３は必ずしも導体パターン間
全体に形成しなくてもよく、一部のみに形成してもよい
。言うまでもなく、非磁性体材料を用いてもよい。
全体に形成しなくてもよく、一部のみに形成してもよい
。言うまでもなく、非磁性体材料を用いてもよい。
第４図は、二つの導体パターンを交互に配置した例であ
る。磁性体４０内に主巻線の導体パターン４１と制御巻
線の導体パターン４２が交互に配置されて積層されてい
る。この場合にも、二つの導体パターン４１．４２の磁
路が共通となり、バイアス電流によってインダクタンス
を富用整できる。ただし、製造上は工程が複雑となり、
工数が増加する問題はある。
る。磁性体４０内に主巻線の導体パターン４１と制御巻
線の導体パターン４２が交互に配置されて積層されてい
る。この場合にも、二つの導体パターン４１．４２の磁
路が共通となり、バイアス電流によってインダクタンス
を富用整できる。ただし、製造上は工程が複雑となり、
工数が増加する問題はある。
第５図は、二つのインダクタを一体に形成したものであ
る。磁性体５０内に主巻線となる導体パターン５１が二
つ形成され、それぞれの周囲に制御巻線となる導体パタ
ーン５２が形成されている。制御巻線となる導体パター
ン５２の端部同士は接続されている。また、制御巻線と
なる導体パターン５２は電流の方向が逆になるように接
続するとよい。それによって、隣接する制御巻線の導体
パターン５２でそれぞれ発生する磁界が逆方向となり、
打ち消し合うためである。
る。磁性体５０内に主巻線となる導体パターン５１が二
つ形成され、それぞれの周囲に制御巻線となる導体パタ
ーン５２が形成されている。制御巻線となる導体パター
ン５２の端部同士は接続されている。また、制御巻線と
なる導体パターン５２は電流の方向が逆になるように接
続するとよい。それによって、隣接する制御巻線の導体
パターン５２でそれぞれ発生する磁界が逆方向となり、
打ち消し合うためである。
これによって、二つのインダクタに共通のバイアス電流
を印加することができ、制御巻線の導体パターン５２に
ついては二個の端部電極で済ませることができる。また
、二個のインダクタの特性を揃えることが容易となり、
チューナ用などとして有用なインダクタが得られる。
を印加することができ、制御巻線の導体パターン５２に
ついては二個の端部電極で済ませることができる。また
、二個のインダクタの特性を揃えることが容易となり、
チューナ用などとして有用なインダクタが得られる。
第６図は、永久磁石を組み合わせた例を示している。磁
性体６０に主巻線となる導体パターン６１と制御巻線と
なる導体パターン６２を形成するとともに、積層方向の
端面の中央部に凹部を設け、永久磁石６４を挿入したも
のである。これによって、第７図のように、第２図に示
した例と比較して、永久磁石のバイアス分インダクタン
ス値の変化を変えることが可能となる。もちろん、磁石
の極性などを変えることによって、制御特性を任意に設
定できる。
性体６０に主巻線となる導体パターン６１と制御巻線と
なる導体パターン６２を形成するとともに、積層方向の
端面の中央部に凹部を設け、永久磁石６４を挿入したも
のである。これによって、第７図のように、第２図に示
した例と比較して、永久磁石のバイアス分インダクタン
ス値の変化を変えることが可能となる。もちろん、磁石
の極性などを変えることによって、制御特性を任意に設
定できる。
本発明によれば、小型のモノリシック構造の電流制御型
積層インダクタが得られる。
積層インダクタが得られる。
印刷等自動化が可能な製造方法により得ることができる
ので、工数、コストの面でも優れた電流制御型積層イン
ダクタが得られる。
ので、工数、コストの面でも優れた電流制御型積層イン
ダクタが得られる。
更に、特性のばらつきもなく、信頼性の高い素子を得る
ことができる。
ことができる。
第１図、第３図から第６図は本発明の実施例を示す正面
断面図、第２図と第７図はその特性の説明図である。
断面図、第２図と第７図はその特性の説明図である。
Claims (8)
- （１）磁性体層間に、端部が接続されて積層方向に重畳
して周回する第一の導体パターンを具え、該第一の導体
パターンの磁気回路の磁界を制御するバイアス印加手段
を具えた電流制御型積層インダクタにおいて、該第一の
導体パターンに近接し、磁性体層間を端部が接続されて
積層方向に重畳して周回する、該第一の導体パターンに
バイアスを印加するための第二の導体パターンを具えた
ことを特徴とする電流制御型積層インダクタ。 - （２）該第一の導体パターンと第二の導体パターンが同
じ磁性体層間を平行に周回しながら積層された請求項第
１項記載の電流制御型積層インダクタ。 - （３）該第二の導体パターンが該第一の導体パターンの
外側に形成された請求項第１項記載の電流制御型積層イ
ンダクタ。 - （４）該第一の導体パターンと該第二の導体パターンが
磁性体層を介在して交互に積層された請求項第１項記載
の電流制御型積層インダクタ。 - （５）該第一の導体パターンと該第二の導体パターンの
導体パターン間の少なくとも一部が該磁性体層よりも透
磁率の低い材料で置換された請求項第１項記載の電流制
御型積層インダクタ。 - （６）磁性体層間に、端部が接続されて積層方向に重畳
して周回する複数の第一の導体パターンを具え、該第一
の導体パターンの磁気回路の磁界を制御するバイアス印
加手段を具えた電流制御型積層インダクタにおいて、該
第一の導体パターンに近接し、磁性体層間を端部が接続
されて積層方向に重畳して周回する、該第一の導体パタ
ーンにバイアスを印加するための複数の第二の導体パタ
ーンを具えたことを特徴とする電流制御型積層インダク
タ。 - （７）該第二の複数の導体パターンの隣接するものには
反対方向にバイアス電流が印加され、発生する磁界が逆
方向になるように接続された請求項第６項記載の電流制
御型積層インダクタ。 - （８）磁性体層間に、端部が接続されて積層方向に重畳
して周回する第一の導体パターンを具え、該第一の導体
パターンの磁気回路の磁界を制御するバイアス印加手段
を具えた電流制御型積層インダクタにおいて、該第一の
導体パターンに近接し、磁性体層間を端部が接続されて
積層方向に重畳して周回する、該第一の導体パターンに
バイアスを印加するための第二の導体パターンを具え、
該積層方向の端面の中央に凹部を設け、該凹部に永久磁
石を挿入したことを特徴とする電流制御型積層インダク
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23286788A JPH0281410A (ja) | 1988-09-17 | 1988-09-17 | 電流制御型積層インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23286788A JPH0281410A (ja) | 1988-09-17 | 1988-09-17 | 電流制御型積層インダクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0281410A true JPH0281410A (ja) | 1990-03-22 |
| JPH0522368B2 JPH0522368B2 (ja) | 1993-03-29 |
Family
ID=16946069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23286788A Granted JPH0281410A (ja) | 1988-09-17 | 1988-09-17 | 電流制御型積層インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0281410A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597270B2 (en) * | 2001-02-19 | 2003-07-22 | Murata Manufacturing Co., Ltd. | Multilayer impedance component |
| JP2007123785A (ja) * | 2005-10-31 | 2007-05-17 | Taiyo Yuden Co Ltd | 可変インダクタ及びそれを利用したアンテナ装置 |
| WO2014203447A1 (ja) * | 2013-06-19 | 2014-12-24 | Fdk株式会社 | 積層インダクタ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58162018A (ja) * | 1982-03-23 | 1983-09-26 | Tdk Corp | 積層トランスの製造法 |
| JPS5922304A (ja) * | 1982-07-28 | 1984-02-04 | Tdk Corp | 積層トランス |
| JPS5928305A (ja) * | 1982-08-10 | 1984-02-15 | Toko Inc | インダクタンス素子とその製造方法 |
| JPS625620U (ja) * | 1985-06-25 | 1987-01-14 | ||
| JPS6221517U (ja) * | 1985-07-24 | 1987-02-09 |
-
1988
- 1988-09-17 JP JP23286788A patent/JPH0281410A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58162018A (ja) * | 1982-03-23 | 1983-09-26 | Tdk Corp | 積層トランスの製造法 |
| JPS5922304A (ja) * | 1982-07-28 | 1984-02-04 | Tdk Corp | 積層トランス |
| JPS5928305A (ja) * | 1982-08-10 | 1984-02-15 | Toko Inc | インダクタンス素子とその製造方法 |
| JPS625620U (ja) * | 1985-06-25 | 1987-01-14 | ||
| JPS6221517U (ja) * | 1985-07-24 | 1987-02-09 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597270B2 (en) * | 2001-02-19 | 2003-07-22 | Murata Manufacturing Co., Ltd. | Multilayer impedance component |
| JP2007123785A (ja) * | 2005-10-31 | 2007-05-17 | Taiyo Yuden Co Ltd | 可変インダクタ及びそれを利用したアンテナ装置 |
| WO2014203447A1 (ja) * | 2013-06-19 | 2014-12-24 | Fdk株式会社 | 積層インダクタ |
| JP2015005548A (ja) * | 2013-06-19 | 2015-01-08 | Fdk株式会社 | 積層インダクタ |
| US9653203B2 (en) | 2013-06-19 | 2017-05-16 | Fdk Corporation | Multilayer inductor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522368B2 (ja) | 1993-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3621300B2 (ja) | 電源回路用積層インダクタ | |
| US7295092B2 (en) | Gapped core structure for magnetic components | |
| JP3099500B2 (ja) | 複合積層トランス及びその製造方法 | |
| JP4009142B2 (ja) | 磁心型積層インダクタ | |
| JP2017199766A (ja) | 積層型コイルアレイおよびモジュール | |
| JPH02165607A (ja) | 積層インダクタ | |
| JPH056829A (ja) | 薄型トランス | |
| JPH0281410A (ja) | 電流制御型積層インダクタ | |
| JPH0645307U (ja) | 積層チップインダクタ | |
| JPH04242911A (ja) | 電子部品の製造方法 | |
| JPH02101715A (ja) | チップ形複合部品 | |
| JPH023605Y2 (ja) | ||
| JPH0745932Y2 (ja) | 積層型コイル | |
| JPH0238410Y2 (ja) | ||
| JPH06231985A (ja) | コモンモードチョークコイル | |
| JPH038311A (ja) | 積層型トランス | |
| JPH0488608A (ja) | 電子部品及びその製造方法 | |
| JPH06302436A (ja) | 積層型ノイズ吸収素子複合体 | |
| JP3220981B2 (ja) | 混成集積回路部品の構造 | |
| US20020130753A1 (en) | Magnetic components produced using multilayer ceramic chip technology | |
| JPH0287508A (ja) | 積層トランス | |
| JPH0593011U (ja) | 積層インダクタ | |
| JPH0342672Y2 (ja) | ||
| JP2001358022A (ja) | 混成集積回路部品の構造 | |
| JP7445900B2 (ja) | チョークコイル |