JPH0281485U - - Google Patents
Info
- Publication number
- JPH0281485U JPH0281485U JP16059188U JP16059188U JPH0281485U JP H0281485 U JPH0281485 U JP H0281485U JP 16059188 U JP16059188 U JP 16059188U JP 16059188 U JP16059188 U JP 16059188U JP H0281485 U JPH0281485 U JP H0281485U
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- controlled
- signal input
- schmitt trigger
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
第１図は本考案の実施例を示す回路図、第２図
は従来の制御回路図、第３図は第１図回路の動作
タイミングチヤートを示す。 １……信号入力部、Ｓ１，Ｓ２……シユミツト
トリガ回路、２……スイツチング素子、３……抵
抗。
は従来の制御回路図、第３図は第１図回路の動作
タイミングチヤートを示す。 １……信号入力部、Ｓ１，Ｓ２……シユミツト
トリガ回路、２……スイツチング素子、３……抵
抗。
Claims (1)
- 被制御部のスイツチング素子の開閉を開閉信号
入力部に供給し制御動作させる制御回路において
、上記開閉信号入力部に閾値の異なる２つのシユ
ミツトトリガ回路を介挿し、かつ、上記被制御部
のスイツチング素子に抵抗を並列に接続し、各シ
ユミツトトリガ回路の出力に基づいて制御部及び
被制御部間の断線を検出することを特徴とする制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16059188U JPH0281485U (ja) | 1988-12-09 | 1988-12-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16059188U JPH0281485U (ja) | 1988-12-09 | 1988-12-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0281485U true JPH0281485U (ja) | 1990-06-22 |
Family
ID=31442789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16059188U Pending JPH0281485U (ja) | 1988-12-09 | 1988-12-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0281485U (ja) |
-
1988
- 1988-12-09 JP JP16059188U patent/JPH0281485U/ja active Pending