JPH0282306A - デイジタル回路用電力制御装置 - Google Patents
デイジタル回路用電力制御装置Info
- Publication number
- JPH0282306A JPH0282306A JP1183810A JP18381089A JPH0282306A JP H0282306 A JPH0282306 A JP H0282306A JP 1183810 A JP1183810 A JP 1183810A JP 18381089 A JP18381089 A JP 18381089A JP H0282306 A JPH0282306 A JP H0282306A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- clock
- microcomputer
- mpu
- digital circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は一般にディジタル回路に関するものであり、更
に詳細には、クロック式ディジタル回路の省電力装置に
関する。
に詳細には、クロック式ディジタル回路の省電力装置に
関する。
（従来の技術）
クロック式ディジタル回路、たとえば、マイクロコンピ
ュータおよびその関連の周辺集積回路（ＩＣ）から成る
マイクロコンピュータ回路は比較的大量の電力を消費す
る。電力消費を重視する用途においては、可能な限り消
費電力を削減するのが望ましい。たとえば、マイクロコ
ンピュータの休止モード中は、マイクロコンピュータに
供給される電力を、完全にではなくても、十分削減する
ことか望ましい。残念ながら、休止モードから復帰する
ために、・マイクロコンピュータはクロック信号と共に
動作電力を必要とする。
ュータおよびその関連の周辺集積回路（ＩＣ）から成る
マイクロコンピュータ回路は比較的大量の電力を消費す
る。電力消費を重視する用途においては、可能な限り消
費電力を削減するのが望ましい。たとえば、マイクロコ
ンピュータの休止モード中は、マイクロコンピュータに
供給される電力を、完全にではなくても、十分削減する
ことか望ましい。残念ながら、休止モードから復帰する
ために、・マイクロコンピュータはクロック信号と共に
動作電力を必要とする。
（発明が解決しようとする課題）
このため、ディジタル回路に対する既知の省電力装置は
マイクロコンピュータ回路から離して配置されていた。
マイクロコンピュータ回路から離して配置されていた。
しかしながら、このような構成をマイクロコンピュータ
回路から離して配置することは多くの電力に感応する用
途、たとえば、電池で動作する演算装置には使用できな
い。それ故この短所を克服する省電力装置が必要である
。
回路から離して配置することは多くの電力に感応する用
途、たとえば、電池で動作する演算装置には使用できな
い。それ故この短所を克服する省電力装置が必要である
。
本発明はクロック式ディジタル回路の省電力装置の提供
を目的としている。更に詳細に述べれば、本発明はマイ
クロコンピュータおよびその関連の周辺ＩＣにより消費
される電力を効果的に低減する方法に関する装置の提供
を目的としている。
を目的としている。更に詳細に述べれば、本発明はマイ
クロコンピュータおよびその関連の周辺ＩＣにより消費
される電力を効果的に低減する方法に関する装置の提供
を目的としている。
（課題を解決するための手段）
本発明は上述の問題点を解決し、休止モード中、同時に
周波数を下げたクロックを周辺回路に供給しながらマイ
クロコンピュータに対するクロックを排除することによ
り消費電力を低減し、休止コンピュータ回路に割込みを
かけ休止モードから復帰させる、マイクロコンピュータ
回路の省電力装置を提供する。
周波数を下げたクロックを周辺回路に供給しながらマイ
クロコンピュータに対するクロックを排除することによ
り消費電力を低減し、休止コンピュータ回路に割込みを
かけ休止モードから復帰させる、マイクロコンピュータ
回路の省電力装置を提供する。
（実施例）
第１図はマイクロコンピュータ回路のための省電力装置
を示す。この装置はザイログ社（ＺｉｌｏｇＩｎｃ、）
から入手できるＺ８０のようなマイクロコンピュータ（
ＭＰＵ＞およびＭ Ｐ Ｕ ｔｉｏに関連する周辺Ｉ
Ｃ（Ｐ １．Ｃ） １１５を備えている。典型的なＺ８
０ＭＰＵを使用することにより、Ｐ Ｉ Ｃ１１５は関
連するＰＩＯ，ＣＴＣ，またはＳＩＯとすることができ
、これらはザイログ社から入手可能である。
を示す。この装置はザイログ社（ＺｉｌｏｇＩｎｃ、）
から入手できるＺ８０のようなマイクロコンピュータ（
ＭＰＵ＞およびＭ Ｐ Ｕ ｔｉｏに関連する周辺Ｉ
Ｃ（Ｐ １．Ｃ） １１５を備えている。典型的なＺ８
０ＭＰＵを使用することにより、Ｐ Ｉ Ｃ１１５は関
連するＰＩＯ，ＣＴＣ，またはＳＩＯとすることができ
、これらはザイログ社から入手可能である。
Ｍ Ｐ Ｕ １１０およびＰ Ｉ Ｃ１１５はアドレス
バス１１６、データバス１１７ 、ｌ０ＲＱ／ＲＤ信号
１１８および割込み（ＩＮＴ）信号１１９と従来どおり
に相互に接続されている。ＭＰＵクロック信号１２２は
Ｍ Ｐ Ｕ １１０に供給されるが、周辺クロック信号
１２４はＰ Ｉ Ｃ１１５に供給される。
バス１１６、データバス１１７ 、ｌ０ＲＱ／ＲＤ信号
１１８および割込み（ＩＮＴ）信号１１９と従来どおり
に相互に接続されている。ＭＰＵクロック信号１２２は
Ｍ Ｐ Ｕ １１０に供給されるが、周辺クロック信号
１２４はＰ Ｉ Ｃ１１５に供給される。
ＭＰＵクロック信号１２２および周辺クロック信＠１２
４は本発明による省電力装置には不可欠の部分である。
４は本発明による省電力装置には不可欠の部分である。
これらのクロック信号１２２および１２４は休止信号１
２６ （ＭＰＵ１１０から供給される）および割込み
信号１１９ （ＰＩＣ１１５から供給される）と組み
合わされて制御回路１３０により使用され、本発明の省
電力装置におけるＭＰＵクロック信号１２２および周辺
クロック信号１２４となる。
２６ （ＭＰＵ１１０から供給される）および割込み
信号１１９ （ＰＩＣ１１５から供給される）と組み
合わされて制御回路１３０により使用され、本発明の省
電力装置におけるＭＰＵクロック信号１２２および周辺
クロック信号１２４となる。
制御回路１３０は本発明による新規な方法で相互に接続
され動作する多様な従来のディジタル回路を備えている
。これら従来のディジタル回路にはクロック発生器１３
２．４ビツト・シフトレジスタ１３４、フリップフロッ
プ１３６、データ・セレクタ１３８、（１０分周）分周
回路１４０．ＡＮＤゲート１４２ 、ＮＯＲゲート１４
４、および２個のインバタ１４６および１４８がある。
され動作する多様な従来のディジタル回路を備えている
。これら従来のディジタル回路にはクロック発生器１３
２．４ビツト・シフトレジスタ１３４、フリップフロッ
プ１３６、データ・セレクタ１３８、（１０分周）分周
回路１４０．ＡＮＤゲート１４２ 、ＮＯＲゲート１４
４、および２個のインバタ１４６および１４８がある。
正常動作中、休止線は２進の高レベル状態（高）にあり
、シフトレジメタ１３４およびフリップフロップ１３６
はリセット・モードに保持されており、クロック無効化
信号１５０がフリップフロップ１３６により供給されて
、クロック発生器１３２の出力をＡＮＤゲート１４２を
通過させる。このモードで、クロック無効化信号１５０
は、非活動状態になっているか、データ・セレクタ１３
８にクロック発生器１３２の出力をＰＩＣ１１５に伝達
させる。このようにして、正常動作のもとでＭ Ｐ Ｕ
１１０およびＰ Ｉ Ｃ１１５が共に最高速度で動作
する。
、シフトレジメタ１３４およびフリップフロップ１３６
はリセット・モードに保持されており、クロック無効化
信号１５０がフリップフロップ１３６により供給されて
、クロック発生器１３２の出力をＡＮＤゲート１４２を
通過させる。このモードで、クロック無効化信号１５０
は、非活動状態になっているか、データ・セレクタ１３
８にクロック発生器１３２の出力をＰＩＣ１１５に伝達
させる。このようにして、正常動作のもとでＭ Ｐ Ｕ
１１０およびＰ Ｉ Ｃ１１５が共に最高速度で動作
する。
本発明により省電力モードでの動作は次のとおりである
。ＭＰＵｌｌ０が、休止信号１２６により指示されるよ
うに、無効状態にあることを示しているど、Ｐ Ｉ Ｃ
１１５から供給される割込み信＠１１９が高で必り（割
込みが存在しないことを示している）、シフトレジスタ
１３４およびフリップフロップ１３６がリセット・モー
ドから解放される。クロック発生器１３２から供給され
る信号の次の立上りエツジかシフトレジスタ１３４の３
１人力での論理「高」の状態をシフトレジスタの第１段
にシフトさせる。クロック発生器１３２がら供給される
信号の次の三つの連続するエツジにより、シフトレジス
タ１３４にお（プるこのシフトはＳＩ大入力の論理「高
」の状態がシフトレジスタの最終段にシフトされるまで
続く。この時点で、論理「高」の状態がシフ１〜レジス
タのＳＯ比出力現われる。もう−度クロック発生器１３
２の出力を参照すれば、次の立上りエツジの後の立下り
エツジで、インバータ１４８を経由して、シフトレジス
タ１３４のＳＯ比出力データがフリップフロップ１３６
にラッチされる。
。ＭＰＵｌｌ０が、休止信号１２６により指示されるよ
うに、無効状態にあることを示しているど、Ｐ Ｉ Ｃ
１１５から供給される割込み信＠１１９が高で必り（割
込みが存在しないことを示している）、シフトレジスタ
１３４およびフリップフロップ１３６がリセット・モー
ドから解放される。クロック発生器１３２から供給され
る信号の次の立上りエツジかシフトレジスタ１３４の３
１人力での論理「高」の状態をシフトレジスタの第１段
にシフトさせる。クロック発生器１３２がら供給される
信号の次の三つの連続するエツジにより、シフトレジス
タ１３４にお（プるこのシフトはＳＩ大入力の論理「高
」の状態がシフトレジスタの最終段にシフトされるまで
続く。この時点で、論理「高」の状態がシフ１〜レジス
タのＳＯ比出力現われる。もう−度クロック発生器１３
２の出力を参照すれば、次の立上りエツジの後の立下り
エツジで、インバータ１４８を経由して、シフトレジス
タ１３４のＳＯ比出力データがフリップフロップ１３６
にラッチされる。
これによりクロック無効化信＠１５０が「低」になり、
これによりＭＰＵクロック信号がＡＮＤゲート１４２を
通ってＭＰＵｌｌ０に伝わるのが防止される。「低」状
態に移行するクロック無効化信号１５０はデータ・セレ
クタ１３８のチャンネルＡを選択して分周回路１４０が
その出力信号をＰＩＣ１１５に供給できるようにする。
これによりＭＰＵクロック信号がＡＮＤゲート１４２を
通ってＭＰＵｌｌ０に伝わるのが防止される。「低」状
態に移行するクロック無効化信号１５０はデータ・セレ
クタ１３８のチャンネルＡを選択して分周回路１４０が
その出力信号をＰＩＣ１１５に供給できるようにする。
このモードで、ＭＰＵ１１０はクロック信号を受信せず
、Ｐ Ｉ Ｃ１１５が、正常動作中受信するクロック信
号の周波数よりかなり低い周波数、すなわち、その通常
の速さの１／１０、のクロック信号を受信する。これに
よりＭＰＵが消費する電力がかなり減少する。その他に
、Ｐ Ｉ Ｃ１１５は低速で引続き動作するので、消費
する電力量はかなり減るが、なおも活動状態でおり、Ｍ
Ｐ Ｕ １１０に対して割込みを発生し、これを無効
（休止〉モートから脱出させることができる。
、Ｐ Ｉ Ｃ１１５が、正常動作中受信するクロック信
号の周波数よりかなり低い周波数、すなわち、その通常
の速さの１／１０、のクロック信号を受信する。これに
よりＭＰＵが消費する電力がかなり減少する。その他に
、Ｐ Ｉ Ｃ１１５は低速で引続き動作するので、消費
する電力量はかなり減るが、なおも活動状態でおり、Ｍ
Ｐ Ｕ １１０に対して割込みを発生し、これを無効
（休止〉モートから脱出させることができる。
ＰＩＣ１１５がＭ Ｐ ＩＪ １１０を無効状態から脱
出させるには、割込み信＠１１９がＭ Ｐ Ｕ １１０
ならびにインバータ１４６およびＮＯＲゲート１４４を
経由して、シフトレジスタ１３４およびフリップフロッ
プ１３６に供給される。これによりシフトレジスタ１３
４およびフリップフロップ１３６が再びリセット・モー
ドに保持される。その結果、クロック無効化信号１５０
か「高」に遷移し、Ｍ ｐ ｔＪ １１０がその正常の
活動状態にあけるＭＰＵクロックを受信できるようにし
、データ・セレクタ１３８かチャンネル８人力に切替わ
り、これによりクロック発生器１３２の出力がＰ Ｉ
Ｃ１１５に伝達される。この時点から、ＭＰＵ１１０は
Ｐ Ｉ Ｃ１１５から供給される割込み要求を処理する
。
出させるには、割込み信＠１１９がＭ Ｐ Ｕ １１０
ならびにインバータ１４６およびＮＯＲゲート１４４を
経由して、シフトレジスタ１３４およびフリップフロッ
プ１３６に供給される。これによりシフトレジスタ１３
４およびフリップフロップ１３６が再びリセット・モー
ドに保持される。その結果、クロック無効化信号１５０
か「高」に遷移し、Ｍ ｐ ｔＪ １１０がその正常の
活動状態にあけるＭＰＵクロックを受信できるようにし
、データ・セレクタ１３８かチャンネル８人力に切替わ
り、これによりクロック発生器１３２の出力がＰ Ｉ
Ｃ１１５に伝達される。この時点から、ＭＰＵ１１０は
Ｐ Ｉ Ｃ１１５から供給される割込み要求を処理する
。
（発明の効果）
以上のように本発明に従えば、ディジタル回路にあける
消費電力を大幅に削減させることができる。
消費電力を大幅に削減させることができる。
また、休止モード中のディジタル回路を容易に復帰させ
ることができる。
ることができる。
第１図は本発明の一実施例でおる省電力装置のブロック
図でおる。
図でおる。
Claims (1)
- 【特許請求の範囲】 １、無効化信号に応答し、あらかじめ定める周波数で動
作する第１クロック信号を有するディジタル回路の省電
力装置であつて： 前記ディジタル回路の第１部分に対する前記第１クロッ
ク信号を無効にする無効化手段；前記無効化手段に応答
し、前記第１クロック信号に結合して、前記ディジタル
回路の第２部分に前記あらかじめ定める周波数より低い
周波数の第２クロック信号を供給する周波数逓減手段；
前記ディジタル回路および前記第２クロック信号に結合
し、あらかじめ定める条件に応答して、前記ディジタル
回路の第１部分に対する第１クロック信号を有効にする
有効化手段； から構成されていることを特徴とする省電力装置。 ２、あらかじめ定める周波数で動作する第１クロック信
号を有するマイクロコンピュータおよび少くとも一つの
その関連の周辺集積回路の省電力装置であって： マイクロコンピュータに対する前記第１クロック信号を
無効にして装置の消費電力を制限する無効化手段； 前記無効化手段に応答し、前記第１クロック信号に結合
して、前記少くとも一つの関連周辺集積回路に、前記あ
らかじめ定める周波数より低い周波数の第２クロック信
号を供給するクロック分周手段； 前記ディジタル回路および第２クロック信号と結合し、
あらかじめ定める条件に応答して、マイクロコンピュー
タの動作を有効にするためマイクロコンピュータに割込
み、マイクロコンピュータおよび前記少くとも一つの周
辺集積回路に対する前記第１クロック信号を有効にする
有効化手段；から構成されていることを特徴とする省電
力装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US24032088A | 1988-09-06 | 1988-09-06 | |
| US240,320 | 1988-09-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0282306A true JPH0282306A (ja) | 1990-03-22 |
| JPH0750420B2 JPH0750420B2 (ja) | 1995-05-31 |
Family
ID=22906075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1183810A Expired - Fee Related JPH0750420B2 (ja) | 1988-09-06 | 1989-07-18 | デイジタル回路用電力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750420B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0481485A3 (en) * | 1990-10-17 | 1994-06-01 | Nec Corp | Microcomputer having logic circuit for prohibiting application of subclock to selected internal unit |
| US6535985B1 (en) | 1990-03-23 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6782483B2 (en) | 1990-03-23 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166419A (ja) * | 1986-01-17 | 1987-07-22 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多周波クロック発生装置 |
| JPS6370321A (ja) * | 1986-09-12 | 1988-03-30 | Yokogawa Electric Corp | マイクロプロセツサ |
-
1989
- 1989-07-18 JP JP1183810A patent/JPH0750420B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166419A (ja) * | 1986-01-17 | 1987-07-22 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多周波クロック発生装置 |
| JPS6370321A (ja) * | 1986-09-12 | 1988-03-30 | Yokogawa Electric Corp | マイクロプロセツサ |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6971037B2 (en) | 1990-03-23 | 2005-11-29 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7432921B2 (en) | 1990-03-23 | 2008-10-07 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6782483B2 (en) | 1990-03-23 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6792552B2 (en) | 1990-03-23 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6795929B2 (en) | 1990-03-23 | 2004-09-21 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6804791B2 (en) | 1990-03-23 | 2004-10-12 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6839855B2 (en) | 1990-03-23 | 2005-01-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6882389B2 (en) | 1990-03-23 | 2005-04-19 | Matsushita Electric Industrial Co., Ltd. | Transflective LCD device with different transmission parts each having a particular transmittance |
| US6909483B2 (en) | 1990-03-23 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Transflective LCD device with different transmission parts each having a particular transmittance |
| US6941481B2 (en) | 1990-03-23 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6952248B2 (en) | 1990-03-23 | 2005-10-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6952787B2 (en) | 1990-03-23 | 2005-10-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6535985B1 (en) | 1990-03-23 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7821489B2 (en) | 1990-03-23 | 2010-10-26 | Panasonic Corporation | Data processing apparatus |
| US7080272B2 (en) | 1990-03-23 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7024572B2 (en) | 1990-03-23 | 2006-04-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7062667B2 (en) | 1990-03-23 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7073084B2 (en) | 1990-03-23 | 2006-07-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7006181B2 (en) | 1990-03-23 | 2006-02-28 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7079108B2 (en) | 1990-03-23 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7120809B2 (en) | 1990-03-23 | 2006-10-10 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7213162B2 (en) | 1990-03-23 | 2007-05-01 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6990595B2 (en) | 1990-03-23 | 2006-01-24 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7464281B2 (en) | 1990-03-23 | 2008-12-09 | Panasonic Corporation | Data processing apparatus |
| US7548235B2 (en) | 1990-03-23 | 2009-06-16 | Panasonic Corporation | Data processing apparatus |
| EP0481485A3 (en) * | 1990-10-17 | 1994-06-01 | Nec Corp | Microcomputer having logic circuit for prohibiting application of subclock to selected internal unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750420B2 (ja) | 1995-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5025387A (en) | Power saving arrangement for a clocked digital circuit | |
| EP0242010B1 (en) | Clock circuit for a data processor | |
| US5086387A (en) | Multi-frequency clock generation with low state coincidence upon latching | |
| US5926641A (en) | Clock frequency change circuit | |
| KR920002754B1 (ko) | 전력 소비 절약용슬립 기능을 갖는 마이크로컴퓨터 시스템 | |
| US20060226895A1 (en) | Multiple circuit blocks with interblock control and power conservation | |
| EP0474963A2 (en) | Computer system having sleep mode function | |
| EP0666528B1 (en) | Integrated processor providing indications of internal activity to an external power management bus | |
| KR960015202A (ko) | 휴대용 개인 정보기기에 적합한 집적 프로세서 시스템 | |
| US20050215227A1 (en) | Method and apparatus for entering a low power mode | |
| US6026498A (en) | Clock signal generator circuit using a logical result of an output of a computer and a source clock to generate plurality of clock signals | |
| WO2001027728A1 (en) | Minimizing power consumption during sleep modes by using minimum core voltage necessary to maintain system state | |
| US5867718A (en) | Method and apparatus for waking up a computer system via a parallel port | |
| KR930009768B1 (ko) | 슬리프기능을 갖춘 컴퓨터 시스템 및 그 제어방법 | |
| US7219248B2 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
| US5461652A (en) | Clock control circuit | |
| JPH0282306A (ja) | デイジタル回路用電力制御装置 | |
| EP0562885B1 (en) | Reduction of power consumption in microprocessor devices | |
| JPS60150137A (ja) | マイクロコンピユ−タシステム | |
| EP0473278B1 (en) | Logic apparatus for use with a computing device | |
| JP4673551B2 (ja) | 制御回路 | |
| JPH096483A (ja) | マイクロコンピュータ、及び携帯電話機 | |
| JPH10133766A (ja) | 適応型パワーダウン・クロック制御 | |
| KR100272531B1 (ko) | 전자기기에 있어서의 전원 소모 방지장치 및 방법 | |
| KR960014157B1 (ko) | 퍼스널 컴퓨터에서의 절전장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |