JPH096483A - マイクロコンピュータ、及び携帯電話機 - Google Patents
マイクロコンピュータ、及び携帯電話機Info
- Publication number
- JPH096483A JPH096483A JP7176733A JP17673395A JPH096483A JP H096483 A JPH096483 A JP H096483A JP 7176733 A JP7176733 A JP 7176733A JP 17673395 A JP17673395 A JP 17673395A JP H096483 A JPH096483 A JP H096483A
- Authority
- JP
- Japan
- Prior art keywords
- power
- microcomputer
- cpu
- central processing
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、パワーオンリセット時の消
費電力を低減することにある。 【構成】 パワーオンリセット時の外部端子Ｔの論理状
態により、低消費電力モード指定が判定された場合に、
ＣＰＵ１１をスリープ状態とする。この状態で、レジス
タ情報転送回路２０の制御によりＲＯＭ１７のレジスタ
情報がＤＭＡＣ１９に転送され、さらにこのＤＭＡＣ１
９に転送されたレジスタ情報に基づくＤＭＡ転送により
周辺回路等の初期設定が行われるようにすることで、パ
ワーオンリセット時の消費電力の低減を図る。
費電力を低減することにある。 【構成】 パワーオンリセット時の外部端子Ｔの論理状
態により、低消費電力モード指定が判定された場合に、
ＣＰＵ１１をスリープ状態とする。この状態で、レジス
タ情報転送回路２０の制御によりＲＯＭ１７のレジスタ
情報がＤＭＡＣ１９に転送され、さらにこのＤＭＡＣ１
９に転送されたレジスタ情報に基づくＤＭＡ転送により
周辺回路等の初期設定が行われるようにすることで、パ
ワーオンリセット時の消費電力の低減を図る。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュー
タ、特にパワーオンリセット時の低消費電力化技術に関
し、例えば携帯電話機に適用して有効な技術に関する。
タ、特にパワーオンリセット時の低消費電力化技術に関
し、例えば携帯電話機に適用して有効な技術に関する。
【０００２】
【従来の技術】携帯電話機は、音声信号と電気信号との
間の変換及びアナログ信号とディジタル信号との間の変
換を行う音声コーデック、時分割処理や誤り訂正の符号
の生成及びチェック、及び送受信フレームの組立て及び
解析等を行うためのチャネルコーデック、送受信信号の
変調、及び復調を行うためのモデム、各部の動作制御を
行うためのＣＰＵ（中央処理装置）、テンキーを含むキ
ーパッド、各種情報を表示するための液晶表示パネル、
それを駆動するための液晶駆動回路とを含む。各部の動
作電源は電池によって供給される。
間の変換及びアナログ信号とディジタル信号との間の変
換を行う音声コーデック、時分割処理や誤り訂正の符号
の生成及びチェック、及び送受信フレームの組立て及び
解析等を行うためのチャネルコーデック、送受信信号の
変調、及び復調を行うためのモデム、各部の動作制御を
行うためのＣＰＵ（中央処理装置）、テンキーを含むキ
ーパッド、各種情報を表示するための液晶表示パネル、
それを駆動するための液晶駆動回路とを含む。各部の動
作電源は電池によって供給される。
【０００３】上記携帯電話機などのように、動作電源と
して電池を含むものにおいては、駆動時間を可能な限り
長くするため、ＬＳＩの低消費電力を図ることが極めて
重要とされる。そこで、スリープモード（低消費電力モ
ード）を有するマイクロコンピュータが適用される。
して電池を含むものにおいては、駆動時間を可能な限り
長くするため、ＬＳＩの低消費電力を図ることが極めて
重要とされる。そこで、スリープモード（低消費電力モ
ード）を有するマイクロコンピュータが適用される。
【０００４】スリープモードは、ＣＰＵにより所定の命
令が実行されることによって移行される。このスリープ
モードではＣＰＵのクロックが停止されるので、通常動
作（ＣＰＵと周辺回路の双方が動作）時に比べて消費電
力が低減される。そのようなスリープモードは、リセッ
ト信号の印加、あるいは、所定の割込みにより解除され
る。
令が実行されることによって移行される。このスリープ
モードではＣＰＵのクロックが停止されるので、通常動
作（ＣＰＵと周辺回路の双方が動作）時に比べて消費電
力が低減される。そのようなスリープモードは、リセッ
ト信号の印加、あるいは、所定の割込みにより解除され
る。
【０００５】尚、マイクロコンピュータのスリープモー
ドについて記載された文献の例としては、１９８９年６
月２０日にＣＱ出版株式会社から発行された「トランジ
スタ技術ＳＰＥＣＩＡＬ Ｎｏ７（第１４頁）」があ
る。
ドについて記載された文献の例としては、１９８９年６
月２０日にＣＱ出版株式会社から発行された「トランジ
スタ技術ＳＰＥＣＩＡＬ Ｎｏ７（第１４頁）」があ
る。
【０００６】
【発明が解決しようとする課題】例えば携帯電話機は、
電源投入により待機状態となる。待機状態では全ての機
能を活性化させる必要はない。着信を検出するのに必要
な機能のみを活性化すれば十分とされる。待機状態のよ
うに、全ての機能を活性化させる必要がない場合には、
当然ながらマイクロコンピュータはスリープ状態とされ
る。
電源投入により待機状態となる。待機状態では全ての機
能を活性化させる必要はない。着信を検出するのに必要
な機能のみを活性化すれば十分とされる。待機状態のよ
うに、全ての機能を活性化させる必要がない場合には、
当然ながらマイクロコンピュータはスリープ状態とされ
る。
【０００７】しかしながら、従来システムにおいては、
スリープ状態に移行するためには、ＣＰＵの通常状態に
おいて、スリープモードへの移行コマンドを上記ＣＰＵ
で実行しなけらばならない。すなわち、携帯電話機のよ
うに、電源投入により待機状態となる場合においても、
パワーオンリセットにより内蔵レジスタ等が初期化され
てしまうため、電源投入直後にＣＰＵでレジスタ等の初
期設定を行った後に、スリープモードへの移行コマンド
実行により、ＣＰＵをスリープモードへ移行させる必要
がある。それについて本願発明者が検討したところ、電
源投入直後に、スリープモードへの移行コマンドをＣＰ
Ｕに実行させるには電源投入直後にＣＰＵを必ず通常動
作モードにしなければならず、このことが、パワーオン
リセット時の消費電力の低減を阻害する要因とされるの
が、本願発明者によって見いだされた。
スリープ状態に移行するためには、ＣＰＵの通常状態に
おいて、スリープモードへの移行コマンドを上記ＣＰＵ
で実行しなけらばならない。すなわち、携帯電話機のよ
うに、電源投入により待機状態となる場合においても、
パワーオンリセットにより内蔵レジスタ等が初期化され
てしまうため、電源投入直後にＣＰＵでレジスタ等の初
期設定を行った後に、スリープモードへの移行コマンド
実行により、ＣＰＵをスリープモードへ移行させる必要
がある。それについて本願発明者が検討したところ、電
源投入直後に、スリープモードへの移行コマンドをＣＰ
Ｕに実行させるには電源投入直後にＣＰＵを必ず通常動
作モードにしなければならず、このことが、パワーオン
リセット時の消費電力の低減を阻害する要因とされるの
が、本願発明者によって見いだされた。
【０００８】本発明の目的は、パワーオンリセット時の
消費電力の低減を図るための技術を提供することにあ
る。
消費電力の低減を図るための技術を提供することにあ
る。
【０００９】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【００１１】すなわち、第１手段として、電源投入直後
における周辺回路（１２，１３）の初期設定のためのデ
ータ転送を、中央処理装置（１１）の介在なしに制御可
能な転送手段（１９，２０）を含んでマイクロコンピュ
ータを形成する。
における周辺回路（１２，１３）の初期設定のためのデ
ータ転送を、中央処理装置（１１）の介在なしに制御可
能な転送手段（１９，２０）を含んでマイクロコンピュ
ータを形成する。
【００１２】また、第２手段として、電源投入直後の外
部端子の論理状態から上記スリープモードが指定された
ことを判定するための判定手段（２２）と、この判定結
果に基づいて、中央処理装置のプログラム実行無しに、
上記周辺回路の初期設定のためのデータ転送制御を行う
ための転送手段（１９，２０）とを含んでマイクロコン
ピュータを形成する。
部端子の論理状態から上記スリープモードが指定された
ことを判定するための判定手段（２２）と、この判定結
果に基づいて、中央処理装置のプログラム実行無しに、
上記周辺回路の初期設定のためのデータ転送制御を行う
ための転送手段（１９，２０）とを含んでマイクロコン
ピュータを形成する。
【００１３】このとき、上記周辺回路の初期設定のため
のデータ転送が完了した後に、上記中央処理装置をスリ
ープモードから通常動作モードに移行させるための割込
み信号を発生可能な論理回路（１９ｂ）を設けることが
できる。
のデータ転送が完了した後に、上記中央処理装置をスリ
ープモードから通常動作モードに移行させるための割込
み信号を発生可能な論理回路（１９ｂ）を設けることが
できる。
【００１４】さらに、上記マイクロコンピュータを含ん
で携帯電話機を形成することができる。
で携帯電話機を形成することができる。
【００１５】
【作用】上記した第１手段によれば、転送手段は、電源
投入直後における周辺回路の初期設定のためのデータ転
送を、中央処理装置の介在なしに制御する。このこと
が、パワーオンリセット時の中央処理装置によるプログ
ラム実行を不要として、消費電力の低減を達成する。
投入直後における周辺回路の初期設定のためのデータ転
送を、中央処理装置の介在なしに制御する。このこと
が、パワーオンリセット時の中央処理装置によるプログ
ラム実行を不要として、消費電力の低減を達成する。
【００１６】また、上記した第２手段によれば、転送手
段は、上記半手手段での判定結果に基づいて、中央処理
装置のプログラム実行無しに、上記周辺回路の初期設定
のためのデータ転送制御を行う。このことが、パワーオ
ンリセット時から中央処理装置をスリープ状態として、
消費電力の低減を達成する。
段は、上記半手手段での判定結果に基づいて、中央処理
装置のプログラム実行無しに、上記周辺回路の初期設定
のためのデータ転送制御を行う。このことが、パワーオ
ンリセット時から中央処理装置をスリープ状態として、
消費電力の低減を達成する。
【００１７】
【実施例】図２には本発明の一実施例である携帯電話機
が示される。
が示される。
【００１８】同図に示される携帯電話機は、マイクロホ
ンＭＰとスピーカＳＰＫに接続され音声信号と電気信号
との間の変換及びアナログ信号とディジタル信号との間
の変換を行う音声コーデック５０と、時分割処理や誤り
訂正の符号の生成及びチェック、及び送受信フレームの
組立て及び解析等を行うためのチャネルコーデック（Ｔ
ＤＭＡ制御回路）６０と、送受信信号の変調、及び復調
を行うためのモデム７０と、各部の動作制御を行うため
のマイクロコンピュータ２１３と、テンキーを含むキー
パッド２１８、各種情報を表示するための液晶表示パネ
ル２１７と、それを駆動するための液晶駆動回路２１６
とを含んで成る。また、図示されないが、携帯電話機で
あるため、各部の動作用電源として電池を内蔵してい
る。
ンＭＰとスピーカＳＰＫに接続され音声信号と電気信号
との間の変換及びアナログ信号とディジタル信号との間
の変換を行う音声コーデック５０と、時分割処理や誤り
訂正の符号の生成及びチェック、及び送受信フレームの
組立て及び解析等を行うためのチャネルコーデック（Ｔ
ＤＭＡ制御回路）６０と、送受信信号の変調、及び復調
を行うためのモデム７０と、各部の動作制御を行うため
のマイクロコンピュータ２１３と、テンキーを含むキー
パッド２１８、各種情報を表示するための液晶表示パネ
ル２１７と、それを駆動するための液晶駆動回路２１６
とを含んで成る。また、図示されないが、携帯電話機で
あるため、各部の動作用電源として電池を内蔵してい
る。
【００１９】上記音声コーデック５０は、マイクロホン
ＭＰからの音声信号から不必要な高域成分を除去するた
めのローパスフィルタ（ＬＰＦ）５１、このローパスフ
ィルタ５１の出力信号をディジタル信号に変換するため
のＡ／Ｄ変換回路５３、このＡ／Ｄ変換回路５３の出力
信号を圧縮して後段のチャネルコーデック６０に送出す
るための圧縮回路５５、チャネルコーデック６０からの
ディジタル信号を伸長するための伸長回路５６、この伸
長回路５６の出力信号をアナログ信号に変換するための
Ｄ／Ａ（ディジタル／アナログ）変換回路５４、このＤ
／Ａ変換回路５４の出力信号から不必要な高域成分を除
去するためのローパスフィルタ（ＬＰＦ）５２、及びこ
のローパスフィルタ５２の出力信号に基づいてスピーカ
ＳＰＫを駆動するための出力バッファ５７を含んで成
る。
ＭＰからの音声信号から不必要な高域成分を除去するた
めのローパスフィルタ（ＬＰＦ）５１、このローパスフ
ィルタ５１の出力信号をディジタル信号に変換するため
のＡ／Ｄ変換回路５３、このＡ／Ｄ変換回路５３の出力
信号を圧縮して後段のチャネルコーデック６０に送出す
るための圧縮回路５５、チャネルコーデック６０からの
ディジタル信号を伸長するための伸長回路５６、この伸
長回路５６の出力信号をアナログ信号に変換するための
Ｄ／Ａ（ディジタル／アナログ）変換回路５４、このＤ
／Ａ変換回路５４の出力信号から不必要な高域成分を除
去するためのローパスフィルタ（ＬＰＦ）５２、及びこ
のローパスフィルタ５２の出力信号に基づいてスピーカ
ＳＰＫを駆動するための出力バッファ５７を含んで成
る。
【００２０】また、上記モデム７０は、上記チャネルコ
ーデック６０からの出力信号に基づいて変調波形を生成
するための変調波形生成部７５、この変調波形生成部７
５の出力信号をアナログ信号に変換するためのＤ／Ａ変
換回路７３、このＤ／Ａ変換回路７３の出力信号から不
必要な高域成分を除去するためのローパスフィルタ７
１、高周波部８０の出力信号から不必要な高域成分を除
去するためのローパスフィルタ７２、このローパスフィ
ルタ７２の出力信号をディジタル信号に変換するための
Ａ／Ｄ変換回路７４、及びこのＡ／Ｄ変換回路７４の出
力信号を復調するための復調回路７６とを含む。
ーデック６０からの出力信号に基づいて変調波形を生成
するための変調波形生成部７５、この変調波形生成部７
５の出力信号をアナログ信号に変換するためのＤ／Ａ変
換回路７３、このＤ／Ａ変換回路７３の出力信号から不
必要な高域成分を除去するためのローパスフィルタ７
１、高周波部８０の出力信号から不必要な高域成分を除
去するためのローパスフィルタ７２、このローパスフィ
ルタ７２の出力信号をディジタル信号に変換するための
Ａ／Ｄ変換回路７４、及びこのＡ／Ｄ変換回路７４の出
力信号を復調するための復調回路７６とを含む。
【００２１】上記モデム７０には、送信用のパワーアン
プ、キャリア信号を発生するシンセサイザ、送受信信号
に上記キャリア信号を合成する加算器等を含んで成る高
周波部８０が結合され、送受信用のアンテナ８１を介す
ることにより、無線周波数での信号の送受が可能とされ
る。
プ、キャリア信号を発生するシンセサイザ、送受信信号
に上記キャリア信号を合成する加算器等を含んで成る高
周波部８０が結合され、送受信用のアンテナ８１を介す
ることにより、無線周波数での信号の送受が可能とされ
る。
【００２２】図１には上記マイクロコンピュータ２１３
の構成例が示される。
の構成例が示される。
【００２３】図１に示されるマイクロコンピュータ２１
３は、特に制限されないが、ＲＯＭ（リード・オンリー
・メモリ）１７に格納されているプログラムを実行する
ためのＣＰＵ１１、シリアル形式で信号の入出力を可能
とするシリアルＩ／Ｏ（インプット／アウトプット）１
２、時間計測のためのタイマ１３、各種制御信号の入出
力を可能とする複数のポートＰ１〜Ｐｎ、ＣＰＵ１１で
の演算処理の作業領域などとして利用されるＲＡＭ（ラ
ンダム・アクセス・メモリ）１６、各部の動作制御ため
の各種情報ＹＶＡ，ＣＰＵ１１で実行されるプログラム
が格納されたＲＯＭ１７、データ転送路切換えのための
マルチプレクサ（ＭＰＸ）１８、ＣＰＵ１１の制御を介
さずにデータ転送を行うためのＤＭＡＣ（ダイレクト・
メモリ・アクセス・コントローラ）１９、レジスタ情報
の転送制御を可能とするレジスタ情報転送回路２０、及
び動作モード判定のための動作モード判定回路２２を含
み、公知の半導体集積回路製造技術により、単結晶シリ
コン基板などの一つの半導体基板に形成される。上記シ
リアルＩ／Ｏ１２、タイマ１３、ポートＰ１〜Ｐｎ、Ｒ
ＡＭ１６、及びＤＭＡＣ１９は、システムバスＢＵＳに
よって、互いに信号のやり取りが可能に結合されてい
る。また、ＲＯＭ１７は、読出し情報の転送路を切換え
るためのマルチプレクサ１８を介してシステムバスＢＵ
Ｓに結合されている。
３は、特に制限されないが、ＲＯＭ（リード・オンリー
・メモリ）１７に格納されているプログラムを実行する
ためのＣＰＵ１１、シリアル形式で信号の入出力を可能
とするシリアルＩ／Ｏ（インプット／アウトプット）１
２、時間計測のためのタイマ１３、各種制御信号の入出
力を可能とする複数のポートＰ１〜Ｐｎ、ＣＰＵ１１で
の演算処理の作業領域などとして利用されるＲＡＭ（ラ
ンダム・アクセス・メモリ）１６、各部の動作制御ため
の各種情報ＹＶＡ，ＣＰＵ１１で実行されるプログラム
が格納されたＲＯＭ１７、データ転送路切換えのための
マルチプレクサ（ＭＰＸ）１８、ＣＰＵ１１の制御を介
さずにデータ転送を行うためのＤＭＡＣ（ダイレクト・
メモリ・アクセス・コントローラ）１９、レジスタ情報
の転送制御を可能とするレジスタ情報転送回路２０、及
び動作モード判定のための動作モード判定回路２２を含
み、公知の半導体集積回路製造技術により、単結晶シリ
コン基板などの一つの半導体基板に形成される。上記シ
リアルＩ／Ｏ１２、タイマ１３、ポートＰ１〜Ｐｎ、Ｒ
ＡＭ１６、及びＤＭＡＣ１９は、システムバスＢＵＳに
よって、互いに信号のやり取りが可能に結合されてい
る。また、ＲＯＭ１７は、読出し情報の転送路を切換え
るためのマルチプレクサ１８を介してシステムバスＢＵ
Ｓに結合されている。
【００２４】上記動作モード判定回路２２は、外部端子
（外部ピン）Ｔの論理状態に基づいて動作モードを判定
する。ここにいう、動作モードには、通常動作モード
（ＣＰＵと周辺回路が動作するモード）、及び低消費電
力モード（ＣＰＵがスリープ状態になるモード）が含ま
れる。例えば、外部端子Ｔの論理状態がハイレベルとさ
れている場合には通常動作モードが指定され、また、外
部端子Ｔの論理状態がローレベルとされている場合には
低消費電力モードが指定される。つまり、パワーオンリ
セット時の外部端子Ｔの論理状態により、その後の動作
モードが以下のように決定される。
（外部ピン）Ｔの論理状態に基づいて動作モードを判定
する。ここにいう、動作モードには、通常動作モード
（ＣＰＵと周辺回路が動作するモード）、及び低消費電
力モード（ＣＰＵがスリープ状態になるモード）が含ま
れる。例えば、外部端子Ｔの論理状態がハイレベルとさ
れている場合には通常動作モードが指定され、また、外
部端子Ｔの論理状態がローレベルとされている場合には
低消費電力モードが指定される。つまり、パワーオンリ
セット時の外部端子Ｔの論理状態により、その後の動作
モードが以下のように決定される。
【００２５】本実施例携帯電話機の電源投入直後におい
て、外部端子Ｔがハイレベルとされているのが動作モー
ド判定回路２２によって判定された場合には、この動作
モード判定回路２２から通常動作起動信号Ｓ１がアサー
トされる。それによりＣＰＵ１１は、所定のパワーオン
リセットにより通常動作モードで起動する。この場合に
は、ＣＰＵ１１により各種レジスタなどの初期設定が行
われる。
て、外部端子Ｔがハイレベルとされているのが動作モー
ド判定回路２２によって判定された場合には、この動作
モード判定回路２２から通常動作起動信号Ｓ１がアサー
トされる。それによりＣＰＵ１１は、所定のパワーオン
リセットにより通常動作モードで起動する。この場合に
は、ＣＰＵ１１により各種レジスタなどの初期設定が行
われる。
【００２６】また、外部端子Ｔの論理がローレベルとさ
れて低消費電力モードが指定されている場合には、上記
動作モード判定回路２２によって通常動作起動信号Ｓ１
がアサートされないから、ＣＰＵ１１はパワーオンリセ
ットによって起動されない。しかし、このとき、動作モ
ード判定回路２２の出力信号がインバータ２１で論理反
転されることによって、ハードウェア（Ｈ／Ｗ）スリー
プ信号Ｓ２がアサートされるので、レジスタ情報転送回
路２０によって、レジスタ情報の転送が制御される。す
なわち、レジスタ情報転送回路２０によりマルチプレク
サ１８が制御されることによってＲＯＭ１７からＤＭＡ
Ｃ１９に至る転送路が形成され、そして、ＲＯＭ１７及
びＤＭＡ１９が動作制御されることにより、ＲＯＭ１７
に予め格納されているレジスタ情報がＤＭＡＣ１９内の
レジスタに転送される。特に制限されないが、ＤＭＡＣ
１９のレジスタ１９には、ＤＭＡ転送時のメモリアドレ
スを指定するメモリアドレスレジスタ、転送先又は転送
元のアドレスを指定するアドレスレジスタ、転送語数を
指定するバイトカウントレジスタ、モードレジスタなど
の各種レジスタが含まれており、そのレジスタ１９ａの
設定内容に基づいて、ＤＭＡ転送制御が行われる。つま
り、ＲＯＭ１７からのレジスタ情報転送によりＤＭＡＣ
１９内のレジスタ設定が行われ、それに基づいて、内部
メモリと外部メモリとの間のデータ転送や、内部周辺回
路間のデータ転送が可能とされる。ＤＭＡ転送では、Ｄ
ＭＡＣ１９によりバスＢＵＳの使用権が占有され、ＣＰ
Ｕ１１の介在無しに行われる。そのようなデータ転送に
より、主要周辺回路の初期設定が行われる。例えば上記
周辺回路にはシリアルＩ／Ｏ１２やタイマ１３が含ま
れ、それが初期設定されることによって、受信待機状態
とされる。
れて低消費電力モードが指定されている場合には、上記
動作モード判定回路２２によって通常動作起動信号Ｓ１
がアサートされないから、ＣＰＵ１１はパワーオンリセ
ットによって起動されない。しかし、このとき、動作モ
ード判定回路２２の出力信号がインバータ２１で論理反
転されることによって、ハードウェア（Ｈ／Ｗ）スリー
プ信号Ｓ２がアサートされるので、レジスタ情報転送回
路２０によって、レジスタ情報の転送が制御される。す
なわち、レジスタ情報転送回路２０によりマルチプレク
サ１８が制御されることによってＲＯＭ１７からＤＭＡ
Ｃ１９に至る転送路が形成され、そして、ＲＯＭ１７及
びＤＭＡ１９が動作制御されることにより、ＲＯＭ１７
に予め格納されているレジスタ情報がＤＭＡＣ１９内の
レジスタに転送される。特に制限されないが、ＤＭＡＣ
１９のレジスタ１９には、ＤＭＡ転送時のメモリアドレ
スを指定するメモリアドレスレジスタ、転送先又は転送
元のアドレスを指定するアドレスレジスタ、転送語数を
指定するバイトカウントレジスタ、モードレジスタなど
の各種レジスタが含まれており、そのレジスタ１９ａの
設定内容に基づいて、ＤＭＡ転送制御が行われる。つま
り、ＲＯＭ１７からのレジスタ情報転送によりＤＭＡＣ
１９内のレジスタ設定が行われ、それに基づいて、内部
メモリと外部メモリとの間のデータ転送や、内部周辺回
路間のデータ転送が可能とされる。ＤＭＡ転送では、Ｄ
ＭＡＣ１９によりバスＢＵＳの使用権が占有され、ＣＰ
Ｕ１１の介在無しに行われる。そのようなデータ転送に
より、主要周辺回路の初期設定が行われる。例えば上記
周辺回路にはシリアルＩ／Ｏ１２やタイマ１３が含ま
れ、それが初期設定されることによって、受信待機状態
とされる。
【００２７】そして、上記データ転送が完了されると、
ＤＭＡＣ１９に内蔵されている専用ロジック１９ｂによ
り、ＣＰＵ１１に対する割込み信号ＩＮＴがアサートさ
れる。この割込みによりＣＰＵ１１が起動され、それ以
後、通常動作が行われる。つまり、図３に示されるよう
に、本実施例携帯電話機の電源が投入されることによっ
て各部に高電位側電源Ｖｃｃが供給されても、ＣＰＵ１
１は内部クロックが停止された状態（Ｈ／Ｗスリープ状
態）とされ、ＤＭＡＣ１９によるデータ転送で初期設定
された周辺回路の動作が開始される。そして、レジスタ
初期設定が完了した後にＤＭＡＣ１９内の専用ロジック
１９ｂにより割込み信号ＩＮＴがアサートされることに
よって、ＣＰＵ１１のスリープ状態が解除され、ＣＰＵ
内部クロックが発生されることにより、通常動作モード
に移行される。このように、低消費電力モードにおいて
は、電源が投入された後であって、ＤＭＡＣ１９からの
割込み信号ＩＮＴがアサートされることにより、ＣＰＵ
１１のスリープ状態が解除されるので、電源投入直後か
らＣＰＵ１１を起動する通常動作モードに比べて、パワ
ーオンリセット時の消費電力を抑えることができる。ま
た、上記低消費電力モードは、電源投入直後にＣＰＵに
よって所定のコマンドが実行されて実現されるのではな
く、電源投入直後からＣＰＵの介在なしに実現されるモ
ードであるので、パワーオンリセット時の最大消費電力
値を低く抑えることができる。
ＤＭＡＣ１９に内蔵されている専用ロジック１９ｂによ
り、ＣＰＵ１１に対する割込み信号ＩＮＴがアサートさ
れる。この割込みによりＣＰＵ１１が起動され、それ以
後、通常動作が行われる。つまり、図３に示されるよう
に、本実施例携帯電話機の電源が投入されることによっ
て各部に高電位側電源Ｖｃｃが供給されても、ＣＰＵ１
１は内部クロックが停止された状態（Ｈ／Ｗスリープ状
態）とされ、ＤＭＡＣ１９によるデータ転送で初期設定
された周辺回路の動作が開始される。そして、レジスタ
初期設定が完了した後にＤＭＡＣ１９内の専用ロジック
１９ｂにより割込み信号ＩＮＴがアサートされることに
よって、ＣＰＵ１１のスリープ状態が解除され、ＣＰＵ
内部クロックが発生されることにより、通常動作モード
に移行される。このように、低消費電力モードにおいて
は、電源が投入された後であって、ＤＭＡＣ１９からの
割込み信号ＩＮＴがアサートされることにより、ＣＰＵ
１１のスリープ状態が解除されるので、電源投入直後か
らＣＰＵ１１を起動する通常動作モードに比べて、パワ
ーオンリセット時の消費電力を抑えることができる。ま
た、上記低消費電力モードは、電源投入直後にＣＰＵに
よって所定のコマンドが実行されて実現されるのではな
く、電源投入直後からＣＰＵの介在なしに実現されるモ
ードであるので、パワーオンリセット時の最大消費電力
値を低く抑えることができる。
【００２８】上記実施例によれば、以下の作用効果を得
ることができる。
ることができる。
【００２９】（１）外部端子Ｔの論理状態により、低消
費電力モードが指定され、それが動作モード判定回路２
２によって判定された場合に、レジスタ情報転送回路２
０の制御により、ＲＯＭ１７のレジスタ情報がＤＭＡＣ
１９に転送され、さらにこのＤＭＡＣ１９に転送された
レジスタ情報に基づくＤＭＡ転送により、周辺回路等の
初期設定が行われ、その後に、専用ロジック１９ｂから
の割込み信号ＩＮＴによってＣＰＵ１１のスリープ状態
が解除されるようになっているので、パワーオンリセッ
ト時の消費電力を抑えることができる。また、上記低消
費電力モードは、電源投入後にＣＰＵによって所定のコ
マンドが実行されて実現されるモードとは異なり、電源
投入直後からＣＰＵの介在なしに実現されるモードであ
るので、最大消費電力値を低く抑えることができる。こ
のことは、通信回線に結合された電話機において、動作
電源を上記通信回線から供給する場合においても有効と
される。
費電力モードが指定され、それが動作モード判定回路２
２によって判定された場合に、レジスタ情報転送回路２
０の制御により、ＲＯＭ１７のレジスタ情報がＤＭＡＣ
１９に転送され、さらにこのＤＭＡＣ１９に転送された
レジスタ情報に基づくＤＭＡ転送により、周辺回路等の
初期設定が行われ、その後に、専用ロジック１９ｂから
の割込み信号ＩＮＴによってＣＰＵ１１のスリープ状態
が解除されるようになっているので、パワーオンリセッ
ト時の消費電力を抑えることができる。また、上記低消
費電力モードは、電源投入後にＣＰＵによって所定のコ
マンドが実行されて実現されるモードとは異なり、電源
投入直後からＣＰＵの介在なしに実現されるモードであ
るので、最大消費電力値を低く抑えることができる。こ
のことは、通信回線に結合された電話機において、動作
電源を上記通信回線から供給する場合においても有効と
される。
【００３０】（２）上記（１）の作用効果により、電池
を動作電源とする携帯電話機においては、電池の寿命を
延ばすことができる。
を動作電源とする携帯電話機においては、電池の寿命を
延ばすことができる。
【００３１】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
【００３２】例えば、上記実施例では、ＤＭＡＣ１９に
よるデータ転送が完了された後に、専用ロジック１９ｂ
により、ＣＰＵ１１に対する割込み信号ＩＮＴがアサー
トされるようにしたが、シリアルＩ／Ｏ１２を介して信
号受信が行われた場合に、割込み信号ＩＮＴをアサート
するように構成することができる。つまり、電源投入直
後の低消費電力モードでは、シリアルＩ／Ｏ１２など、
受信待機状態として必要最小限の機能のみを活性状態と
しておき、シリアルＩ／Ｏ１２を介して信号受信が行わ
れた場合や、この携帯電話機から送信する場合に、ＣＰ
Ｕ１１に対する割込み信号ＩＮＴがアサートされるよう
にする。
よるデータ転送が完了された後に、専用ロジック１９ｂ
により、ＣＰＵ１１に対する割込み信号ＩＮＴがアサー
トされるようにしたが、シリアルＩ／Ｏ１２を介して信
号受信が行われた場合に、割込み信号ＩＮＴをアサート
するように構成することができる。つまり、電源投入直
後の低消費電力モードでは、シリアルＩ／Ｏ１２など、
受信待機状態として必要最小限の機能のみを活性状態と
しておき、シリアルＩ／Ｏ１２を介して信号受信が行わ
れた場合や、この携帯電話機から送信する場合に、ＣＰ
Ｕ１１に対する割込み信号ＩＮＴがアサートされるよう
にする。
【００３３】また、ＲＯＭ１７として、一括書換え可能
なフラッシュメモリが適用される場合には、このフラッ
シュメモリへのプログラムやレジスタ情報のオンボード
書込み（ＲＯＭをボードに搭載した状態での情報書込
み）が可能とされる。オンボード書込みは、通常、ＣＰ
Ｕ１１にオンボード書込みのための所定のプログラムを
実行させて行うが、このオンボード書込みを、ＤＭＡＣ
１９を介することにより、ＣＰＵ１１の介在無しに、高
速に行うことができる。
なフラッシュメモリが適用される場合には、このフラッ
シュメモリへのプログラムやレジスタ情報のオンボード
書込み（ＲＯＭをボードに搭載した状態での情報書込
み）が可能とされる。オンボード書込みは、通常、ＣＰ
Ｕ１１にオンボード書込みのための所定のプログラムを
実行させて行うが、このオンボード書込みを、ＤＭＡＣ
１９を介することにより、ＣＰＵ１１の介在無しに、高
速に行うことができる。
【００３４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である携帯電
話機に適用した場合について説明したが、本発明はそれ
に限定されるものではなく、各種マイクロコンピュータ
応用機器に適用することができる。
なされた発明をその背景となった利用分野である携帯電
話機に適用した場合について説明したが、本発明はそれ
に限定されるものではなく、各種マイクロコンピュータ
応用機器に適用することができる。
【００３５】本発明は、少なくともＣＰＵとその周辺回
路を含むことを条件に手寄与することができる。
路を含むことを条件に手寄与することができる。
【００３６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００３７】すなわち、パワーオンリセット後のＣＰＵ
の起動に先立って周辺回路へのデータ転送による初期設
定を行うようにしているので、パワーオンリセット直後
の初期設定においてＣＰＵの介在が不要とされ、それに
より、パワーオンリセット時からＣＰＵをスリープ状態
とすることができるので、パワーオンリセット時の消費
電力の低減を図ることができる。
の起動に先立って周辺回路へのデータ転送による初期設
定を行うようにしているので、パワーオンリセット直後
の初期設定においてＣＰＵの介在が不要とされ、それに
より、パワーオンリセット時からＣＰＵをスリープ状態
とすることができるので、パワーオンリセット時の消費
電力の低減を図ることができる。
【図１】本発明の一実施例である携帯電話機に適用され
るマイクロコンピュータの構成例ブロック図である。
るマイクロコンピュータの構成例ブロック図である。
【図２】上記携帯電話機の全体的な構成例ブロック図で
ある。
ある。
【図３】上記マイクロコンピュータにおけるモード切換
えのタイミング図である。
えのタイミング図である。
１１ ＣＰＵ １２ シリアルＩ／Ｏ １３ タイマ １６ ＲＡＭ １７ ＲＯＭ １８ マルチプレクサ １９ ＤＭＡＣ １９ａ レジスタ １９ｂ 専用ロジック ２０ レジスタ情報転送回路 ２１ インバータ ２２ 動作モード判定回路 ５０ 音声コーデック ５１，５２，７１，７２ ローパスフィルタ ５３，７４ Ａ／Ｄ変換回路 ５５ 圧縮回路 ５４，７３ Ｄ／Ａ変換回路 ５７ 出力バッファ ６０ チャネルコーデック ７０ モデム ７５ 変調波形生成部 ７６ 復調回路 ２１３ マイクロコンピュータ ２１６ 液晶駆動回路 ２１７ 液晶表示パネル ２１８ キーパッド
Claims (4)
- 【請求項１】 中央処理装置と、それの周辺回路とを含
むマイクロコンピュータにおいて、 電源投入直後における上記周辺回路の初期設定のための
データ転送を、上記中央処理装置の介在なしに制御可能
な転送手段を含むことを特徴とするマイクロコンピュー
タ。 - 【請求項２】 内部クロックに同期してプログラムを実
行する通常動作モード、及び内部クロック停止によるス
リープモードとを有し、割込み信号に応じて上記スリー
プモードから上記通常動作モードに移行可能な中央処理
装置と、それの周辺回路とを含むマイクロコンピュータ
において、 電源投入直後の外部端子の論理状態から上記スリープモ
ードが指定されたことを判定するための判定手段と、 上記判定手段の判定結果に基づいて、上記中央処理装置
のプログラム実行無しに、上記周辺回路の初期設定のた
めのデータ転送制御を行う転送手段とを含むことを特徴
とするマイクロコンピュータ。 - 【請求項３】 上記周辺回路の初期設定のためのデータ
転送が完了した後に、上記中央処理装置をスリープモー
ドから通常動作モードに移行させるための割込み信号を
発生可能な論理回路を含む請求項１記載のマイクロコン
ピュータ。 - 【請求項４】 請求項１又は２記載のマイクロコンピュ
ータと、上記マイクロコンピュータによって動作制御さ
れるモデムとを含んで成る携帯電話機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7176733A JPH096483A (ja) | 1995-06-20 | 1995-06-20 | マイクロコンピュータ、及び携帯電話機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7176733A JPH096483A (ja) | 1995-06-20 | 1995-06-20 | マイクロコンピュータ、及び携帯電話機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH096483A true JPH096483A (ja) | 1997-01-10 |
Family
ID=16018845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7176733A Withdrawn JPH096483A (ja) | 1995-06-20 | 1995-06-20 | マイクロコンピュータ、及び携帯電話機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH096483A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004088528A1 (ja) * | 2003-03-31 | 2004-10-14 | Fujitsu Limited | 半導体装置 |
| JP2007128336A (ja) * | 2005-11-04 | 2007-05-24 | Nec Corp | 並列レジスタアクセス装置及びシステムｌｓｉ |
| KR100773800B1 (ko) * | 2005-04-12 | 2007-11-08 | 후지쯔 가부시끼가이샤 | 반도체 장치 |
| JP2008299793A (ja) * | 2007-06-04 | 2008-12-11 | Ricoh Co Ltd | 情報処理装置及び画像処理装置 |
| JPWO2007013191A1 (ja) * | 2005-07-29 | 2009-02-05 | パナソニック株式会社 | メモリ書き込み装置 |
-
1995
- 1995-06-20 JP JP7176733A patent/JPH096483A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004088528A1 (ja) * | 2003-03-31 | 2004-10-14 | Fujitsu Limited | 半導体装置 |
| US7260710B2 (en) | 2003-03-31 | 2007-08-21 | Fujitsu Limited | Initializing function block registers using value supplying setting interface coupled to table linking block identifier to multiple register address set |
| KR100773800B1 (ko) * | 2005-04-12 | 2007-11-08 | 후지쯔 가부시끼가이샤 | 반도체 장치 |
| JPWO2007013191A1 (ja) * | 2005-07-29 | 2009-02-05 | パナソニック株式会社 | メモリ書き込み装置 |
| JP2007128336A (ja) * | 2005-11-04 | 2007-05-24 | Nec Corp | 並列レジスタアクセス装置及びシステムｌｓｉ |
| JP2008299793A (ja) * | 2007-06-04 | 2008-12-11 | Ricoh Co Ltd | 情報処理装置及び画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853239B2 (en) | Multiple circuit blocks with interblock control and power conservation | |
| US7000140B2 (en) | Data processor and data processing system | |
| US20090204834A1 (en) | System and method for using inputs as wake signals | |
| US6931470B2 (en) | Dual access serial peripheral interface | |
| KR100479948B1 (ko) | 이동무선전화기 | |
| US8180937B2 (en) | System method for I/O pads in mobile multimedia processor (MMP) that has bypass mode wherein data is passed through without being processed by MMP | |
| JP2002196846A (ja) | Ｌｓｉのリーク電流低減方法 | |
| JP3070527B2 (ja) | 無線携帯端末 | |
| JPH096483A (ja) | マイクロコンピュータ、及び携帯電話機 | |
| US20060182149A1 (en) | Method and system for mobile multimedia processor supporting rate adaptation and mode selection | |
| CN113419979A (zh) | 一种usb多媒体集线器控制芯片 | |
| JP2001014259A (ja) | データ処理装置 | |
| JP2004199115A (ja) | 半導体集積回路 | |
| KR100190856B1 (ko) | Gpio보드의 내부클럭 분주제어방법 | |
| US5933022A (en) | Input pad having an enable terminal employed in a low-current-consuming integrated circuit | |
| JPH11306074A (ja) | 情報処理装置 | |
| KR100833800B1 (ko) | 멀티미디어 칩의 바이패스 모드 구현 방법 | |
| JPH0282306A (ja) | デイジタル回路用電力制御装置 | |
| JPH05314277A (ja) | ポート制御回路 | |
| JPH04167113A (ja) | 情報処理装置 | |
| JP2003122621A (ja) | バッファ制御システムおよびバッファ制御可能なメモリー | |
| JP2004180040A (ja) | 携帯端末装置及び信号制御回路 | |
| JPH0818008A (ja) | 半導体集積回路装置 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPS63209321A (ja) | 大規模集積回路の内部回路切換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |