JPH0282346A - スイッチング素子の論理シミュレーション方式 - Google Patents

スイッチング素子の論理シミュレーション方式

Info

Publication number
JPH0282346A
JPH0282346A JP63233518A JP23351888A JPH0282346A JP H0282346 A JPH0282346 A JP H0282346A JP 63233518 A JP63233518 A JP 63233518A JP 23351888 A JP23351888 A JP 23351888A JP H0282346 A JPH0282346 A JP H0282346A
Authority
JP
Japan
Prior art keywords
driving force
net
level
switching element
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63233518A
Other languages
English (en)
Inventor
Junichi Niitsuma
潤一 新妻
Fumiyasu Hirose
広瀬 文保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63233518A priority Critical patent/JPH0282346A/ja
Publication of JPH0282346A publication Critical patent/JPH0282346A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概  要〕 MO3回路等の双方向素子の論理をシミュレーションす
るスイッチング素子の論理シミュレーション方式に関し
、 MO3回路等の双方向性を有するスイッチング素子のオ
ン・オフ状態によって駆動力を求め、その駆動力から各
接続点の論理レベルを求め、容量性をも考慮した論理シ
ミュレーションを行うことを目的とし、 スイッチング素子が接続する接続点への駆動力を方向に
よって2分して該接続点のネット値を評価するネット評
価手段と、該ネット評価手段によって得られるネット値
が変化する時に、前記接続点にゲートが接続している前
記スイッチング素子と異なるスイッチング素子の駆動力
を求める駆動力評価手段と、該駆動力評価手段によって
得られる駆動力に基づいて再度前記ネット評価手段と前
記駆動力評価手段を動作させ、最終ネット値と駆動力を
求める制御手段とよりなるように構成する。
〔産業上の利用分野〕
本発明は、論理回路のシミュレーション方式に係り、さ
らに詳しくはMO3回路等の双方向素子の論理をシミュ
レーションするスイッチング素子の論理シミュレーショ
ン方式に関する。
〔従来の技術〕
電子技術の発展により各種制御回路等がディジタルで制
御されている。さらに、目的の制御等を行うためディジ
タル回路を1個のLSIとしたいわゆる大規模集積回路
(VLSI)が実現され、多用されている。
VLS Iは、その開発段階において目的の動作処理を
行うかを検証しなくてはならない。なぜならば、VLS
 Iを構成する1個のゲートに設計ミス等が存在した場
合、作成したVLS Iが使えなくなってしまうという
問題があるからである。
このため、設計したVLS Iの論理シミュレーション
を行っていた。例えば複数の入力端子に対しどのような
信号が加わり、その加わった複数の信号に対しどのゲー
トがどのように変化して、他のゲート等に出力するとい
うように、順次VLS■を構成する素子の論理値を求め
、その論理値から目的の論理が出力されるかを検証して
いた。
〔発明が解決しようとする課題〕
半導体技術の発展に伴い、例えばバイポーラトランジス
タによって構成されるVLS Iの他に双方向素子を用
いたVLS Iが開発され使用されている。
従来の例えばバイポーラトランジスタを用いた論理回路
においては入力と出力とが完全に分離しているため、従
来のシミュレーションにおいては入力と出力とに分ける
ことができた。しかしながらMO3回路の場合、MOS
ゲートをオンとすることにより、ソースからドレインに
またドレインからソースへと電流が流れることがあり、
入力と出力とを分離することが難しいという問題を有し
ていた。このため、従来においてはMO3回路を用いた
論理シミュレーションでは全体レベルでの検証を行わず
、部分的な検証を数多く行って済ましていた。このため
、検証の取りこぼしも多いという問題も有していた。
また、MO3回路の検証を従来のシミュレーションでで
きるように、ゲートレベルに変換して行う方法も用いら
れている。しかしながら、この方法では、MO3回路を
単純にゲートレベルに変換しているため、この方法を用
いるには回路設計に制限がはいるという問題を有してい
た。
一方、MO3回路においてはゲートがオフとなった時に
回路自体が有する容量性によって信号値が決定されるこ
とがある。しかしながら、従来の方式においては何ら容
量性を考慮したシミュレーションを行っていないという
問題も有していた。
本発明は、MO3回路等の双方向性を有するスイッチン
グ素子のオン・オフ状態によって駆動力を求め、その駆
動力から各接続点の論理レベルを求め、容量性をも考慮
した論理シミュレーションを行うことを目的とする。
〔課題を解決するための手段〕
第1図は本発明の原理ブロック図である。
ネット評価手段1はスイッチング素子が接続する接続点
への駆動力を方向によって2分して接続点のネッ)(I
ljを評価する。例えば接続点を駆動する素子が直接電
源であるか或いは抵抗を介した駆動であるか更には容量
性の駆動であるかの各種レベルによってグループ分は更
にはレベル分けし評価する。
駆動力評価手段2は前記ネット評価手段1によって得ら
れたネット値が変化する時に前記ネットにゲートが接続
しているスイッチング素子の駆動力を求める。スイッチ
ング素子がオフからオン或いはオンからオフとなった時
に各接続点を駆動する駆動力はそれぞれ変化するので、
駆動力評価手段2はこのスイッチング素子のオン・オフ
の変化によってそれぞれの接続点への駆動力を求める。
制御手段3は前記駆動力評価手段2によって得られた駆
動力から再度前記ネット評価手段1と前記駆動力評価手
段2を繰り返し動作させ、最終的なネット値と駆動力を
求める。1個のネット値が変化してもそのネット値に対
応してその接続点にゲートが接続されているスイッチン
グ素子が変化するのでその変化に伴い順次その影響を考
慮して駆動力並びにネッ日直を求める。
〔作  用〕
例えば1個のスイッチング素子が変化した場合、そのス
イッチング素子が接続する接続点への駆動力を方向によ
って2分し、各方向に対する駆動力から接続点のネット
値、いわゆる電圧レベルをネット評価手段1によって求
める。
接続点には他のゲートが接続しており、ネット値の変化
によってそのゲートが接続しているスイッチング素子の
状態、いわゆるオン・オフ状態が変化する。このオン・
オフの変化によってそのオン・オフが変化したスイッチ
ング素子が接続している接続点のネット値を求めるため
駆動力評価手段2はそのスイッチング素子の駆動力を求
める。
この駆動力評価手段2によって求められたスイッチング
素子の駆動力によって再度ネット評価手段1によってネ
゛ット値を求める。
制御手段3はこの繰り返しを制御し最終的にネット値が
変化しなくなるまで繰り返す。この繰り返しによってス
イッチング素子によって構成される論理回路のシミュレ
ーションを行うことができる。
〔実  施  例〕
以下図面を用いて本発明の実施例を詳細に説明する。
第2図は本発明の論理シミュレーションにおける処理フ
ローチャートである。
論理回路の例えば入力(VLSIの入力端子)に変化が
発汁した場合(STI)=処理を開始する。本発明にお
いては、第3図のシンボル説明図で示すように、MOS
トランジスタよりなるスイッチ素子SWIが駆動すべき
各接続点への駆動力をBWlo並びにBWIIとする。
駆動力BWIO,BWIIはそれぞれ方向性を有してお
り、方の接続点から他方の接続点に加わる駆動力をBW
llとするならば、他方の接続点から一方の接続点に加
わる駆動力をBWIOとしている。後述するがこの駆動
力は各接続点が駆動される評価値によって変化する。
本発明の実施例においてはこの駆動力は次の19種頻に
よって定義する。
DH直接電源によるHレベルへの駆動力DHX  直接
電源によるHレベルへの駆動力が伝わる可能性がある駆
動力 DL   直接グランドによるLレベルへの駆動力 DLX  直接グランドによるLレベルへの駆動力が伝
わる可能性がある駆動力 RH抵抗を介した電源によるHレベルへの駆動力 RHX  抵抗を介した電源によるHレベルへの駆動力
が伝わる可能性がある駆動力 RL   抵抗を介したグランドによるLレベルへの駆
動力 RLX  抵抗を介したグランドによるLレベルへの駆
動力が伝わる可能性がある駆動 力 CH%電荷によるHレベルへの駆動力 CHX  静電荷によるHレベルへの駆動力が伝わる可
能性がある駆動力 CL   静電荷によるLレベルへの駆動力CLX  
静電荷によるLレベルへの駆動力が伝わる可能性がある
駆動力 DCDHとDLとが衝突する駆動力 DCX  DHとDLの駆動力の衝突が伝わる可能があ
る駆動力 RCRHとRLとが衝突する駆動力 RCX  RHとRLの駆動力の衝突が伝わる可能性が
ある駆動力 CCCHとCLとが衝突する駆動力 CCX  CHとCLの駆動力の衝突が伝わる可能性が
ある駆動力 φ   駆動力なし ここで各シンボルの最後がXで終わる駆動力は、駆動力
が伝わってくるかこないかすなわちスイッチング素子が
オン状態かオフ状態かが不明のため、その駆動力がある
という可能性しかない時に用いる。
第2図に戻って説明を続ける。駆動力が変化する(ST
1)場合、続いてその駆動力が駆動するネット値を評価
する(ST2)。前述したように駆動力は定義されてお
り、例えばDLなる外部のスイッチによって直接グラン
ドによるLレベルへの駆動力から例えばDHなる直接電
源によるHレベルへの駆動力に変化した場合、その変化
した駆動力に対するネット値を処理ST2で求める。ネ
ット値とは前述したスイッチング素子の接続点の状態値
である。本発明の実施例においては、ネットの状態値を
次の611類としている。
Hハイレベル。
L ローレベル。
Z ハイ・インピーダンス。
X 不定(ハイレベルかローレベルかわからない)。
ZHハイ・インピーダンスまたはハイレベル、ZL  
ハイ・インピーダンスまたはローレベル、ネットの状態
イ直とは前述した6つの状態があるがこの状態値の決定
はネットの古い状態値とそのネットへの全ての駆動力に
よって決定される。すなわち、処理ST2において評価
する場合、まず全ての駆動力を計算する。そして、次に
その駆動力によるネットの状態値の変化を評価する。こ
の全ての駆動力がどうなるかを求めるため本発明の実施
例においては、駆動力のレベルを4レベル、グループを
2グループに分は評価する。
第5図は前述のレベルとグループ分けの説明図表である
。グループ値においてレベル1をDHDL  DC、レ
ベル2をRHRL  RC、レベル3をCHCL  C
C、レベル4をφ、またグループ2においてレベル1を
DHX  DLX  DCX、レベル2をRHX  R
LX  RCX、レベル3をCHX  CLX  CC
Xと分類している。
レベルとは駆動力を表わしており、レベル1が最強でレ
ベル2、レベル3、レベル4の順に強さを有している。
前述した駆動力が駆動するネット値を評価する処理5T
12において、まず定義した19の駆動力をグループI
、グループ2並びにレベルlからレベル4の種類に分類
している。そして、次にはグループ1並びにグループ2
それぞれについて全ての駆動力を振り分は最も強いレベ
ルの駆動力を求める。グループ1の最強駆動力の方がグ
ループ2の最強駆動力よりレベルが強いとき各グループ
1内のレベルによって以下のように状態値を決定してい
る。
グループ1の最強駆動力のレベルが ・レベル1の時 レベル1の駆動力が全てDHの時新しい回路の状態はH
、 レベル1の駆動力が全てDKの時新しい回路の状態値は
L それ以外の時新しい回路の状態はX、 ・レベル20時 レベル1の駆動力が全てRHの時新しい回路の状態値は
H レベル2の駆動力が全てRLの時新しい回路の状態値は
L それ以外の時新しい回路の状態値はX ・レベル3の時 古い状態値と駆動力によって決まる。駆動力の状態は、
レベル1の駆動力が全てCHの時、レベル1の駆動力が
全てCLの時、CLとClの両方の時の3通りがある。
(第6図の論理値説明図表参照) 古い状態値がHである時、駆動力CHならH1駆動力が
CLであるならばX、両方であるならばX、古い状態イ
直がLである時、駆動力CHならX17、駆動力がCL
であるならし、両方であるならばX、古い状態値がXで
ある時、駆動力がCHならH,′IJ動力がCLならし
、古い状態値がXである時、駆動力によらずXとなる。
また、古い状態が絶対値であるならば、駆動力がCHの
時はH1駆動力がCLの時はX、古い状態値がZLであ
る時、駆動力CHであるならX、駆動力がCLであるな
らLとなる。なお、駆動力がCLとCHの両方であった
場合には古い状態値によらず、共にXとなる。すなわち
、古い状態値がHの時、駆動力がCHXであるならばH
,CLXであるならばX、古い状態値がLである時、駆
動力がCHXであるならばX、駆動力がCLXであるな
らばし、古い状態値がZであるなら、駆動力がCHXで
ZH1駆動力がCLXでXL、古い状態値がXであるな
らば駆動力がCHXでX、CLXでX、古い状態値がZ
Hであるとき駆動力がCHXならZl(、CLXである
ならX、古い状態値がZLである時駆動力がCHXの時
X、CLXのときZLとなる。
なお、古い状態値によらずCHX、CLXの両方が存在
する時にはXとなる。
グループ1の最強駆動力とグループ2の最強駆動力のレ
ベルが同じとき ・最も強いレベルの駆動力がレベル1の場合レベルlの
駆動力が全てDHまたはDHXの時はH レベル1の駆動力が全てDLまたはDLXの時はL それ以外の時はX ・最も強いレベルの駆動力がレベル2の場合レベル2の
駆動力が全てRHまたはRHXの時はH レベル2の駆動力が全てRLまたはRLXの時はL それ以外の時はX 最も強いレベルの駆動力がレベル3の場合には3つの状
態によって(第8図論理説明図表参照)評価値を決定す
る。レベル2の駆動力が全てHまたはCHXO時は(1
0)古い状態値がH,L。
Z、X、ZH,ZLの時H,X、H,X、H,Xとなる
。またレベル2の駆動力が全てCLまたはCLXの時(
20)は古い状態値がH,L、  Z。
X、ZH,ZLであるなら評価値はX、L、LX、X、
Lとする。またそれ以外の時には古い状態値によらず全
てXとする。また、最も古いレベルの駆動力がレベル4
の場合にはレベル2の駆動力が全てφの時は前のネット
値を保持する。
上述した古い状態値並びに各駆動力により処理ST2に
よってネット値すなわち状態値が求められる。続いてそ
のネット値が変化したか否かの判別を行う(Sr3)。
ネット値が変化したと判別した時(した)には続いてネ
ット値を求めたネットにゲートがつながっている全ての
スイッチング素子について処理したかを判別(Sr4)
する。
全てのスイッチング素子について行っていない、すなわ
ち処理する素子があるときには続いて取り出したスイッ
チング素子を通過する駆動力を評価する(Sr1)。
前述したネット値が加わるゲートはそのネット値によっ
て導通あるいは非導通状態となる。
第9図はスイッチング素子の状態説明図表である。ネッ
トに接続しているゲートのネット値がHであったならば
スイッチング素子であるMO3回路の状態は導通状態と
なる。またLであるならば非導通状態、更にはZまたは
Xであるならばどちらか分からない状態となる。このス
イッチの導通状態並びに非導通状態によってその素子を
通過する駆動力が変化する。すなわち、導通状態となる
ならばソース並びにドレイン側が接続するネット値に新
しく相互の駆動力が加算されることになり、またオフと
なるたならば今までの状態が加算されなくなる。この駆
動力は後述する処理5TIIによって求められるものと
同様である。
処理ST5によって取り出したスイッチング素子を通過
する駆動力を評価し、続いてその結果部動力が変化した
否かの判別ST6を行う。変化しない場合には再度判別
ST4から行う。
一方、判別ST6において駆動力が変化したと判別した
時(した)には駆動力の変化を登録する処理ST7を行
う。そして、同様に判別ST4か・ら繰り返す。この繰
り返しにより入力端子の駆動力の変化に対するゲートの
オン・オフが発生し、このスイッチング素子のオン・オ
フによって駆動力が変化したものを最終的に登録する。
そして、上述したネットに接続している全てのスイッチ
ング素子に対し終了した場合(全て処理した)には続い
て判別ST3によってネット値が変化したネットにソー
スまたはドレインが接続しているスイッチング素子につ
いて全て求めるかの判別フラグをオンとする処理ST9
を行い、続いてそのフラグによって全て処理したか否か
を判別5TIOする。全て処理した場合(した)には登
録した駆動力の変化があるか否かの判別5TI2を行う
。登録した駆動力の変化がない(ない)場合には終わり
となる。一方登録した駆動力の変化がある(ある)場合
にはその点から再度その駆動力が変化したとして処理S
TIから同様の処理を繰り返す。
一方、処理ST2においてその駆動力が駆動するネット
値を評価しそのネット値が変化したかの判別ST3にお
いて、ネット値が変化しないと判別した時(しない)に
は、その駆動力が駆動するネットにソースまたはドレイ
ンが接続している他のスイッチング素子について全て処
理したかのフラグをオンとするSr1を行い、続いてそ
のフラグがオンであるか、すなわち全て処理したか否か
を判別(STIO)する。この判別5TIOにおいて全
て処理してないと判別した時には続いてそのスイッチン
グ素子を通過する駆動力を評価する(STII)。
第10図は駆動力の全体説明図である。スイッチング素
子Eを例にするとスイッチング素子AからDを通過して
きた駆動力a −dの駆動力→がスイッチング素子Eの
ソース側からドレイン側に伝わる。(スイッチング素子
Eのドレイン側から伝わってきた駆動力が再びEのソー
ス側からドレイン側へは伝わらないとしている。)また
、Eのソースからドレイン側へ伝わる駆動力の計算は駆
動力aからdとネットの状態値αにより行う。まず、こ
の合力を求めるため、他のスイッチング素子から伝わっ
てくる駆動力の全てについてレベルを求める。
最も強いレベルがレベル1の時には レベル1の駆動力が全てH方向への駆動力で確定してい
る駆動力DHがあるとき合力はDHとする。
レベル1の駆動力が全てH方向への駆動力で可能性の駆
動力DHXだけのとき合力はDHXとする。
レベル1の駆動力が全てL方向への駆動力で確定してい
る駆動力DLがあるとき合力はDLとする。
レベル1の駆動力が全てL方向への駆動力で可能性の駆
動力DHLだけのとき合力はDHLとする。
レベル1の駆動力がH方向とL方向への駆動力の両方が
あり、両方向について、確定している駆動力DLとDH
があるとき合力はDCとする。
レベル1の駆動力がH方向とL方向への駆動力の両方が
あるが、両方向については確定している駆動力DHまた
はDLがないとき合力はDCXとする。
最も強いレベルがレベル2のときは、レベル1と同様で
ある。すなわち RH→ RH RHX  → RHX RL  −>  RL RHL  → RHL RLとRH→ RC RHまたはRL  =+’  RCX また、最も強いレベルがレベル3のときには、他のスイ
ッチング素子から伝わってくる全ての駆動力についてと
ネットの状態値αにより合力を決定する。
第11図は駆動力説明図表である。
駆動力の種類がH方向だけであった場合回路の状態稙α
がHであるならばCH,XであるならばCCX、H2で
あるならばCHとする。また、駆動力の種類がL方向だ
けある場合には回路状態値αがLの時CL、Xの時CC
X、LZの時CLとする。また、駆動力のn類がHとL
の両方確定している場合には回路状態値αがXの時のみ
CCとする。また、HとLの両方とも未確定で更にはH
方向確定、L方向確定の時またL方向確定H方向未確定
である場合回路の状態値αがXの時にCCxとする。
尚、第11図の図表においてニはシミュレーションの状
態としてありえない場合を表わしている。
また更に最も強いレベルがレベル4の時(駆動がどこか
らも伝わらない)はネットの状態値αにより合力を決定
する。すなわち回路の状態値αがHL、Z、X、H2,
LZの時求める駆動力はCH。
TL、I、CC,C)IX、TLXとなる。
前述した方法によってスイッチング素子を通過する駆動
力を評価する。そして処理ST5と同様に処理5TII
によって駆動力が変化したかの判別5T13を行い、変
化しない場合(しない)の時には再度処理5TIOから
繰り返す。また、駆動力が変化した場合(した)には駆
動力の変化を登録する(ST14)。そして、また判別
5TIOから繰り返す。
第4図は接続構成の説明図である。スイッチSXが1回
路2接点であり、一方が電源VcCに他方が接地してい
るような場合このスイッチが今までブレンドレベルに接
続し、電源Vcc側に変化した時について説明する。こ
の場合、スイッチの駆動力り。は電源に接続されるため
、D)(となる(グランド側に接地された時にはDLと
なっていた)。
よってこの時のこのスイッチの変化によってD+o+D
oll、 Dzo並びにり。が接続している交点すなわ
ちネットAのネット値を評価する(第2図処理5T2)
。ネット値の評価ST2において説明したように、この
ネットAを駆動するレベルの最大はDHであるので(レ
ベル1)ネットAはHとなる。
そして、尚他のスイッチ素子Sl、S2,33において
スイッチ32.S3はゲートがオンとすべきすなわちH
レベルが加わっている。しかしながら、S3の一方はオ
ープンまたスイッチS2の他方もX(不確定)であるの
でDznの駆動力はスイッチの駆動力に比べそのレベル
は低いのでネットへのネット値が■4となる。ネットA
のネット値が変化したので、第2図における処理におい
ては取り出したスイッチング素子を通過する駆動力を評
価する処理ST5を実行する。すなわちスイッチング素
子S5がオフからオンに変化したので、それに対する駆
動力Dso、  Ds。を評価する。ネットAにはスイ
ッチ素子S5のゲートのみしか接続していないので、こ
の1個の駆動力の評価で終了する。なお、この時D 、
n、  D q+の駆動力が変化した場合には当然なが
ら第2図に示す処理ST7において駆動力の登録がなさ
れる。
また、ネットAにはスイッチSL、S2.S3が接続し
ている。このときスイッチS2,33がオンであるので
このスイッチング素子を通過する駆動力を評価する(S
TII)。この時、評価と対象なるものは駆動力のD2
1.  Di□である。この評価によってネットBのネ
ット値が更に変化する。
またネッ)BにはスイッチS4が接続しているので、同
様にD4+が評価される。
前述したような順番によって順次駆動力が求められ、回
路系全体としての評価値が求めることができる。
以上に述べたように本発明によれば、駆動力を19種類
の定義し、この19種類の定義を用いて駆動力並びにネ
ット値を評価している。従来においては単なるスイッチ
ング素子を用いた場合、それをゲートすなわち入力と出
力の関係でしか求めていないが、本発明によれば、スイ
ッチング素子の例えばソースとドレイン間にそれぞれ駆
動力なる値を設定し、その駆動力によってそれぞれ双方
向の駆動がどのようであるかを決定しており、MO3回
路における論理シュミレーションを完全に行うことがで
きる。特に、19種類の定義の基本は電源あるいは接地
されている一番レベルの高い駆動力と、抵抗を介して電
源、あるいは接地レベルに接続している第2番目の駆動
力と、MOSトランジスタ特有のオフにおける静電電荷
におけるレベルの駆動方丈には全くの駆動力なしの4つ
に基本的に分けている。これは例えば一番高いレベルで
あるならば、抵抗を介してもまた静電下によるもの等が
ネットに接続されていても一番高いレベルの値となるこ
とを表わし、この4つのレベルによって順次レベルが当
然ながら下がるという表現を表わしたものである。また
、単なるネット値すなわち状態値においてもハイレベル
、ローレベルの他にハイインピーダンス、更にはハイイ
ンピーダンスかあるいはハイレベル、またはハイインピ
ーダンスかローレベルのように各状態によって表現を変
えておりどのレベルにおいてどのような駆動がかかった
時にそのレベルであるかを明確としている。これによっ
て各ネットの値が明確に定められるのである。
〔発明の効果〕
以上述べたように本発明によれば、駆動力とそのネット
値を評価することにより、スイッチング素子の論理シミ
ュレーションを確実に行うことが可能となる。また、M
O3回路の論理の特有である静電電荷の影響も考慮した
高速なタイミング検証を行うことができる。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の実施例の処理フローチャート、第3図
は本発明の説明に用いられるシンボルの説明図、 第4図は接続構成の説明図、 第5図はレベルとグループ分は説明図表、第6図、第7
図、第8図は論理説明図表、第9図は状態説明図表、 第10図は状態説明図、 第11図は駆動力説明図表、 第12図は駆動力説明図表である。 1・・・ネット評価手段、 2・・・駆動力評価手段、 3・・・制御手段。 論理値説明図表 第 図 論理値説明図表 第 図 状態説明図表 第 図 第 0図 馬区゛チカカ言兇月月図表 第 図 駆動力説明図表 第12図

Claims (1)

  1. 【特許請求の範囲】 1)スイッチング素子が接続する接続点への駆動力を方
    向によって2分して該接続点のネット値を評価するネッ
    ト評価手段(1)と、 該ネット評価手段(1)によって得られるネット値が変
    化する時に、前記接続点にゲートが接続している前記ス
    イッチング素子と異なるスイッチング素子の駆動力を求
    める駆動力評価手段(2)と、 該駆動力評価手段(2)によって得られる駆動力に基づ
    いて再度前記ネット評価手段(1)と前記駆動力評価手
    段(2)を動作させ、最終ネット値と駆動力を求める制
    御手段(3)とよりなることを特徴とするスイッチング
    素子の論理シミュレーション方式。 2)前記駆動力は前記接続点に接続される各回路素子に
    流れる電流値もしくは電圧値であり前記ネット値とは前
    記接続点に接続される駆動力の緩和であることを特徴と
    する請求項1記載のスイッイチング素子の論理シミュレ
    ーション方式。 3)前記制御手段(3)は前記ネット評価手段(1)と
    前記駆動力評価手段(2)とを複数回繰り返し動作させ
    ることを特徴とする請求項1記載のスイッチング素子の
    論理シミュレーション方式。
JP63233518A 1988-09-20 1988-09-20 スイッチング素子の論理シミュレーション方式 Pending JPH0282346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63233518A JPH0282346A (ja) 1988-09-20 1988-09-20 スイッチング素子の論理シミュレーション方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63233518A JPH0282346A (ja) 1988-09-20 1988-09-20 スイッチング素子の論理シミュレーション方式

Publications (1)

Publication Number Publication Date
JPH0282346A true JPH0282346A (ja) 1990-03-22

Family

ID=16956287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63233518A Pending JPH0282346A (ja) 1988-09-20 1988-09-20 スイッチング素子の論理シミュレーション方式

Country Status (1)

Country Link
JP (1) JPH0282346A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372524A (ja) * 1989-05-31 1991-03-27 Mitsui Petrochem Ind Ltd ポリエチレンテレフタレート

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372524A (ja) * 1989-05-31 1991-03-27 Mitsui Petrochem Ind Ltd ポリエチレンテレフタレート

Similar Documents

Publication Publication Date Title
Najm et al. Probabilistic simulation for reliability analysis of CMOS VLSI circuits
Vierhaus et al. CMOS bridges and resistive transistor faults: IDDQ versus delay effects
JP2002353804A (ja) レベルシフト回路
JPH02184112A (ja) マルチプレクサ回路
US6090149A (en) System and method for detecting floating nodes within a simulated integrated circuit
Salama et al. Modeling for CMOS circuit design
US6020754A (en) Look up table threshold gates
US5404056A (en) Semiconductor integrated circuit device with independently operable output buffers
JPH0282346A (ja) スイッチング素子の論理シミュレーション方式
US5469079A (en) Flip-flop for use in LSSD gate arrays
JPH06224730A (ja) 出力バッファ回路
Addala et al. 63 Fault simulation algorithm for transistor single stuck short faults
KR0185407B1 (ko) 기록 승인 회로
US6570409B2 (en) Current steering logic circuits
Ruan et al. Logic simulation with current-limited switches
Zaghloul et al. Fault simulation in CMOS VLSI circuits
Matthäus et al. CMOS fault modeling, test generation and design for testability
Favalli et al. Fault simulation for general FCMOS ICs
Wang et al. A novel current model for CMOS gates
CN87105419A (zh) 带有预充电电路的自定时可编程逻辑阵列
CN119511036A (zh) 用于芯片的模拟量测量电路和模拟量测量设备
US5163019A (en) Binary carry circuitry
Tang et al. A graph representation for programmable logic arrays to facilitate testing and logic design
JP3076267B2 (ja) 半導体集積回路
Zaghloul et al. Fault modeling of physical failures in CMOS VLSI circuits