JPH0282371A - Picture processor - Google Patents
Picture processorInfo
- Publication number
- JPH0282371A JPH0282371A JP63233719A JP23371988A JPH0282371A JP H0282371 A JPH0282371 A JP H0282371A JP 63233719 A JP63233719 A JP 63233719A JP 23371988 A JP23371988 A JP 23371988A JP H0282371 A JPH0282371 A JP H0282371A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- projection
- image
- picture
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Analysis (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
画像処理装置、特に、画像処理や画像認識の際にその前
処理として行われる二次元画像の投影の技術に関し、
処理を複雑にすることなく二次元画像を任意の方向に投
影可能とし、ひいては画像処理や画像認識等の信顛性の
向上に寄与させることを目的とし、対象パターンの画像
を検知する画像検知系と、該検知された二次元画像を格
納するための対象パターンメモリと、二次元画像の投影
パターンを格納するための投影パターンメモリと、該投
影パターンの構成画素数を指定すると共に、該投影パタ
ーンを前記対象パターンのメモリ領域上で走査するため
のアドレス位置を指定し、任意の画像投影方向と直交す
る方向に該アドレス位置を制御する手段と、該アドレス
位置の制御に基づきメモリから読め出されたデータと前
記投影パターンの内容に従って前記二次元画像の対象パ
ターンにおける特定の値の画素数を計数する計数回路と
を具備し、前記アドレス位置を順次変化させながら前記
計数回路における画素数の計数を繰り返し、それに基づ
き前記対象パターンの所定の領域に対する画像投影を前
記任意の画像投影方向に行うように構成する。[Detailed Description of the Invention] [Summary] The present invention relates to an image processing device, particularly a two-dimensional image projection technology that is performed as pre-processing during image processing and image recognition. The aim is to enable projection in any direction and contribute to improving the reliability of image processing, image recognition, etc., and includes an image detection system that detects images of target patterns and stores the detected two-dimensional images. A target pattern memory for storing a projection pattern of a two-dimensional image, a projection pattern memory for storing a projection pattern of a two-dimensional image, and the number of constituent pixels of the projection pattern are specified, and the projection pattern is scanned on the memory area of the target pattern. means for specifying an address position for the image projection and controlling the address position in a direction perpendicular to an arbitrary image projection direction; and means for controlling the address position in a direction perpendicular to an arbitrary image projection direction; and a counting circuit that counts the number of pixels of a specific value in the target pattern of the dimensional image, and repeats counting the number of pixels in the counting circuit while sequentially changing the address position, and based on the count of the number of pixels of the target pattern. The image is projected in the arbitrary image projection direction.
本発明は、画像処理装置に関し、特に、画像処理や画像
認識の際にその前処理として行われる二次元画像の投影
の技術に関する。The present invention relates to an image processing device, and particularly to a technology for projecting a two-dimensional image that is performed as preprocessing during image processing or image recognition.
第5図に一例として示されるように、画像投影は通常、
二次元二値化画像の対象パターンP。に対してX方向(
行方向)およびX方向(列方向)にそれぞれ行毎のパタ
ーン画素数、列毎のパターン画素数を計数することによ
り行われる。このような処理を高速に行うために、画像
処理システムには画像投影回路が使用されている。第6
図にその一構成例が示される。As shown by way of example in FIG.
Target pattern P of a two-dimensional binarized image. in the X direction (
This is performed by counting the number of pattern pixels per row and the number of pattern pixels per column in the row direction) and the X direction (column direction), respectively. In order to perform such processing at high speed, image projection circuits are used in image processing systems. 6th
An example of the configuration is shown in the figure.
第6図に示される画像投影回路は、投影されるべき対象
パターンの二値化画像を格納するためのフレームメモリ
1と、該フレームメモリにおいて行方向あるいは列方向
にアドレス指定を制御するアドレス制御回路2と、該ア
ドレス指定に基づき該対象パターンの画素数を行毎ある
いは列毎に計数する計数回路3と、該計数回路における
計数結果を一時格納しておくための回路、例えばレジス
タ4、とからなっている。The image projection circuit shown in FIG. 6 includes a frame memory 1 for storing a binary image of a target pattern to be projected, and an address control circuit for controlling addressing in the row direction or column direction in the frame memory. 2, a counting circuit 3 that counts the number of pixels of the target pattern on a row-by-row or column-by-column basis based on the address designation, and a circuit, for example, a register 4, for temporarily storing the counting results in the counting circuit. It has become.
ところがこの構成では、画像投影は行方向あるいは列方
向にのみ可能(第5図参照)であるため、場合によって
は不都合が生じる。例えば、対象パターンの二次元二値
化画像がメモリのxy座標面上で本来在るべき方向から
傾いている場合、つまり回転している場合には、そのX
方向およびy方向への画像投影(行毎のパターン画素数
および列毎のパターン画素数)は、第5図に示されるX
方向投影画像PXおよびy方向投影画像Pyとは異なる
ものとなってしまう。従って、画像投影の後の段階で行
われるパターンの照合やそれに基づくパターン認識が正
確に行えないという不都合が起こり得る。これは、画像
処理や画像認識等を高信頼度で行うという観点から好ま
しくない。However, with this configuration, image projection is possible only in the row or column direction (see FIG. 5), which may cause problems in some cases. For example, if the two-dimensional binarized image of the target pattern is tilted from the original direction on the xy coordinate plane of the memory, that is, if it is rotated, the
The image projection (number of pattern pixels per row and number of pattern pixels per column) in the direction and y direction is shown in FIG.
The direction projection image PX and the y-direction projection image Py will be different. Therefore, there may be an inconvenience that pattern matching performed at a stage after image projection and pattern recognition based on the pattern matching cannot be performed accurately. This is not preferable from the viewpoint of performing image processing, image recognition, etc. with high reliability.
一方、上述した問題に対処するために、その対象画像を
回転させて本来在るべき方向に修正することが考えられ
るが、これは、画像処理のアルゴリズムが複雑化するの
で、効率の良い方策とは言えない。On the other hand, in order to deal with the above-mentioned problem, it is possible to rotate the target image and correct it in the original direction, but this would complicate the image processing algorithm, so this is not an efficient measure. I can't say that.
本発明は、かかる従来技術における課題に鑑み創作され
たもので、処理を複雑にすることなく二次元画像を任意
の方向に投影可能とし、ひいては画像処理や画像認識等
の信頼性の向上に寄与させることができる画像処理装置
を提供することを目的としている。The present invention was created in view of the problems in the prior art, and enables two-dimensional images to be projected in any direction without complicating processing, thereby contributing to improving the reliability of image processing, image recognition, etc. The object of the present invention is to provide an image processing device that can perform the following functions.
上述した従来技術における課題は、画像投影を、メモリ
領域上で行方向あるいは列方向のみならず、斜め方向に
も行えるよう構成することにより、解決される。The above-mentioned problems in the prior art can be solved by configuring the memory area so that image projection can be performed not only in the row direction or the column direction, but also in the diagonal direction.
従っ“ζ、本発明によれば、対象パターンの画像を検知
する画像検知系と、該検知された二次元画像を格納する
ための対象パターンメモリと、二次元画像の投影パター
ンを格納するための投影パターンメモリと、該投影パタ
ーンの構成画素数を指定すると共に、該投影パターンを
前記対象パターンのメモリ領域上で走査するためのアド
レス位置を指定し、任意の画像投影方向と直交する方向
に該アドレス位置を制御する手段と、該アドレス位置の
制御に基づきメモリから読み出されたデータと前記投影
パターンの内容に従って前記二次元画像の対象パターン
における特定の値の画素数を計数する計数回路とを具備
し、前記アドレス位置を順次変化させながら前記計数回
路における画素数の計数を繰り返し、それに基づき前記
対象バターンの所定の領域に対する画像投影を前記任意
の画像投影方向に行うようにしたことを特徴とする画像
処理装置が提供される。Therefore, according to the present invention, an image detection system for detecting an image of a target pattern, a target pattern memory for storing the detected two-dimensional image, and a target pattern memory for storing a projection pattern of the two-dimensional image are provided. Specify the projection pattern memory and the number of constituent pixels of the projection pattern, and specify the address position for scanning the projection pattern on the memory area of the target pattern, and scan the projection pattern in a direction perpendicular to an arbitrary image projection direction. means for controlling an address position; and a counting circuit for counting the number of pixels of a specific value in the target pattern of the two-dimensional image according to the data read out from the memory based on the control of the address position and the contents of the projection pattern. The counting circuit repeats counting the number of pixels while sequentially changing the address position, and based on the counted number of pixels, an image is projected onto a predetermined area of the target pattern in the arbitrary image projection direction. An image processing device is provided.
上述した構成によれば、投影パターンは、対象パターン
のメモリ領域上で、制御手段によって指定され且9順次
変更されるアドレス位置に基づいて走査される。この走
査は、任意の画像投影方向と直交する方向に制御される
。そして、走査が行われ′Cいる時に、投影パターンの
内容に従って対象パターンにおける特定の値の画素数を
計数し、その計数を繰り返すごとにより、画像投影が行
われるようになっている。According to the above-described configuration, the projection pattern is scanned on the memory area of the target pattern based on the address position specified by the control means and sequentially changed nine times. This scanning is controlled in a direction perpendicular to an arbitrary image projection direction. Then, when scanning is performed, the number of pixels of a specific value in the target pattern is counted according to the contents of the projection pattern, and each time the counting is repeated, image projection is performed.
従って、たとえ対象パターンがメモリ領域上で本来在る
べき方向から回転している場合であっても、その回転方
向に応じて投影パターンの走査方向、すなわちアドレス
位置を制御すれば、処理を複雑にすることなく画像投影
を行うことができる。Therefore, even if the target pattern is rotated from its original direction in the memory area, controlling the scanning direction of the projection pattern, that is, the address position, according to the rotation direction can make processing more complicated. Image projection can be performed without
ごれは、画像処理や画像認識等の信顛性の向上に寄与す
る。Dirt contributes to improving the reliability of image processing, image recognition, etc.
なお、本発明の他の構成上の特徴および作用の詳細につ
いては、添付図面を参照しつつ以下に記述される実施例
を用いて説明する。Note that other structural features and details of the operation of the present invention will be explained using the embodiments described below with reference to the accompanying drawings.
第1図には本発明の一実施例としての画像処理装置の構
成がブロック的に示される。FIG. 1 shows in block form the configuration of an image processing apparatus as an embodiment of the present invention.
本装置は、投影の対象となるパターンP。の画像を検知
(撮像)シ゛ζ二次元二値化画像に変換する検知系11
と、該検知系からの二次元二値化画像を格納するための
画像メモリ比と、システムハス21と、投影パターンP
2等の画像入力を行うための画像入力装置22と、画像
投影を含む各種制御を行う中央処理装置(CPU)23
と、画像投影回路とから構成されている。この画像投影
回路は、フレームメモリ13と、投影パターンメモ1月
4と、2つのレジスタ15および18と、アドレス制御
回路16と、計数回路17と、2つのバス切り換え回路
19および20とを含んで構成されている。This device uses a pattern P to be projected. Detection system 11 that converts the image of detection (imaging) into a two-dimensional binarized image
, an image memory ratio for storing a two-dimensional binarized image from the detection system, a system lotus 21, and a projection pattern P.
An image input device 22 for inputting a second image, and a central processing unit (CPU) 23 for performing various controls including image projection.
and an image projection circuit. This image projection circuit includes a frame memory 13, a projection pattern memo 4, two registers 15 and 18, an address control circuit 16, a counting circuit 17, and two bus switching circuits 19 and 20. It is configured.
フレームメモリ13には、画像メモリ12に格納されて
いる二次元二値化画像の対象パターンP。がシステムハ
ス21およびハス切り換え回路19を介して取り込まれ
るようになっており、一方、投影パターンメモ1月4に
は、画像入力装置22から適宜入力される二次元二値化
画像の投影パターンP、がシステムハス21およびバス
切り換え回路20を介して取り込まれるようになってい
る。また、レジスタ15には、投影パターンP、の構成
画素数、すなわち大きさ(X、Y) 、および、投影パ
ターンPPを対象パターンP。のメモリ領域上で走査す
るためのアドレス位置(x、 y)が、CPU23から
の指定および制御に基づいて格納されるようになってい
る。The frame memory 13 stores the target pattern P of the two-dimensional binarized image stored in the image memory 12. is imported via the system lotus 21 and the lotus switching circuit 19, while the projection pattern memo January 4 contains the projection pattern P of the two-dimensional binarized image inputted from the image input device 22 as appropriate. , are taken in via the system bus 21 and the bus switching circuit 20. The register 15 also contains the number of constituent pixels, that is, the size (X, Y) of the projection pattern P, and the number of pixels constituting the projection pattern P, as well as the target pattern P. Address positions (x, y) for scanning on the memory area of the memory area are stored based on designation and control from the CPU 23.
アドレス制御回路16は、CPU23からの画像投影の
開始指令に応答して、その指定されたアドレス位ff(
x、y)を所望の画像投影方向と直交する方向に制御す
る機能を有している。アドレス制御回路16がアドレス
位置(x、y)の制御を行っている時、指定されたアド
レスに対応してフレームメモリ13および投影パターン
メモリ14からそれぞれデータが読み出され、該データ
はそれぞれ対応のハス切り換え回路19.20を介して
計数回路17に取り込まれる。計数回路17は、アドレ
ス制御に基づき読み出されたデータと投影パターンP、
の内容に従って、二次元二値化画像の対象パターンP0
における特定の値(”1′”および”0”)の画素の数
を計数する機能を有している。レジスタ18は、計数回
路17における計数結果を一時格納しておくためのもの
である。In response to an image projection start command from the CPU 23, the address control circuit 16 controls the specified address position ff(
x, y) in a direction perpendicular to the desired image projection direction. When the address control circuit 16 is controlling the address position (x, y), data is read from the frame memory 13 and the projection pattern memory 14 in accordance with the specified address, and the data is It is taken into the counting circuit 17 via the lotus switching circuits 19 and 20. The counting circuit 17 receives the data read out based on address control and the projection pattern P,
According to the contents of the target pattern P0 of the two-dimensional binarized image
It has a function of counting the number of pixels having a specific value ("1'" and "0") in the image. The register 18 is used to temporarily store the counting results of the counting circuit 17.
また、バス切り換え回路19 (20)は、CPU23
からのハス方向切り換え指令に応答して、■システムバ
ス21を介して送られてくるデータをフレームメモリ1
3(投影パターンメモリ14)に格納するか、あるいは
、■該メモリ13(14)から読み出されたデータを計
数回路17に伝達するか、を選択するための回路である
。つまり、アドレス制御回路16が機能していない時は
■の方向で、アドレス制御回路16が機能している時は
■の方向で、ハスが専用されるようになっている。Further, the bus switching circuit 19 (20) is connected to the CPU 23.
In response to the frame direction switching command from the system bus 21, data sent via the system bus 21 is transferred to the frame memory 1.
3 (projection pattern memory 14), or (2) transmitting the data read out from the memory 13 (14) to the counting circuit 17. That is, when the address control circuit 16 is not functioning, the lotus is dedicated in the direction of ■, and when the address control circuit 16 is functioning, it is in the direction of ■.
本実施例における計数回路17およびレジスタ18は、
その−構成例として第2図に示されるように、フレーム
メモ1月3から読み出された二値化対象パターンの信号
に応答するインハークINV と、該インバータの出力
と投影パターンメモIn4から読み出された二値化投影
パターンの信号に応答するアントケート八1と、二値化
対象パターンの信号および二値化投影パターンの信号に
応答するアンドゲート八2と、アントゲ−1・八1から
出力されるディジタル値を計数するカウンタ18Aと、
アンドゲートA2から出力されるディジタル値を計数す
るカウンタ18B とから構成される。The counting circuit 17 and register 18 in this embodiment are as follows:
As shown in FIG. 2 as an example of its configuration, there is an inverter INV that responds to the signal of the pattern to be binarized read from the frame memo 1/3, and an inverter that responds to the signal of the pattern to be binarized read from the frame memo 1/3, and an inverter that responds to the signal of the pattern to be binarized read from the output of the inverter and the projection pattern memo In4. Antogate 81 responds to the signal of the binarized projection pattern, and AND gate 82 responds to the signal of the binarized target pattern and the signal of the binarized projection pattern. a counter 18A that counts the digital value;
The counter 18B counts the digital value output from the AND gate A2.
第2図に例示の回路では、二値化投影パターンが“0パ
の時はアントゲ−)Alおよび八2が共に閉じているの
で、カウンタ18八および18Bは共に機能しない。二
値化投影パターンが“1″の状態にある時、二値化対象
パターンが°“0”の場合にはアンドゲート八1のみが
開くの゛で、カウンタ18八が機能して“0”の画素数
を計数する。逆に、同様に、二値化投影パターンが“1
°゛の状態にある時、二値化対象パターンが“′1°′
の場合にはアンドゲートA2のみが開くので、カウンタ
18Bが機能して°1″の画素数を計数する。In the circuit illustrated in FIG. 2, when the binarized projection pattern is "0", both the counters 188 and 18B are closed, so the counters 188 and 18B do not function. When is in the state of "1", if the pattern to be binarized is "0", only the AND gate 81 is opened, and the counter 188 functions to count the number of "0" pixels. Conversely, similarly, if the binarized projection pattern is “1”
When in the state of °゛, the pattern to be binarized is “′1°”
In this case, only the AND gate A2 is opened, so the counter 18B functions to count the number of pixels of °1''.
次に、第1図装置による画像投影処理について第3図を
参照しながら説明する。Next, image projection processing by the apparatus shown in FIG. 1 will be explained with reference to FIG. 3.
図中、(a) は投影されるべきパターン、つまり対象
パターンP。の−例を示し、説明の簡単化のため、10
X 10画素のメモリ領域に13画素(ハンチングで
表示)からなる対象パターンP。が格納されている場合
を示している。 (b)は投影パターンP、の走査と該
走査に基づく投影結果の関係を示すもので、図示の例で
は、投影パターンP、は対角線方向に配列された4つの
画素を含む4×4画素領域(破線表示)を有しζいる。In the figure, (a) is a pattern to be projected, that is, a target pattern P. - To give an example and to simplify the explanation, 10
Target pattern P consisting of 13 pixels (displayed by hunting) in a memory area of X 10 pixels. is stored. (b) shows the relationship between the scanning of the projection pattern P and the projection result based on the scanning. In the illustrated example, the projection pattern P is a 4×4 pixel area including four pixels arranged diagonally. (indicated by a broken line) and ζ.
また、白抜きの太い矢印は投影パターンP、の走査方向
を表し、ハツチングで示される太い矢印は画像の投影方
向を表す。Moreover, the thick white arrow represents the scanning direction of the projection pattern P, and the thick arrow indicated by hatching represents the projection direction of the image.
前述したように、投影パターンP、は、対象パターンP
。のメモリ領域(IOXIO画素)上で画像投影方向と
直交する方向に走査され、その走査のためのアドレス位
置は、アドレス制御回路16を介してCPU23により
指定され且つ順次変更されるようになっている。この場
合、アドレス位置は、第3図に示される切り出し開始点
M(x、いに対応している。この切り出し開始点M(x
、y)は、図示の例では、xy座標上で点(0,0)を
起点として、順次、(0,1)→(1,1,)→(1,
2)→(2,2)→(2,3)→(3,3)→(3,4
)→(4,4)→(4,5)→(5,5)→(5,6)
と移動し、最終的に(6,6)に落ち着くように制御さ
れる。As mentioned above, the projection pattern P is the target pattern P
. The memory area (IOXIO pixels) of the image is scanned in a direction perpendicular to the image projection direction, and the address position for the scan is designated by the CPU 23 via the address control circuit 16 and is sequentially changed. . In this case, the address position corresponds to the extraction start point M(x, i) shown in FIG.
, y) are sequentially (0,1)→(1,1,)→(1,
2) → (2,2) → (2,3) → (3,3) → (3,4
)→(4,4)→(4,5)→(5,5)→(5,6)
and finally settles on (6, 6).
アドレス位置が点(0,0)から点(6,6)に移動す
る過程において、投影パターンP、の“1′の画素領域
が対象パターンP。の′0″または“′1”の画素領域
と重なり、その重なる画素数に応じて第2図のカウンタ
18A、18Bがそれぞれ対象パターンP。In the process of the address position moving from point (0, 0) to point (6, 6), the pixel area “1” of the projection pattern P is changed to the pixel area “0” or “1” of the target pattern P. The counters 18A and 18B in FIG. 2 each correspond to the target pattern P according to the number of overlapping pixels.
の“0′°の画素数、“1″の画素数を計数する。第3
図(b)に図示される画素数は、投影パターンP。Count the number of pixels at "0'°" and the number of pixels at "1".Third
The number of pixels illustrated in Figure (b) is the projection pattern P.
の°°1”の画素領域が対象パターンP。の°゛1”の
画素領域と重なった時の数を表している。It represents the number of times when the pixel area of 0.1'' overlaps the pixel area of 0.1'' of the target pattern P.
このように、木実絶倒によれば、投影パターンP、を対
象パターンP。のメモリ領域上で走査するためのアドレ
ス位置は、第3図(b)に矢印で示されるように順次変
更されるようになっている。In this way, according to Kinomi Zetsukuru, the projected pattern P is the target pattern P. The address positions for scanning on the memory area of are sequentially changed as shown by arrows in FIG. 3(b).
そして、走査が行われている時に、投影パターンP、の
内容に従っ゛C対象パターンP。の°゛0”または“1
″の画素数を計数し、その計数を繰り返すごとにより、
画像投影が行われる。従って、仮に対象パターンP。が
メモリ領域上で本来在るべき方向から回転している場合
であっても、その回転方向に応して投影パターンPpの
走査方向を制御すればよい。つまり、投影パターンP+
’の走査方向を適宜制御するごとにより、任意の方向へ
の画像投影が可能となる。Then, while scanning is being performed, a target pattern P is created according to the contents of the projection pattern P. °゛0” or “1”
By counting the number of pixels of ″ and repeating the counting,
Image projection is performed. Therefore, suppose the target pattern P. Even if the projection pattern Pp is rotated from its original direction on the memory area, the scanning direction of the projection pattern Pp may be controlled in accordance with the rotation direction. In other words, the projection pattern P+
By appropriately controlling the scanning direction of ', it is possible to project an image in any direction.
上述した実施例では、対角線方向に配列された4つの画
素を含む4×4画素領域をもつ投影パターンPP (
第3図参照)を、該対角線方向と直交する方向(X軸方
向をOoの基準とすると、45゜方向)に走査した場合
について説明したが、これは、フレームメモリの大きさ
、画像処理の内容等に応じて適宜その画素数および走査
方向は変更される。例えば、第411il(a)〜(f
)に示されるような各走査例が考えられる。なお、ハツ
チングで示される部分は投影パターン、太い矢印は該投
影パターンの走査方向を示す。In the embodiment described above, the projection pattern PP (
(see Figure 3) is scanned in a direction perpendicular to the diagonal direction (45° direction if the The number of pixels and scanning direction are changed as appropriate depending on the content. For example, Sections 411il(a)-(f
) are possible. Note that the hatched portion indicates the projection pattern, and the thick arrow indicates the scanning direction of the projection pattern.
第4図(a)は、10×1画素領域をもつ投影パターン
P1かX方向(90°力向)に走査される様子を示すも
ので、この場合、切り出し開始点M(χ、y>は、xy
座標上で点(0,0)を起点として、(0,1)、(0
,2) 、・・・・・・、と移動し、最終的に(0,9
)に落ち着く。また、同図(b)は、1×10画素領域
をもつ投影パターンP2がX方向(0°方向)に走査さ
れる様子を示すもので、この場合、切り出し開始点M(
x、いは、点(0,0)を起点として、(1、O)、(
2,0) 、・・・・・・、と移動し、最終的に(9,
0)に落ち着く。第4図(a) 、 (l])の走査形
態については、第5図の走査形態と同様である。第4図
(c)は、前述した第3図の場合と同しであるので、そ
の説明は省略する。FIG. 4(a) shows how the projection pattern P1 having a 10×1 pixel area is scanned in the X direction (90° force direction). In this case, the cutting start point M (χ, y> is ,xy
Starting from point (0,0) on the coordinates, (0,1), (0
,2) ,..., and finally (0,9
). In addition, FIG. 6B shows how the projection pattern P2 having a 1×10 pixel area is scanned in the X direction (0° direction), and in this case, the cutting start point M (
x, or starting from point (0,0), (1,O), (
2,0),..., and finally (9,
It settles on 0). The scanning form in FIGS. 4(a) and 4(l) is the same as the scanning form in FIG. 5. Since FIG. 4(c) is the same as the case of FIG. 3 described above, the explanation thereof will be omitted.
第4図(d)は、4つの画素を含む4×4画素領域をも
つ投影パターンP3が135°方向に走査される様子を
示すもので、この場合、切り出し開始点M(×、y)は
、点(10,0)を起点として、(9,0)、(9,1
) 、(8,1) 、(8,2) 、(7,2) 、・
・・・・・、と移動し、最終的に(4、6)に落ち着く
。同図(e)は、9つの画素を含む5×5画素領域をも
つ投影パターンP、が45°方向に走査される様子を示
すもので、この場合、切り出し開始点M (x、 y)
は、点(0,0)を起点として、(LO) 、(1,1
) 、(2,1) 、(2,2)、・・・・・・、と移
動し、最終的に(5,5)に落ち着く。同様に、第4図
(f)は、6つの画素を含む6×3画素領域をもつ投影
パターンP5が110°力向に走査される様子を示すも
ので、この場合、切り出し開始点M(x、y)は、点(
10,0)を起点として、例えば、(9,0) 、(9
,2) 、(8,2) 、(8,4) 、(7,4)、
(7,6) 、(6,6)と移動し、最終的に(6,7
)に落ち着く。FIG. 4(d) shows how a projection pattern P3 having a 4×4 pixel area including four pixels is scanned in a 135° direction. In this case, the cutting start point M(x, y) is , starting from point (10,0), (9,0), (9,1
) , (8,1) , (8,2) , (7,2) ,・
...and finally settles on (4, 6). Figure (e) shows how a projection pattern P having a 5×5 pixel area including nine pixels is scanned in a 45° direction. In this case, the cutting start point M (x, y)
starts from the point (0,0), (LO), (1,1
), (2,1), (2,2), etc., and finally settles on (5,5). Similarly, FIG. 4(f) shows how a projection pattern P5 having a 6×3 pixel area including 6 pixels is scanned in the 110° force direction, and in this case, the cutting start point M(x , y) is the point (
10,0) as the starting point, for example, (9,0), (9
,2) ,(8,2) ,(8,4) ,(7,4),
(7,6), (6,6), and finally (6,7
).
以上説明したように本発明によれば、所望と−3る画像
投影方向に応じ′ζ投影パターンのアドレス位置を対象
パターンのメモ’J ’pH域上で順次変更し、G
それに基づき走査を行うようにしているので、二次元画
像を任意の方向に投影することができる。As explained above, according to the present invention, the address position of the 'ζ projection pattern is sequentially changed on the memo 'J' pH range of the target pattern according to the desired image projection direction, and scanning is performed based on G. Therefore, a two-dimensional image can be projected in any direction.
これは、画像処理や画像認識等の信頼性の向上に寄与す
るものである。This contributes to improving the reliability of image processing, image recognition, etc.
第1図は本発明の一実施例としての画像処理装置の構成
を示すブロック図、
第2図は第1図装置における計数回路とレジスタの一構
成例を示す回路図、
第3図(a)および(b)は第1図装置による画像投影
処理を説明するための図で、(a)は対象パターン、(
b)は投影パターンの走査と投影結果の関係を示す図、
第4図(a)〜(f)はそれぞれ第1図装置における投
影パターンの各走査例を示す図、
第5図は画像投影を説明するための図、第6図は従来形
装置におりる画像投影回路の一例を示すブロック図、
である。
(符号の説明)
11・・・画像検知系、13・・・対象パターンメモリ
(フレームメモリ)、14・・・投影パターンメモリ、
16・・・アドレス制御回路、17・・・計数回路、2
3・・・中央処理装置(cpu) 、p、・・・対象パ
ターン、PP・・・投影パターン。FIG. 1 is a block diagram showing the configuration of an image processing device as an embodiment of the present invention, FIG. 2 is a circuit diagram showing an example of the configuration of a counting circuit and a register in the device shown in FIG. 1, and FIG. 3(a) and (b) are diagrams for explaining image projection processing by the apparatus in FIG. 1, where (a) is a target pattern, (
b) is a diagram showing the relationship between the scanning of the projection pattern and the projection result; FIGS. 4(a) to (f) are diagrams each showing an example of each scan of the projection pattern in the apparatus shown in FIG. 1; FIG. FIG. 6 is a block diagram showing an example of an image projection circuit included in a conventional device. (Explanation of symbols) 11... Image detection system, 13... Target pattern memory (frame memory), 14... Projection pattern memory,
16... Address control circuit, 17... Counting circuit, 2
3... Central processing unit (CPU), p... Target pattern, PP... Projection pattern.
Claims (1)
11)と、 該検知された二次元画像を格納するための対象パターン
メモリ(13)と、 二次元画像の投影パターン(P_P)を格納するための
投影パターンメモリ(14)と、該投影パターンの構成
画素数を指定すると共に、該投影パターンを前記対象パ
ターンのメモリ領域上で走査するためのアドレス位置を
指定し、任意の画像投影方向と直交する方向に該アドレ
ス位置を制御する手段(16、23)と、 該アドレス位置の制御に基づきメモリから読み出された
データと前記投影パターンの内容に従って前記二次元画
像の対象パターンにおける特定の値の画素数を計数する
計数回路(17)とを具備し、前記アドレス位置を順次
変化させながら前記計数回路における画素数の計数を繰
り返し、それに基づき前記対象パターンの所定の領域に
対する画像投影を前記任意の画像投影方向に行うように
したことを特徴とする画像処理装置。[Claims] An image detection system (
11), a target pattern memory (13) for storing the detected two-dimensional image, a projection pattern memory (14) for storing the projection pattern (P_P) of the two-dimensional image, and a target pattern memory (14) for storing the projection pattern (P_P) of the two-dimensional image. means (16, 23), and a counting circuit (17) that counts the number of pixels of a specific value in the target pattern of the two-dimensional image according to the data read out from the memory based on the control of the address position and the contents of the projection pattern. The counting circuit repeats counting the number of pixels while sequentially changing the address position, and based on the counted number of pixels, an image is projected onto a predetermined area of the target pattern in the arbitrary image projection direction. Image processing device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63233719A JPH0282371A (en) | 1988-09-20 | 1988-09-20 | Picture processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63233719A JPH0282371A (en) | 1988-09-20 | 1988-09-20 | Picture processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0282371A true JPH0282371A (en) | 1990-03-22 |
Family
ID=16959490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63233719A Pending JPH0282371A (en) | 1988-09-20 | 1988-09-20 | Picture processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0282371A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05165970A (en) * | 1991-12-17 | 1993-07-02 | Juki Corp | Image processing device |
-
1988
- 1988-09-20 JP JP63233719A patent/JPH0282371A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05165970A (en) * | 1991-12-17 | 1993-07-02 | Juki Corp | Image processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01155484A (en) | Character reader | |
| JPH03294976A (en) | Reference mark pattern detecting device | |
| JPH0810132B2 (en) | Target pattern rotation angle detection method | |
| JPH06325162A (en) | Image processor | |
| JP2634905B2 (en) | How to paint shapes | |
| JP2838556B2 (en) | Image processing device | |
| JP2536183B2 (en) | Image processing method and apparatus | |
| KR102161453B1 (en) | High resolution pattern scanning method and the apparatus thereof | |
| JPH01116587A (en) | Image data transfer circuit | |
| JPS61134884A (en) | Image processor | |
| JPH0731733B2 (en) | Rectangle detector | |
| JPH06274648A (en) | Image generator | |
| JPS6290787A (en) | Pattern matching method | |
| JPS6149281A (en) | Pattern inspection device | |
| JPH08315147A (en) | Template matching method | |
| JPH0666248B2 (en) | Beam scanning drawing device | |
| JPS61131084A (en) | Picture processor | |
| JPS62239279A (en) | Scanning direction changeover system in raster scanning | |
| JPH0143352B2 (en) | ||
| JPH04360287A (en) | Binary image processor | |
| JPH0750504B2 (en) | Pattern recognition device | |
| JPS63104187A (en) | Area specification system | |
| JPH04302071A (en) | Optical character reader | |
| JPS6257079A (en) | Smoothing device | |
| JPH07182505A (en) | Image rotation device for printing |