JPH0282377A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH0282377A JPH0282377A JP63235515A JP23551588A JPH0282377A JP H0282377 A JPH0282377 A JP H0282377A JP 63235515 A JP63235515 A JP 63235515A JP 23551588 A JP23551588 A JP 23551588A JP H0282377 A JPH0282377 A JP H0282377A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit
- microcomputer
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000011161 development Methods 0.000 abstract description 6
- 238000011156 evaluation Methods 0.000 description 28
- 230000006870 function Effects 0.000 description 24
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- VWDWKYIASSYTQR-UHFFFAOYSA-N sodium nitrate Chemical compound [Na+].[O-][N+]([O-])=O VWDWKYIASSYTQR-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にマイクロコンピュ
ータと様々な回路が同一デバイス上で結合された半導体
集積回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit, and particularly to a semiconductor integrated circuit in which a microcomputer and various circuits are combined on the same device.
現在マイクロコンピュータ(以下、CPUという)をメ
インにして、この他に様々な機能を持ったデバイスを同
一デバイス上で結合して新たな集積回路を設計する手法
が盛んになってきている。BACKGROUND ART Currently, a method of designing a new integrated circuit using a microcomputer (hereinafter referred to as a CPU) as the main device and combining devices with various other functions on the same device is becoming popular.
これは、従来は2つ以上のデバイスであったものが1つ
のデバイスで済むという、実装面積上で大きなメリット
が得られるがらである。This has the advantage of reducing the mounting area by requiring only one device instead of two or more devices in the past.
実装上では大きなメリットがあり、さらに集積回路だけ
の視点で考えた場合特に問題の無いこの方法も、プログ
ラム開発の点から考えると難しい問題がある。以下にこ
の点について述べる。Although this method has great advantages in terms of implementation and has no particular problems when considered only from the perspective of integrated circuits, it has some difficult problems when considered from the point of view of program development. This point will be discussed below.
まず、第2図は従来タイプのCPUとその他の機能を持
った回路ブロックが結合された半導体集積回路20の構
成図である。これは、メインになるCPUl0とCPU
l0以外の機能を持った専用部3、CPUl0からの入
出力を先はどの専用部か集積回路外部に入出力するかを
決定する制御部6、およびそれらを結ぶバスlla、1
lb1さらに専用部から集積回路外部に入出力する信号
群バス2、CPUl0から集積回路外部に入出力する信
号群バス8から構成されている。信号群バス2.8は端
子として集積回路に装備されている。First, FIG. 2 is a configuration diagram of a semiconductor integrated circuit 20 in which a conventional type CPU and circuit blocks having other functions are combined. This is the main CPUl0 and CPU
A dedicated unit 3 having functions other than l0, a control unit 6 that determines which dedicated unit receives input/output from the CPU l0 first and which input/output is external to the integrated circuit, and buses lla and 1 that connect them.
It further comprises a signal group bus 2 that inputs and outputs from the dedicated section to the outside of the integrated circuit, and a signal group bus 8 that inputs and outputs from the CPU10 to the outside of the integrated circuit. The signal group bus 2.8 is installed as a terminal on the integrated circuit.
通常マイクロコンピュータのプログラム開発は、任意の
プログラムアドレスからのプログラム実行および中断、
中断後のマイクロコンピュータ内部の状態の確認および
状態の変更、マイクロコンピュータの実行状態のトレー
スなど(以後これらを評価機能と呼ぶ)を行ないながら
進めていく。Normally, microcomputer program development involves program execution and interruption from any program address,
The process proceeds while checking the internal state of the microcomputer after the interruption, changing the state, and tracing the execution state of the microcomputer (hereinafter referred to as the evaluation function).
そこでこのような機能を持ったインサーキット・エミュ
レータと呼ばれるシステムを用いて開発を行なうことに
なる。この使い方は、本来マイクロコンヒユータカ実装
される場所にこのエミュレータをプローブと呼ばれる接
続具を介してつなぎ、このエミュレータにこの集積回路
と同じ動作を疑似的にさせることにより行なっていく。Therefore, we decided to develop using a system called an in-circuit emulator that has such functions. This method is performed by connecting this emulator via a connector called a probe to the place where the microcomputer would normally be mounted, and making the emulator simulate the same operation as the integrated circuit.
このようなシステムがないと、どのようなマイクロコン
ピュータでもプログラム開発を効果的に行うことはでき
ない。Without such a system, programs cannot be developed effectively on any microcomputer.
第2図に示す集積回路(これはマイクロコンピュータが
メインになっているので一種のマイクロコンピュータと
みなせ、やはりエミュレータが必要となる)用のエミュ
レータの構成は第3図のようになる。ここで注意すべき
ことは、エミュレータは疑似的に集積回路20と同じ動
作をする必要がありさらに先はど述べた評価機能をも装
備しなければならないということである。しかし、この
ためにエミュレータをT T T、デバイスなどだけで
組むことは実行速度の問題、回路規模の点から実用的で
はない。また、一つの集積回路上にこれらすべての評価
機能を持たせることもプロセス技術上/開発工数上現実
的ではない。The configuration of an emulator for the integrated circuit shown in FIG. 2 (this is mainly a microcomputer, so it can be considered a type of microcomputer, and an emulator is also required) is as shown in FIG. 3. What should be noted here is that the emulator must perform the same operation as the integrated circuit 20 in a pseudo manner, and must also be equipped with the evaluation functions described above. However, for this purpose, it is not practical to assemble an emulator using only TTT, devices, etc. due to execution speed issues and circuit scale. Furthermore, it is not practical in terms of process technology and development man-hours to provide all of these evaluation functions on one integrated circuit.
そこで、通常は集積回路20をいくつかの集積回路に分
割し、さらに様々の回路(たとえば、ブレーク条件検出
回路、トレースメモリ、トレースメモリ制御回路など)
をこれら分割された集積回路に付加してエミュレータを
構成する。また通常CPUl0は単独で一つの集積回路
にされ、しかもここに若干の評価機能(たとえば、ブレ
ーク時の内部状態確認手段など)が装備される(以後こ
のような集積回路を評価用チップと呼ぶ)。なぜなら専
用部に新たな機能が追加されたような場合でも、このよ
う構成にすることによりCPU部分のエミュレータは変
更することなく専用部だけ変更すればすむからである。Therefore, the integrated circuit 20 is usually divided into several integrated circuits, and various circuits (for example, break condition detection circuit, trace memory, trace memory control circuit, etc.) are divided into several integrated circuits.
is added to these divided integrated circuits to construct an emulator. In addition, usually the CPU10 is made into a single integrated circuit, and it is equipped with some evaluation functions (for example, means for checking the internal state at the time of a break) (hereinafter, such an integrated circuit will be referred to as an evaluation chip). . This is because even if a new function is added to the dedicated section, with this configuration, only the dedicated section can be changed without changing the emulator of the CPU section.
この他の構成要素は、専用部だけを独立させた集積回路
(以後専用部LSI)31.専用部LSI31から入出
力されているバス32(これは図2=5−
のバス2と同じであり)、第2図のバスllbと同じバ
ス42がある。また、評価用チップから入出力されてい
るバス41は第2図のバスllaと、バス36はバス8
とそれぞれ同じである。The other components are an integrated circuit (hereinafter referred to as dedicated part LSI) 31. There is a bus 32 (which is the same as the bus 2 in FIG. 2=5-) input and output from the dedicated part LSI 31, and a bus 42 which is the same as the bus llb in FIG. In addition, the bus 41 input and output from the evaluation chip is the bus lla in FIG. 2, and the bus 36 is the bus 8.
are the same as each other.
エミュレータにはこれら評価用チップ40と専用LSI
31を用いるが、この他に実際上プログラム開発に必要
な複雑な実行/中断を評価用チップ上の前述した簡単な
機能を制御して行ない、さラニトレース機能、エミュレ
ータとのマンマシンインタフェース機能を持ったコント
ローラ部39、また集積回路20での制御部6と同等な
回路制御回路37などがある。さらに、エミュレータと
外部とのインタフェース回路33がある。The emulator includes these evaluation chips 40 and a dedicated LSI.
31 is used, but in addition to this, the complex execution/interruption that is actually required for program development is performed by controlling the simple functions mentioned above on the evaluation chip, and it also has a Sarani trace function and a man-machine interface function with the emulator. There is also a controller section 39 , and a circuit control circuit 37 equivalent to the control section 6 in the integrated circuit 20 . Furthermore, there is an interface circuit 33 between the emulator and the outside.
ここで示したように、従来のこの種の半導体集積回路の
構成では、プログラム開発を行なうために必要なエミュ
レータを作る際には評価用チップ、専用LSI、制御部
回路、さらにコントローラを設計する必要がある。この
ほか、もちろん目的である集積回路自身も設計する必要
があった。As shown here, in the conventional configuration of this type of semiconductor integrated circuit, when creating an emulator necessary for program development, it is necessary to design an evaluation chip, a dedicated LSI, a control circuit, and a controller. There is. In addition to this, of course, the purpose of the integrated circuit itself had to be designed.
この様な事をさけるために、以下の試みもなされている
。In order to avoid this kind of thing, the following attempts have been made.
■ アーキテクチャは同一にして専用部のみ異なる半導
体集積回路を種々準備するといったファミリ化を行い、
同一ファミリのそれぞれの集積回路用のエミュレータに
はそのファミリと同一のアーキテクチャでかつ考えうる
最大の資源(ノアミリ中のすべての専用部を含んでいる
)を有するただ一つの評価用チップを用いる手法である
。■ We have created a family of semiconductor integrated circuits that have the same architecture but differ only in dedicated parts.
The emulator for each integrated circuit in the same family uses a single evaluation chip with the same architecture as that family and with the maximum possible resources (including all dedicated parts in the NOA family). be.
■ 評価用チップも開発せず目的とする集積回路(シダ
ルチッフマイクロコンピュータ)t、ニーターつですべ
てもまかなおうとする手法。■ A method that attempts to cover everything with the target integrated circuit (Siddal Chiff microcomputer) and niter without developing an evaluation chip.
このマイクロコンピュータは、通常モードとデバッグモ
ードの2つのモードに切り換えるモード切り替え手段と
、命令をデコードする命令デコーダと、複数の外部端子
と外部端子制御回路とモード切り換え手段がデバッグモ
ードに切り替わっているときには先はどの複数の外部端
子のうちの所定の外部端子を命令入力端子またはデータ
入出力端子に指定し、かつシングルチップ・マイクロコ
ンピュータをマスクまたはスレーブに指定する機能分担
指定手段とを備えている。前記モード切り換え手段が通
常モードに切り替わっている場合には前記命令デコーダ
はマイク四コンピュータ内のフログラム格納メモリから
出力される命令をデコードし、デバッグモードに切り換
わっている場合は機能分担指定手段により命令入力端子
に指定された外部端子から入力された命令をデコードす
る。もし、このマイクロコンピュータがスレーブに指定
されており命令入力端子・データ入出力端子のいずれに
も指定されていない外部端子を制御する命令(すなわち
専用部に対する命令)がデコードされた場合には外部端
子を操作するためのデータをデータ入出力端子に指定さ
れた外部端子より入力または出力する。また、このマイ
クロコンピュータがマスクに指定されており命令入力端
子または前記データ入出力端子に指定された外部端子を
操作する命令がデコードされた時には外部端子を操作す
べきデータをデータ入出力端子に指定された外部端子に
出力または入力する。This microcomputer includes a mode switching means for switching between two modes, a normal mode and a debug mode, an instruction decoder for decoding instructions, a plurality of external terminals, an external terminal control circuit, and a mode switching means when switched to the debug mode. The device further includes function assignment designating means for designating a predetermined external terminal out of a plurality of external terminals as an instruction input terminal or a data input/output terminal, and designating the single-chip microcomputer as a mask or slave. When the mode switching means is switched to the normal mode, the instruction decoder decodes the instructions output from the program storage memory in the computer, and when the mode switching means is switched to the debug mode, the instruction decoder is decoded by the function assignment specifying means. Decodes the command input from the external terminal specified as the input terminal. If this microcomputer is designated as a slave and an instruction to control an external terminal that is not designated as either an instruction input terminal or a data input/output terminal (that is, an instruction for a dedicated section) is decoded, the external terminal Input or output the data for operating the from the external terminal specified as the data input/output terminal. Also, when this microcomputer is designated as a mask and an instruction to operate an external terminal designated as an instruction input terminal or the data input/output terminal is decoded, data to be operated on the external terminal is designated as the data input/output terminal. Output or input to the specified external terminal.
このようにこの手法では、2個の同=なシングルチップ
・マイクロンピユータを用いて評価用チップを構成して
いる。In this way, in this method, the evaluation chip is constructed using two identical single-chip microcontrollers.
上述したように、従来のような半導体集積回路のままで
プログラム開発用にエミュレータを開発するとなると、
集積回路自体の設計の他に評価用チップ、さらに専用L
SIを設計する必要がある。As mentioned above, when developing an emulator for program development using a conventional semiconductor integrated circuit,
In addition to the design of the integrated circuit itself, evaluation chips and dedicated L
It is necessary to design SI.
評価用チップは、1回設計してしまえば、それ以後はそ
のCPUを用いる限り使用することができるが、特に専
用り、’SIは新らたにこの種の半導体集積回路を設計
するたびに設計する必要があり膨大な工数を消費するこ
とになっていた。Once an evaluation chip has been designed, it can be used as long as the CPU is used. This required a huge amount of man-hours to design.
また、従来技術の項で説明した手法については、■につ
いては、専用部のファミリ内でのすべての機能が評価用
チップを設計する段階で決定していないといけない。こ
れでは現在の集積回路の開発スピードあるいはカスタマ
からの突然の仕様変更には全く対処できない。ファミリ
内の種類が多い場合にはプロセス技術上の問題で実現で
きないこ一
とも十分に考えられる。Regarding the method described in the prior art section, regarding (2), all functions within the family of the dedicated section must be determined at the stage of designing the evaluation chip. This cannot cope with the current development speed of integrated circuits or sudden changes in specifications from customers. If there are many types within a family, it is quite conceivable that this cannot be realized due to process technology problems.
■については、マスク側に指定されたシングルチップマ
イクロコンピュータ(CPU機能を持たせた側)とスレ
ーブ側に指定されたシングルチップマイクロコンピュー
タ(専用部機能を持たセテいる)間のデータの授受はす
べて命令単位にしか行われないため、つまり、あらかじ
め命令によりデータの授受を行うことがわかっている時
にしかこの手法は有効にならない(たとえば、Iloと
してのリードライト命令)ために、命令でそのアクセス
を検出できない非同期系のデータの授受(たとえば、専
用部からCPUにたいする割り込みなど)があるマイク
ロコンピュータにはまったく対応できなかった。また、
データの授受をすべてCPU部が管理するので、そのた
めの回路等が必要になり、マイクロコンピュータの設計
が複雑になってしまう欠点もあった。Regarding ■, all data is exchanged between the single-chip microcomputer designated as the mask side (the side with the CPU function) and the single-chip microcomputer specified as the slave side (the side with the dedicated part function). Because this method is only performed on an instruction-by-instruction basis, in other words, this method is only effective when it is known in advance that data will be exchanged by an instruction (for example, a read/write instruction as Ilo). It was completely unsuitable for microcomputers that exchange undetectable asynchronous data (for example, interrupts from a dedicated section to the CPU). Also,
Since all data exchange is managed by the CPU section, a circuit for this purpose is required, which has the disadvantage of complicating the design of the microcomputer.
そこで本発明では、マイクロコンピュータと専用部から
構成される半導体集積回路用エミュレ一タのために、エ
ミュレータだけにしか使用できない専用部LSIをいち
いち設計しなくとも良いように、あらかじめ集積回路に
、モード切り替え信号を該半導体集積回路の外部から入
力する手段と、半導体集積回路内部の少なくとも2つの
部分から半導体外部に向けて入出力される信号群を該モ
ード切り替え信号に基づいて、切り替えて入出力する外
部端子入出力切り替え回路と、前記モード切り替工信号
に基づいて前記マイクロコンピュータと前記回路ブロッ
クの接続を切る手段と、マイクロコンピュータから外部
端子入出力切り替え回路に信号群を入出力する手段と、
前記モード切り替え信号に基づいて前記回路ブロックか
らマイクロコンピュータに向けて入出力していた信号を
新らたに、外部端子入出力切り替え回路に入出力する手
段とを設けている。Therefore, in the present invention, for an emulator for a semiconductor integrated circuit consisting of a microcomputer and a dedicated section, we have created a mode in advance in the integrated circuit so that it is not necessary to design a dedicated section LSI that can only be used only for the emulator. Means for inputting a switching signal from outside the semiconductor integrated circuit, and switching input/output of a group of signals input/output from at least two parts inside the semiconductor integrated circuit toward the outside of the semiconductor based on the mode switching signal. an external terminal input/output switching circuit, means for disconnecting the microcomputer and the circuit block based on the mode switching signal, and means for inputting/outputting a group of signals from the microcomputer to the external terminal input/output switching circuit;
Means is provided for newly inputting/outputting the signal that was being input/output from the circuit block to the microcomputer based on the mode switching signal to the external terminal input/output switching circuit.
かくして、CPUとCPU以外の回路ブロック間のデー
タの授受機能を切断し、さらにCPUとCPU以外の回
路ブロック間のデータ授受を回路ブロックと集積回路外
部との間のデータ授受に置き換えることができる。In this way, the data exchange function between the CPU and the circuit blocks other than the CPU can be cut off, and the data exchange between the CPU and the circuit blocks other than the CPU can be replaced with data exchange between the circuit block and the outside of the integrated circuit.
第1図は本発明の第1実施例である半導体集積回路1の
構成図である。この集積回路にも従来技術の項目で述べ
た集積回路と同様に、メインとなるマイクロコンピュー
タ(以後CPU)1.0とこのCPUとは別の機能を持
った回路ブロックである専用部3、CPUの入出力をこ
の集積回路外部か専用部3に入出力するかを制御する制
御部6が存在している。また専用部3から集積回路外部
に入出力されているバス2も同じ機能である。FIG. 1 is a block diagram of a semiconductor integrated circuit 1 which is a first embodiment of the present invention. Similar to the integrated circuit described in the prior art section, this integrated circuit also includes a main microcomputer (hereinafter referred to as CPU) 1.0, a dedicated section 3 which is a circuit block with functions different from this CPU, and a CPU. There is a control section 6 that controls whether the input/output of the integrated circuit is input/output to the outside of the integrated circuit or to the dedicated section 3. Furthermore, the bus 2 that is input/output from the dedicated section 3 to the outside of the integrated circuit has the same function.
次に本発明による集積回路の動作について記述する。ま
ず、集積回路外部から入力されるモード切り替え信号9
が通常モードを指定している場合についてまとめる。こ
の時、制御部6とCPU100間に挿入されているバス
切り替え部4はCPU10からのデータを制御部6だげ
に入出力するようにバスの方向を制御する。これにより
、CPU10と専用部3はデータの授受がバス11a。Next, the operation of the integrated circuit according to the present invention will be described. First, a mode switching signal 9 input from outside the integrated circuit.
Here is a summary of the case when specifies normal mode. At this time, the bus switching section 4 inserted between the control section 6 and the CPU 100 controls the direction of the bus so that data from the CPU 10 is input/output only to the control section 6. Thereby, data is exchanged between the CPU 10 and the dedicated section 3 via the bus 11a.
11b、llcを通して行えるようになる。また、外部
端子入出力切り替え部7もバス切り替え部4と同様にモ
ード切り替え信号により、バス11(1を通して制御部
6経由でCPUl0から授受される集積回路外部入出力
用データだけを集積回路外部に入出力できるようにバス
を制御する。バス8はCPUl0から入出力されるデー
タ用のバスである。11b, LLC. Similarly to the bus switching section 4, the external terminal input/output switching section 7 also uses a mode switching signal to transfer only the integrated circuit external input/output data sent and received from the CPU10 via the control section 6 through the bus 11 (1) to the outside of the integrated circuit. The bus is controlled to enable input/output.Bus 8 is a bus for data input/output from CPU10.
モード切り替え信号が先はどの通常モードから切り替わ
った場合(以下このモードを評価モードと呼ぶ)は以下
の様な動作になる。When the mode switching signal switches from which normal mode (hereinafter this mode will be referred to as evaluation mode), the following operation will occur.
モード切り替え信号9が評価モードになったことにより
、バス切り替え部4は通常モード時には接続されていた
CPUl0と制御部6との接続を切り離す。同様に端子
切り替え部7も制御部6からのデータを集積回路外部に
入出力できないようにバスを切り替える。次に評価モー
ドになったことにより、バス切り替え部4はバスlla
、llb。As the mode switching signal 9 changes to the evaluation mode, the bus switching unit 4 disconnects the CPU 10 and the control unit 6, which were connected in the normal mode. Similarly, the terminal switching unit 7 also switches the bus so that data from the control unit 6 cannot be input or output outside the integrated circuit. Next, by entering the evaluation mode, the bus switching unit 4
,llb.
11cを通して専用部3とCPUl0の間で行なわれて
いたデータの授受をバスllb、llc。Buses llb and llc transfer data between the dedicated unit 3 and CPU 10 through 11c.
バス切り替え部4.バス5を通しての外部端子犬出力切
り替え部7との間で行なうデータ授受に切り替える。こ
れにより専用部3とCPUl0との間で行わていたデー
タの授受が専用部3と集積回路外部との授受に置き替わ
ることになる。Bus switching section 4. Switching is made to data exchange with the external end output switching section 7 via the bus 5. As a result, data exchange between the dedicated section 3 and the CPU10 is replaced by data exchange between the dedicated section 3 and the outside of the integrated circuit.
これら切り替え部などは現在の回路技術で容易に設計で
きるのでここではその詳細な回路構成については記述し
ない。Since these switching sections can be easily designed using current circuit technology, the detailed circuit configuration will not be described here.
次に本発明による集積回路用のプログラム開発用エミュ
レータについて第4図を用いて説明する。Next, an emulator for developing programs for integrated circuits according to the present invention will be explained using FIG. 4.
基本的使用方法は、従来技術の項で述でた物と同様にプ
ローブ35を本来集積回路が実装される箇所に接続して
、エミュレータを疑似集積回路として用いることにより
行なう。The basic method of use is to connect the probe 35 to the location where the integrated circuit is originally mounted and use the emulator as a pseudo integrated circuit, similar to the method described in the prior art section.
エミュレータの構成は以下のようになる。まずプローブ
35と接続バス34、エミュレータ50と外部とのイン
タフェース部33は従来技術の項で説明したものと同じ
である。CPUl0の内部状態確認/変更およびプ四グ
ラム実行/中断を行うための評価用チップ40と評価用
チップ40を制御するコントローラ39も従来技術と同
様に必要である。この他には従来とは異なり本発明によ
る集積回路1だけが必要になる。The configuration of the emulator is as follows. First, the probe 35 and the connection bus 34, and the interface section 33 between the emulator 50 and the outside are the same as those described in the section of the prior art. Similarly to the prior art, an evaluation chip 40 for checking/changing the internal state of the CPU 10 and executing/interrupting the program and a controller 39 for controlling the evaluation chip 40 are also required. In contrast to the prior art, only the integrated circuit 1 according to the invention is required.
動作について説明する。まず、コントローラ39は集積
回路1をモード切り替え信号9で前述した評価モードに
設定する。これにより、バス8を通して外部と集積回路
1内の回路ブロック(専用部3および制御部6)が直接
データの入出力を行えるようになる。この集積回路から
入出力されているバス8は評価用チップ40に接続され
ているが、これにより本来(すなわち通常モードでは)
集積回路内でCPUl0と回路ブロック(専用部3、制
御部6)が接続されている状態がエミュレータ内で再現
できたことになる。すなわち、評価用チップ40と評価
モードの集積回路1でデータの授受を行なうことにより
通常モードの集積回路1内でCPUl0と回路ブロック
(専用部3と制御部6)がデータの授受を行なうことと
等価な状態が再現できたことになる。The operation will be explained. First, the controller 39 sets the integrated circuit 1 to the above-mentioned evaluation mode using the mode switching signal 9. This allows data to be directly input/output between the outside and the circuit blocks (dedicated section 3 and control section 6) in the integrated circuit 1 through the bus 8. The bus 8 that is input and output from this integrated circuit is connected to the evaluation chip 40, but this makes it possible to
This means that the state in which the CPU 10 and the circuit blocks (dedicated section 3, control section 6) are connected within the integrated circuit can be reproduced within the emulator. That is, by exchanging data between the evaluation chip 40 and the integrated circuit 1 in the evaluation mode, the CPU 10 and the circuit block (dedicated unit 3 and control unit 6) exchange data within the integrated circuit 1 in the normal mode. This means that an equivalent state has been reproduced.
また、専用部3から集積回路外部に入出力されるデータ
は集積回路1と同様にバス2を通して入出力され、CP
Ul0から制御部6を経由しバス8を通して外部に入出
力されるデータはバス51を通してエミュレータ外部に
入出力される。これによりエミュレータ50は集積回路
1が集積回路外部とデータの入出力を行なう機能と等価
な機能を持ったことになる。In addition, data input/output from the dedicated section 3 to the outside of the integrated circuit is input/output through the bus 2 similarly to the integrated circuit 1, and
Data input/output from Ul0 to the outside through the bus 8 via the control unit 6 is input/output to the outside of the emulator through the bus 51. As a result, the emulator 50 has a function equivalent to the function of the integrated circuit 1 for inputting and outputting data with the outside of the integrated circuit.
さらに、コントローラ39に評価用チップ40などを制
御する評価機能を持たせることによりインサーキット・
エミュレータが実現できる。Furthermore, by providing the controller 39 with an evaluation function that controls the evaluation chip 40, etc., the in-circuit
An emulator can be used.
第5図は本発明の第2実施例である。ここで、第1実施
例における専用部をCPUとメモリの組合せに置き換え
たものである。FIG. 5 shows a second embodiment of the invention. Here, the dedicated section in the first embodiment is replaced with a combination of a CPU and a memory.
CPUb61はその命令をメモリ64にアクセスするこ
とにより得る。また、CPUal 0とCPUb61は
実施例1の時と同様にバス11 a、 1 l b。CPUb61 obtains the instruction by accessing memory 64. Further, CPUal 0 and CPUb61 are connected to buses 11a and 11b as in the first embodiment.
11cを通して接続されている。他の構成要素は実施例
1と同じである。11c. Other components are the same as in the first embodiment.
動作についても実施例1と同じく、モード切り替え信号
9により評価モードにすることによりエミュレータに使
用することができる。Regarding the operation, as in the first embodiment, by setting the evaluation mode using the mode switching signal 9, it can be used as an emulator.
本発明による半導体集積回路は、内蔵されるマイクロコ
ンピュータとそれ以外の回路ブロック間のデータの授受
を回路ブロックとこの集積回路外部との間でも行えるよ
うにしたことにより、この種のマイクロコンピュータの
プログラムに不可欠なイン・ザーキット・エミュレータ
の開発に必要なエミュレータ用集積回路の開発数を少な
くすることができるようになる特徴がある。The semiconductor integrated circuit according to the present invention is capable of transmitting and receiving data between the built-in microcomputer and other circuit blocks even between the circuit block and the outside of the integrated circuit. The present invention has the feature that it is possible to reduce the number of integrated circuits for emulators required for the development of in-chip emulators, which are essential for the development of in-chip emulators.
第1図は本発明一実施例による半導体集積回路、第2図
は従来のCPUと回路ブロックが同一デバイス上に結合
された半導体集積回路の構成図、第3図は第2図に示す
従来の半導体集積回路用エミュレータの構成図、第4図
は本発明である集積回路用エミュレータの構成図、第5
図は第2実施例である半導体集積回路である。
1・・・・第1実施例による半導体集積回路、2・・・
・・専用部3と外部とのデータの授受を行なうバス、3
・・・・・・CPUl0以外の機能をもった回路ブロッ
クである専用部、4・・・・・・バス切り替え部、5・
・・・・・バス切り替え部4と外部端子入出力切り替え
部7との間のバス、6・・・・・・CPUl0の入出力
信号を専用部3に対して行うか外部端子入出力切り替え
部に行うかを制御する制御部、7・・・・・・集積回路
外部に入出力する信号群を切り替える外部端子入出力切
り替え部、8・・・・外部に入出力するバス、9・・・
・・・モード切り替え信号、10・・・・・・マイクロ
コンピュータ、lla、llb、lie、1ld−・・
バス、20・・・・・・従来技術の項で説明しているの
半導体集積回路の構成図、30・・・・・・集積回路2
0用のエミュレータ、31・・・・・専用部LSI、3
2・・・・・バス、33・・・・・・インターフェース
回路、34・・・・・ケーブル、35・・・・・プロー
ブ、36・・・・・・バス、37・・・・・・制御部回
路、38a、38b・・・・・・バス、39・・・・・
・コント四−ラ、40・・・・・・評価用チップ、41
・・・・・・バス、42・・・・・・バス、50・・・
・・本発明である集積回路用エミュレータの構成図、5
1・・・・・・バス、60・・・・・・第2実施例にな
る半導体集積回路、マイクロコンピュータ、
62・・・・・・バス、
63・・・・・・バス、
64・・・・・・メモリ。FIG. 1 is a configuration diagram of a semiconductor integrated circuit according to an embodiment of the present invention, FIG. 2 is a configuration diagram of a conventional semiconductor integrated circuit in which a CPU and a circuit block are combined on the same device, and FIG. 3 is a diagram of a conventional semiconductor integrated circuit shown in FIG. FIG. 4 is a configuration diagram of an emulator for semiconductor integrated circuits, and FIG. 5 is a configuration diagram of an emulator for integrated circuits according to the present invention.
The figure shows a semiconductor integrated circuit according to a second embodiment. 1... Semiconductor integrated circuit according to the first embodiment, 2...
...Bus for exchanging data between the dedicated section 3 and the outside, 3
... Dedicated section which is a circuit block with functions other than CPU10, 4 ... Bus switching section, 5.
...Bus between the bus switching section 4 and the external terminal input/output switching section 7, 6... Whether input/output signals of the CPU10 are sent to the dedicated section 3 or external terminal input/output switching section 7... External terminal input/output switching unit for switching a group of signals input/output to the outside of the integrated circuit, 8... Bus for input/output to the outside, 9...
...Mode switching signal, 10...Microcomputer, lla, llb, lie, 1ld-...
Bus, 20...Construction diagram of a semiconductor integrated circuit explained in the prior art section, 30...Integrated circuit 2
Emulator for 0, 31... Dedicated part LSI, 3
2...Bus, 33...Interface circuit, 34...Cable, 35...Probe, 36...Bus, 37... Control circuit, 38a, 38b... bus, 39...
・Controller, 40...Evaluation chip, 41
...Bus, 42...Bus, 50...
...Configuration diagram of the integrated circuit emulator of the present invention, 5
1... Bus, 60... Semiconductor integrated circuit according to the second embodiment, microcomputer, 62... Bus, 63... Bus, 64... ····memory.
Claims (1)
ュータとは別の機能を有する回路ブロックとが同一のデ
バイス上に集積されて互いに接続され、さらに必要な信
号を該マイクロコンピュータと前記回路ブロック間で授
受している半導体集積回路において、モード切り替え信
号を該半導体集積回路の外部から入力する手段と、前記
モード切り替え信号に基づいて、半導体集積回路内部の
少なくとも2つの部分から半導体外部に向けて入出力さ
れる信号群を切り替えて入出力する外部端子入出力切り
替え回路と、マイクロコンピュータから前記外部端子入
出力切り替え回路に信号群を入出力する手段と、前記モ
ード切り替え信号に基づいて前記マイクロコンピュータ
と前記回路ブロックの接続を切る手段と、前記モード切
り替え信号に基づいて前記回路ブロックからマイクロコ
ンピュータに向けて入出力していた信号を新らたに、外
部端子入出力切り替え回路を経由して該半導体集積回路
の外部に入出力する手段とを設けたことを特徴とする半
導体集積回路。One or more microcomputers and a circuit block having a function different from that of the microcomputer are integrated on the same device and connected to each other, and necessary signals are exchanged between the microcomputer and the circuit block. In a semiconductor integrated circuit, a means for inputting a mode switching signal from outside the semiconductor integrated circuit, and a signal input/output from at least two parts inside the semiconductor integrated circuit to the outside of the semiconductor based on the mode switching signal. an external terminal input/output switching circuit for inputting/outputting groups by switching between them; means for inputting/outputting a signal group from the microcomputer to the external terminal input/output switching circuit; and means for inputting/outputting a signal group from the microcomputer to the external terminal input/output switching circuit; a means for disconnecting the connection, and a signal that has been input/output from the circuit block to the microcomputer based on the mode switching signal is newly routed to the outside of the semiconductor integrated circuit via the external terminal input/output switching circuit. 1. A semiconductor integrated circuit characterized in that a semiconductor integrated circuit is provided with input/output means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235515A JPH0282377A (en) | 1988-09-19 | 1988-09-19 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235515A JPH0282377A (en) | 1988-09-19 | 1988-09-19 | Semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0282377A true JPH0282377A (en) | 1990-03-22 |
Family
ID=16987130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63235515A Pending JPH0282377A (en) | 1988-09-19 | 1988-09-19 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0282377A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05342037A (en) * | 1992-06-10 | 1993-12-24 | Nec Corp | Microcomputer for program development |
| JPH0728665A (en) * | 1993-07-07 | 1995-01-31 | Nec Corp | Emulation device for microcomputer |
| JP2005316643A (en) * | 2004-04-28 | 2005-11-10 | Fuji Xerox Co Ltd | Cpu emulator for wireless data transmission/reception system |
-
1988
- 1988-09-19 JP JP63235515A patent/JPH0282377A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05342037A (en) * | 1992-06-10 | 1993-12-24 | Nec Corp | Microcomputer for program development |
| JPH0728665A (en) * | 1993-07-07 | 1995-01-31 | Nec Corp | Emulation device for microcomputer |
| JP2005316643A (en) * | 2004-04-28 | 2005-11-10 | Fuji Xerox Co Ltd | Cpu emulator for wireless data transmission/reception system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5325512A (en) | Circuit emulator | |
| US4626985A (en) | Single-chip microcomputer with internal time-multiplexed address/data/interrupt bus | |
| US5832251A (en) | Emulation device | |
| US6341367B1 (en) | Hardware realized state machine | |
| JPH0282377A (en) | Semiconductor integrated circuit | |
| US5546566A (en) | Emulation system for microcomputer | |
| JPH08221293A (en) | Emulator device | |
| JP2761326B2 (en) | Multiprocessor one-chip microcomputer | |
| KR100306596B1 (en) | VLSI Emulator Using Processors and Reconfigurable Chips | |
| CN112783071A (en) | SDIO controller, FPGA board card and SDIO test system | |
| JPH09179749A (en) | Emulation device | |
| JPS588366A (en) | Memory module system | |
| JPS638960A (en) | Information processor | |
| JP2628311B2 (en) | Microcomputer | |
| EP0694841B1 (en) | Interrupt processing apparatus | |
| JP3006487B2 (en) | Emulation device | |
| JP3074978B2 (en) | Emulation device | |
| JPH05334460A (en) | Single chip microcomputer | |
| JPS6355655A (en) | Extension system for input/output interface | |
| JPS62152064A (en) | Single-chip microcomputer | |
| JPH0346351A (en) | Semiconductor integrated circuit device | |
| JPH0863368A (en) | Emulators and microcomputers | |
| JPH0358141A (en) | Integrated circuit with logic for user | |
| JP2000020340A (en) | Microcomputer and its testing method | |
| JP2792491B2 (en) | Emulation device |