JPH0282377A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特にマイクロコンピュ
ータと様々な回路が同一デバイス上で結合された半導体
集積回路に関する。

〔従来の技術〕

現在マイクロコンピュータ（以下、ＣＰＵという）をメ
インにして、この他に様々な機能を持ったデバイスを同
一デバイス上で結合して新たな集積回路を設計する手法
が盛んになってきている。

これは、従来は２つ以上のデバイスであったものが１つ
のデバイスで済むという、実装面積上で大きなメリット
が得られるがらである。

実装上では大きなメリットがあり、さらに集積回路だけ
の視点で考えた場合特に問題の無いこの方法も、プログ
ラム開発の点から考えると難しい問題がある。以下にこ
の点について述べる。

まず、第２図は従来タイプのＣＰＵとその他の機能を持
った回路ブロックが結合された半導体集積回路２０の構
成図である。これは、メインになるＣＰＵｌ０とＣＰＵ
ｌ０以外の機能を持った専用部３、ＣＰＵｌ０からの入
出力を先はどの専用部か集積回路外部に入出力するかを
決定する制御部６、およびそれらを結ぶバスｌｌａ、１
ｌｂ１さらに専用部から集積回路外部に入出力する信号
群バス２、ＣＰＵｌ０から集積回路外部に入出力する信
号群バス８から構成されている。信号群バス２．８は端
子として集積回路に装備されている。

通常マイクロコンピュータのプログラム開発は、任意の
プログラムアドレスからのプログラム実行および中断、
中断後のマイクロコンピュータ内部の状態の確認および
状態の変更、マイクロコンピュータの実行状態のトレー
スなど（以後これらを評価機能と呼ぶ）を行ないながら
進めていく。

そこでこのような機能を持ったインサーキット・エミュ
レータと呼ばれるシステムを用いて開発を行なうことに
なる。この使い方は、本来マイクロコンヒユータカ実装
される場所にこのエミュレータをプローブと呼ばれる接
続具を介してつなぎ、このエミュレータにこの集積回路
と同じ動作を疑似的にさせることにより行なっていく。

このようなシステムがないと、どのようなマイクロコン
ピュータでもプログラム開発を効果的に行うことはでき
ない。

第２図に示す集積回路（これはマイクロコンピュータが
メインになっているので一種のマイクロコンピュータと
みなせ、やはりエミュレータが必要となる）用のエミュ
レータの構成は第３図のようになる。ここで注意すべき
ことは、エミュレータは疑似的に集積回路２０と同じ動
作をする必要がありさらに先はど述べた評価機能をも装
備しなければならないということである。しかし、この
ためにエミュレータをＴ　Ｔ　Ｔ、デバイスなどだけで
組むことは実行速度の問題、回路規模の点から実用的で
はない。また、一つの集積回路上にこれらすべての評価
機能を持たせることもプロセス技術上／開発工数上現実
的ではない。

そこで、通常は集積回路２０をいくつかの集積回路に分
割し、さらに様々の回路（たとえば、ブレーク条件検出
回路、トレースメモリ、トレースメモリ制御回路など）
をこれら分割された集積回路に付加してエミュレータを
構成する。また通常ＣＰＵｌ０は単独で一つの集積回路
にされ、しかもここに若干の評価機能（たとえば、ブレ
ーク時の内部状態確認手段など）が装備される（以後こ
のような集積回路を評価用チップと呼ぶ）。なぜなら専
用部に新たな機能が追加されたような場合でも、このよ
う構成にすることによりＣＰＵ部分のエミュレータは変
更することなく専用部だけ変更すればすむからである。

この他の構成要素は、専用部だけを独立させた集積回路
（以後専用部ＬＳＩ）３１．専用部ＬＳＩ３１から入出
力されているバス３２（これは図２＝５− のバス２と同じであり）、第２図のバスｌｌｂと同じバ
ス４２がある。また、評価用チップから入出力されてい
るバス４１は第２図のバスｌｌａと、バス３６はバス８
とそれぞれ同じである。

エミュレータにはこれら評価用チップ４０と専用ＬＳＩ
３１を用いるが、この他に実際上プログラム開発に必要
な複雑な実行／中断を評価用チップ上の前述した簡単な
機能を制御して行ない、さラニトレース機能、エミュレ
ータとのマンマシンインタフェース機能を持ったコント
ローラ部３９、また集積回路２０での制御部６と同等な
回路制御回路３７などがある。さらに、エミュレータと
外部とのインタフェース回路３３がある。

ここで示したように、従来のこの種の半導体集積回路の
構成では、プログラム開発を行なうために必要なエミュ
レータを作る際には評価用チップ、専用ＬＳＩ、制御部
回路、さらにコントローラを設計する必要がある。この
ほか、もちろん目的である集積回路自身も設計する必要
があった。

この様な事をさけるために、以下の試みもなされている
。

■　アーキテクチャは同一にして専用部のみ異なる半導
体集積回路を種々準備するといったファミリ化を行い、
同一ファミリのそれぞれの集積回路用のエミュレータに
はそのファミリと同一のアーキテクチャでかつ考えうる
最大の資源（ノアミリ中のすべての専用部を含んでいる
）を有するただ一つの評価用チップを用いる手法である
。

■　評価用チップも開発せず目的とする集積回路（シダ
ルチッフマイクロコンピュータ）ｔ、ニーターつですべ
てもまかなおうとする手法。

このマイクロコンピュータは、通常モードとデバッグモ
ードの２つのモードに切り換えるモード切り替え手段と
、命令をデコードする命令デコーダと、複数の外部端子
と外部端子制御回路とモード切り換え手段がデバッグモ
ードに切り替わっているときには先はどの複数の外部端
子のうちの所定の外部端子を命令入力端子またはデータ
入出力端子に指定し、かつシングルチップ・マイクロコ
ンピュータをマスクまたはスレーブに指定する機能分担
指定手段とを備えている。前記モード切り換え手段が通
常モードに切り替わっている場合には前記命令デコーダ
はマイク四コンピュータ内のフログラム格納メモリから
出力される命令をデコードし、デバッグモードに切り換
わっている場合は機能分担指定手段により命令入力端子
に指定された外部端子から入力された命令をデコードす
る。もし、このマイクロコンピュータがスレーブに指定
されており命令入力端子・データ入出力端子のいずれに
も指定されていない外部端子を制御する命令（すなわち
専用部に対する命令）がデコードされた場合には外部端
子を操作するためのデータをデータ入出力端子に指定さ
れた外部端子より入力または出力する。また、このマイ
クロコンピュータがマスクに指定されており命令入力端
子または前記データ入出力端子に指定された外部端子を
操作する命令がデコードされた時には外部端子を操作す
べきデータをデータ入出力端子に指定された外部端子に
出力または入力する。

このようにこの手法では、２個の同＝なシングルチップ
・マイクロンピユータを用いて評価用チップを構成して
いる。

〔発明が解決しようとする課題〕

上述したように、従来のような半導体集積回路のままで
プログラム開発用にエミュレータを開発するとなると、
集積回路自体の設計の他に評価用チップ、さらに専用Ｌ
ＳＩを設計する必要がある。

評価用チップは、１回設計してしまえば、それ以後はそ
のＣＰＵを用いる限り使用することができるが、特に専
用り、’ＳＩは新らたにこの種の半導体集積回路を設計
するたびに設計する必要があり膨大な工数を消費するこ
とになっていた。

また、従来技術の項で説明した手法については、■につ
いては、専用部のファミリ内でのすべての機能が評価用
チップを設計する段階で決定していないといけない。こ
れでは現在の集積回路の開発スピードあるいはカスタマ
からの突然の仕様変更には全く対処できない。ファミリ
内の種類が多い場合にはプロセス技術上の問題で実現で
きないこ一 とも十分に考えられる。

■については、マスク側に指定されたシングルチップマ
イクロコンピュータ（ＣＰＵ機能を持たせた側）とスレ
ーブ側に指定されたシングルチップマイクロコンピュー
タ（専用部機能を持たセテいる）間のデータの授受はす
べて命令単位にしか行われないため、つまり、あらかじ
め命令によりデータの授受を行うことがわかっている時
にしかこの手法は有効にならない（たとえば、Ｉｌｏと
してのリードライト命令）ために、命令でそのアクセス
を検出できない非同期系のデータの授受（たとえば、専
用部からＣＰＵにたいする割り込みなど）があるマイク
ロコンピュータにはまったく対応できなかった。また、
データの授受をすべてＣＰＵ部が管理するので、そのた
めの回路等が必要になり、マイクロコンピュータの設計
が複雑になってしまう欠点もあった。

〔課題を解決するための手段〕

そこで本発明では、マイクロコンピュータと専用部から
構成される半導体集積回路用エミュレ一タのために、エ
ミュレータだけにしか使用できない専用部ＬＳＩをいち
いち設計しなくとも良いように、あらかじめ集積回路に
、モード切り替え信号を該半導体集積回路の外部から入
力する手段と、半導体集積回路内部の少なくとも２つの
部分から半導体外部に向けて入出力される信号群を該モ
ード切り替え信号に基づいて、切り替えて入出力する外
部端子入出力切り替え回路と、前記モード切り替工信号
に基づいて前記マイクロコンピュータと前記回路ブロッ
クの接続を切る手段と、マイクロコンピュータから外部
端子入出力切り替え回路に信号群を入出力する手段と、
前記モード切り替え信号に基づいて前記回路ブロックか
らマイクロコンピュータに向けて入出力していた信号を
新らたに、外部端子入出力切り替え回路に入出力する手
段とを設けている。

かくして、ＣＰＵとＣＰＵ以外の回路ブロック間のデー
タの授受機能を切断し、さらにＣＰＵとＣＰＵ以外の回
路ブロック間のデータ授受を回路ブロックと集積回路外
部との間のデータ授受に置き換えることができる。

〔実施例〕

第１図は本発明の第１実施例である半導体集積回路１の
構成図である。この集積回路にも従来技術の項目で述べ
た集積回路と同様に、メインとなるマイクロコンピュー
タ（以後ＣＰＵ）１．０とこのＣＰＵとは別の機能を持
った回路ブロックである専用部３、ＣＰＵの入出力をこ
の集積回路外部か専用部３に入出力するかを制御する制
御部６が存在している。また専用部３から集積回路外部
に入出力されているバス２も同じ機能である。

次に本発明による集積回路の動作について記述する。ま
ず、集積回路外部から入力されるモード切り替え信号９
が通常モードを指定している場合についてまとめる。こ
の時、制御部６とＣＰＵ１００間に挿入されているバス
切り替え部４はＣＰＵ１０からのデータを制御部６だげ
に入出力するようにバスの方向を制御する。これにより
、ＣＰＵ１０と専用部３はデータの授受がバス１１ａ。

１１ｂ、ｌｌｃを通して行えるようになる。また、外部
端子入出力切り替え部７もバス切り替え部４と同様にモ
ード切り替え信号により、バス１１（１を通して制御部
６経由でＣＰＵｌ０から授受される集積回路外部入出力
用データだけを集積回路外部に入出力できるようにバス
を制御する。バス８はＣＰＵｌ０から入出力されるデー
タ用のバスである。

モード切り替え信号が先はどの通常モードから切り替わ
った場合（以下このモードを評価モードと呼ぶ）は以下
の様な動作になる。

モード切り替え信号９が評価モードになったことにより
、バス切り替え部４は通常モード時には接続されていた
ＣＰＵｌ０と制御部６との接続を切り離す。同様に端子
切り替え部７も制御部６からのデータを集積回路外部に
入出力できないようにバスを切り替える。次に評価モー
ドになったことにより、バス切り替え部４はバスｌｌａ
、ｌｌｂ。

１１ｃを通して専用部３とＣＰＵｌ０の間で行なわれて
いたデータの授受をバスｌｌｂ、ｌｌｃ。

バス切り替え部４．バス５を通しての外部端子犬出力切
り替え部７との間で行なうデータ授受に切り替える。こ
れにより専用部３とＣＰＵｌ０との間で行わていたデー
タの授受が専用部３と集積回路外部との授受に置き替わ
ることになる。

これら切り替え部などは現在の回路技術で容易に設計で
きるのでここではその詳細な回路構成については記述し
ない。

次に本発明による集積回路用のプログラム開発用エミュ
レータについて第４図を用いて説明する。

基本的使用方法は、従来技術の項で述でた物と同様にプ
ローブ３５を本来集積回路が実装される箇所に接続して
、エミュレータを疑似集積回路として用いることにより
行なう。

エミュレータの構成は以下のようになる。まずプローブ
３５と接続バス３４、エミュレータ５０と外部とのイン
タフェース部３３は従来技術の項で説明したものと同じ
である。ＣＰＵｌ０の内部状態確認／変更およびプ四グ
ラム実行／中断を行うための評価用チップ４０と評価用
チップ４０を制御するコントローラ３９も従来技術と同
様に必要である。この他には従来とは異なり本発明によ
る集積回路１だけが必要になる。

動作について説明する。まず、コントローラ３９は集積
回路１をモード切り替え信号９で前述した評価モードに
設定する。これにより、バス８を通して外部と集積回路
１内の回路ブロック（専用部３および制御部６）が直接
データの入出力を行えるようになる。この集積回路から
入出力されているバス８は評価用チップ４０に接続され
ているが、これにより本来（すなわち通常モードでは）
集積回路内でＣＰＵｌ０と回路ブロック（専用部３、制
御部６）が接続されている状態がエミュレータ内で再現
できたことになる。すなわち、評価用チップ４０と評価
モードの集積回路１でデータの授受を行なうことにより
通常モードの集積回路１内でＣＰＵｌ０と回路ブロック
（専用部３と制御部６）がデータの授受を行なうことと
等価な状態が再現できたことになる。

また、専用部３から集積回路外部に入出力されるデータ
は集積回路１と同様にバス２を通して入出力され、ＣＰ
Ｕｌ０から制御部６を経由しバス８を通して外部に入出
力されるデータはバス５１を通してエミュレータ外部に
入出力される。これによりエミュレータ５０は集積回路
１が集積回路外部とデータの入出力を行なう機能と等価
な機能を持ったことになる。

さらに、コントローラ３９に評価用チップ４０などを制
御する評価機能を持たせることによりインサーキット・
エミュレータが実現できる。

第５図は本発明の第２実施例である。ここで、第１実施
例における専用部をＣＰＵとメモリの組合せに置き換え
たものである。

ＣＰＵｂ６１はその命令をメモリ６４にアクセスするこ
とにより得る。また、ＣＰＵａｌ　０とＣＰＵｂ６１は
実施例１の時と同様にバス１１　ａ、　１　ｌ　ｂ。

１１ｃを通して接続されている。他の構成要素は実施例
１と同じである。

動作についても実施例１と同じく、モード切り替え信号
９により評価モードにすることによりエミュレータに使
用することができる。

〔発明の効果〕

本発明による半導体集積回路は、内蔵されるマイクロコ
ンピュータとそれ以外の回路ブロック間のデータの授受
を回路ブロックとこの集積回路外部との間でも行えるよ
うにしたことにより、この種のマイクロコンピュータの
プログラムに不可欠なイン・ザーキット・エミュレータ
の開発に必要なエミュレータ用集積回路の開発数を少な
くすることができるようになる特徴がある。

【図面の簡単な説明】

第１図は本発明一実施例による半導体集積回路、第２図
は従来のＣＰＵと回路ブロックが同一デバイス上に結合
された半導体集積回路の構成図、第３図は第２図に示す
従来の半導体集積回路用エミュレータの構成図、第４図
は本発明である集積回路用エミュレータの構成図、第５
図は第２実施例である半導体集積回路である。 １・・・・第１実施例による半導体集積回路、２・・・
・・専用部３と外部とのデータの授受を行なうバス、３
・・・・・・ＣＰＵｌ０以外の機能をもった回路ブロッ
クである専用部、４・・・・・・バス切り替え部、５・
・・・・・バス切り替え部４と外部端子入出力切り替え
部７との間のバス、６・・・・・・ＣＰＵｌ０の入出力
信号を専用部３に対して行うか外部端子入出力切り替え
部に行うかを制御する制御部、７・・・・・・集積回路
外部に入出力する信号群を切り替える外部端子入出力切
り替え部、８・・・・外部に入出力するバス、９・・・
・・・モード切り替え信号、１０・・・・・・マイクロ
コンピュータ、ｌｌａ、ｌｌｂ、ｌｉｅ、１ｌｄ−・・
バス、２０・・・・・・従来技術の項で説明しているの
半導体集積回路の構成図、３０・・・・・・集積回路２
０用のエミュレータ、３１・・・・・専用部ＬＳＩ、３
２・・・・・バス、３３・・・・・・インターフェース
回路、３４・・・・・ケーブル、３５・・・・・プロー
ブ、３６・・・・・・バス、３７・・・・・・制御部回
路、３８ａ、３８ｂ・・・・・・バス、３９・・・・・
・コント四−ラ、４０・・・・・・評価用チップ、４１
・・・・・・バス、４２・・・・・・バス、５０・・・
・・本発明である集積回路用エミュレータの構成図、５
１・・・・・・バス、６０・・・・・・第２実施例にな
る半導体集積回路、マイクロコンピュータ、 ６２・・・・・・バス、 ６３・・・・・・バス、 ６４・・・・・・メモリ。

Claims (1)

【特許請求の範囲】
1. 一つ以上のマイクロコンピュータとこのマイクロコンピ
   ュータとは別の機能を有する回路ブロックとが同一のデ
   バイス上に集積されて互いに接続され、さらに必要な信
   号を該マイクロコンピュータと前記回路ブロック間で授
   受している半導体集積回路において、モード切り替え信
   号を該半導体集積回路の外部から入力する手段と、前記
   モード切り替え信号に基づいて、半導体集積回路内部の
   少なくとも２つの部分から半導体外部に向けて入出力さ
   れる信号群を切り替えて入出力する外部端子入出力切り
   替え回路と、マイクロコンピュータから前記外部端子入
   出力切り替え回路に信号群を入出力する手段と、前記モ
   ード切り替え信号に基づいて前記マイクロコンピュータ
   と前記回路ブロックの接続を切る手段と、前記モード切
   り替え信号に基づいて前記回路ブロックからマイクロコ
   ンピュータに向けて入出力していた信号を新らたに、外
   部端子入出力切り替え回路を経由して該半導体集積回路
   の外部に入出力する手段とを設けたことを特徴とする半
   導体集積回路。