JPH0282623A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPH0282623A JPH0282623A JP63235921A JP23592188A JPH0282623A JP H0282623 A JPH0282623 A JP H0282623A JP 63235921 A JP63235921 A JP 63235921A JP 23592188 A JP23592188 A JP 23592188A JP H0282623 A JPH0282623 A JP H0282623A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- protective film
- electrode
- surface protective
- blm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特に金属突起電極
を有する半導体集積回路装置に適用して有効な技術に関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit device, and particularly to a technique that is effective when applied to a semiconductor integrated circuit device having metal protruding electrodes.
半導体ペレットを配m基板に実装する方法の一つにCC
B (Control Co11apsed Bo
nding)W造がある。これはペレット表面に形成し
た下地電極層の上に半田ボール等の金属突起電極を形成
し、この突起電極を用いてペレットを配線基板に電気的
に接続するものである。上記下地電極層C以下単にBL
M(BallL i m i t e d M e
t a l y y、 a t i o n )電極と
も記す)は、ペレットの表面絶縁膜に開孔したスルーホ
ールを介して下層の配線層に接続するよう上記表面絶縁
膜上に形成され、例えば上から金(A u) 、 I!
4’(C,u) 、クロム(Cr)の3層で構成されて
いる。上記Au層は当該電極表面の酸化を防止するよう
働くが、半田ボールを形成する時半田に含まれる鉛(p
b)に吸い込まれて拡散する。上記Cu層は半田に含ま
れるスズ(Sn)と金属間化合物を形成し、金属結合す
るよう働く。上記Cr層は、上記BLM電極上層の半田
と下層の金属の反応防止層と、下地表面保護膜との密着
層として働く。CC is one of the methods for mounting semiconductor pellets on a mounting board.
B (Control Co11apsed Bo
There is a W structure. In this method, a metal protrusion electrode such as a solder ball is formed on a base electrode layer formed on the pellet surface, and the pellet is electrically connected to a wiring board using the protrusion electrode. Below the base electrode layer C, simply BL
M (Ball L i m i t e d M e
(also referred to as an electrode) is formed on the surface insulating film of the pellet so as to be connected to the underlying wiring layer through a through hole formed in the surface insulating film of the pellet. Gold (A u) from the top, I!
It is composed of three layers: 4'(C, u) and chromium (Cr). The above Au layer works to prevent oxidation of the electrode surface, but the lead (Pb) contained in the solder that forms the solder ball is
b) is sucked in and diffused. The Cu layer forms an intermetallic compound with tin (Sn) contained in the solder, and acts to form a metallic bond. The Cr layer acts as an adhesion layer between the solder in the upper layer of the BLM electrode, the reaction prevention layer of the metal in the lower layer, and the underlying surface protective film.
尚、BI、M電極について記載された文献の例としては
、特開昭61−1.66049号公報に記載がある。Incidentally, an example of a document describing BI and M electrodes is described in Japanese Patent Laid-Open No. 61-1.66049.
BT、Mffi極はその一部を半導体ペレットの表面保
護膜上に形成されるが、従来は上記表面保護膜に接触す
るBLM電極最下層の材質すなわちCrと上記表面保護
膜である酸化シリコン(S i O2)との結合力がそ
れほど強固でなく、上記Br=[!極上に形成される半
田ボールの熱変形力等により上記BLMfM、極が当該
表面保護膜から剥離しやすいという問題点があった。ま
た配線層の微細化及び電極の多ピン化に伴い上記保護膜
に開孔されるスルーホールの径は微細になり、電極間ピ
ッチも小さくなり、CCB用スルーホールをドライエッ
チプロセスにより加工する必要がある。ドライエッチプ
ロセスにより加工したスルーホールは、その側壁がその
下の配線層に対してほぼ垂直になっているため、上記B
LM電極を形成した時にステップカバレージ不良により
、上記BLMffi極が上記配線層から剥離するという
問題点のあることが本発明者によって見い出された。The BT and Mffi electrodes are partially formed on the surface protective film of the semiconductor pellet, but conventionally, the material of the bottom layer of the BLM electrode that contacts the surface protective film, that is, Cr, and the surface protective film, silicon oxide (S), are formed. i O2) is not so strong, and the above Br=[! There was a problem in that the BLMfM and the electrode were likely to peel off from the surface protective film due to the thermal deformation force of the solder balls formed on the electrode. In addition, as the wiring layer becomes finer and the number of electrodes increases, the diameter of the through-holes formed in the protective film becomes finer, and the pitch between the electrodes also becomes smaller, making it necessary to process the CCB through-holes by a dry etching process. There is. Through-holes processed by a dry etching process have sidewalls that are almost perpendicular to the underlying wiring layer, so B.
The inventor of the present invention has discovered that there is a problem in that the BLMffi electrode peels off from the wiring layer due to defective step coverage when forming the LM electrode.
本発明の目的は、表面保護膜からの剥離のないBT、M
電極によるCCBI造を備えた、半導体集積回路装置を
提供することにある。The object of the present invention is to provide BT, M without peeling from the surface protective film.
An object of the present invention is to provide a semiconductor integrated circuit device having a CCBI structure using electrodes.
さらに別の目的は微細なスルーホールを介しても下層配
線層との接触不良のないBLMffi極によるOCR構
造を備えた半導体集積回路装置を提供することにある。Still another object is to provide a semiconductor integrated circuit device having an OCR structure using BLMffi electrodes that does not cause poor contact with lower wiring layers even through minute through holes.
本発明の前記ならびにその他の目的と新規な特徴は、本
明xB書の記述及び添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of this document xB and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち表面保護膜に接触するBLM電極最下層の材質
と上記表面保護膜材質(酸化物)との組合せを、標準生
成自由エネルギ・温度図(ニリンガムのダイヤグラム)
を用いて、上記BLM電極最下層の材質のマイナスの自
由エネルギが上記表面保護膜を形成する材質のマイナス
の自由エネルギより太くなるよう、すなわち上記BT、
Mffi極最下層の材質が上記表面保護膜材質を還元し
得るように選択するものである。In other words, the combination of the material of the bottom layer of the BLM electrode that contacts the surface protective film and the surface protective film material (oxide) is determined by the standard free energy of formation/temperature diagram (Niringham diagram).
using the BT, so that the negative free energy of the material of the bottom layer of the BLM electrode is greater than the negative free energy of the material forming the surface protective film.
The material of the lowest layer of Mffi is selected so that it can reduce the surface protective film material.
さらに別の手段は上記BLMffi極の形成前に、上記
表面保護膜に形成されたスルーホール内に当該表面保護
膜とほぼ而−に金属を埋め込むものである。Yet another method is to embed metal into the through holes formed in the surface protection film almost in the same space as the surface protection film, before forming the BLMffi electrode.
上記した手段によれば、BT、M電極層のうち表面保護
膜と接触する導電層を形成する材質は、上記表面保護膜
を形成する材質よりもマイナスの標準生成自由エネルギ
が大きく、上記表面保護膜を還元することができるため
、両者の界面にて拡散を生じ互いに強い接着力にて結合
するように働き、表面保護膜からの剥離のないBLM電
極によるCCB構造を達成するものである。According to the above means, the material forming the conductive layer in contact with the surface protective film among the BT and M electrode layers has a larger negative standard free energy of formation than the material forming the surface protective film, and Since the film can be reduced, diffusion occurs at the interface between the two and they work to bond with each other with strong adhesive force, achieving a CCB structure using the BLM electrode without peeling from the surface protective film.
さらに別の手段によれば、表面保護膜に開孔されたスル
ーホール内にほぼ而−に埋め込まれた金属は、BLM電
極と下層配線層とを電気的に接続するように働き、微細
なスルーホールをドライエッチプロセスにより加工して
も、下層配線層との接触不良のないBLM電極によるC
CB構造を達成するものである。According to yet another method, the metal that is almost completely embedded in the through holes formed in the surface protection film acts to electrically connect the BLM electrode and the lower wiring layer, and Even if the hole is processed by dry etching process, there is no contact failure with the lower wiring layer.
This achieves a CB structure.
〔実施例1〕
第1図は本発明の一実施例を示すBI、M電極を持つC
CB構造の縦断面図である。[Example 1] Figure 1 shows an example of the present invention, in which a C with BI and M electrodes is used.
FIG. 3 is a longitudinal cross-sectional view of the CB structure.
本図において、特に制限されないが、BLMffi極8
の下層には2層の配線層が形成されている。In this figure, although not particularly limited, BLMffi pole 8
Two wiring layers are formed below.
半導体基板1上には絶縁膜2が堆積され、その上には第
1層目配線層3が形成されており、さらにその上には層
間絶縁膜4を介して第2層目配線層5が形成されている
。上記第2層目配線層5上にはSiO2にて成る絶縁層
としての表面保護膜6が堆積され、当該保護膜6の配線
層5上の所要部分にはスルーホール7が開孔され、上記
スルーホール7を介して配線M5に接続するようにBL
Mffl極8が形成されている。上記RLM電極8は4
層から成り、下からチタニウムシリサイド(Tisiz
)層9.チタニウムナイトライド(TiN)Wllo、
Cu層11.Au層12となっている。上記TiSi2
[9は表面保護膜6を形成する5in2を還元し得る金
属の一例である。この場合ある金属化合物もしくは金属
が特定の酸化物を還元する可能性については1例えばニ
リンガムのダイヤグラムにより示唆される。これによれ
ば。An insulating film 2 is deposited on a semiconductor substrate 1 , a first wiring layer 3 is formed on top of the insulating film 2 , and a second wiring layer 5 is further formed on top of that through an interlayer insulating film 4 . It is formed. A surface protective film 6 as an insulating layer made of SiO2 is deposited on the second wiring layer 5, and through holes 7 are formed in required portions of the protective film 6 on the wiring layer 5. BL so as to connect to wiring M5 via through hole 7.
A Mffl pole 8 is formed. The RLM electrode 8 is 4
It consists of two layers, from the bottom: titanium silicide (Tisiz).
) layer 9. Titanium nitride (TiN) Wllo,
Cu layer 11. The Au layer 12 is formed. The above TiSi2
[9 is an example of a metal capable of reducing 5in2 forming the surface protection film 6. In this case, the possibility that certain metal compounds or metals reduce certain oxides is suggested, for example, by the Nillingham diagram. According to this.
TiSi、層9中のTiは表面保護膜6を形成するS
i O,よりもマイナスの標準生成自由エネルギが大き
いため、上記T i S i7層9はS i O。TiSi, Ti in the layer 9 is S which forms the surface protective film 6
Since the negative standard free energy of formation is larger than that of i O, the T i S i7 layer 9 is S i O.
を還元し、この科学的反応により上記TiSi2層9と
5in2にて成る上記表面保護膜6の界面では夫々の構
成物質が相互に拡散し、このとき形成される反応層を介
して上記Ti5127M9と上記表面保護膜6とが強固
に結合する。Due to this chemical reaction, the respective constituent substances diffuse into each other at the interface between the TiSi2 layer 9 and the surface protective film 6 made of 5in2, and the Ti5127M9 and the The surface protection film 6 is strongly bonded.
上記A u FJ 1.2の上には半田ボール13が形
成され、これによりCCB構造を構成する。尚、上記A
u層12は上記半田ボール13の形成時に半田のpbに
拡散してしまうため、本図では想像線にて表現した。ま
た上記TiN層10は、上記8丁、M電極8の上層に形
成される上記半田ボール13と下層に形成されている配
線層を成すアルミニウムが、反応しあって拡散をおこす
のを防止するバリヤメタルとして働く。Solder balls 13 are formed on the A u FJ 1.2, thereby forming a CCB structure. In addition, the above A
Since the U layer 12 diffuses into the solder PB during the formation of the solder balls 13, it is represented by imaginary lines in this figure. Further, the TiN layer 10 is a barrier metal that prevents the solder balls 13 formed on the upper layer of the eight and M electrodes 8 and the aluminum forming the wiring layer formed on the lower layer from reacting with each other and causing diffusion. Work as.
次に第1図に示されるCCB構造の製造工程を第3図(
a)〜(e)に基づいて説明する。Next, the manufacturing process of the CCB structure shown in FIG. 1 is shown in FIG. 3 (
The explanation will be based on a) to (e).
第3図(a)に示すように、所定の工程を経て半導体基
板1上にSin、にて成る絶縁膜2が形成され、その上
には第1層目アルミニウム配線層3が形成されている。As shown in FIG. 3(a), an insulating film 2 made of Sin is formed on a semiconductor substrate 1 through a predetermined process, and a first aluminum wiring layer 3 is formed on top of the insulating film 2. .
上記配線層3の上にはSiO,/ S OG/ S i
02(1)積層の層間絶縁膜4を介して第2層目アル
ミニウム配線層5が形成され、さらにその上にはSin
、にて成る表面保護膜6が形成されている。上記表面保
護膜6の、上記第2層目アルミニウム配線層5の上に形
成された表面保護膜6の所定の位置にはスルーホール7
が開孔されている。On the wiring layer 3 is SiO, /SOG/S i
02(1) A second aluminum interconnection layer 5 is formed via a laminated interlayer insulating film 4, and on top of this a second aluminum interconnection layer 5 is formed.
, a surface protection film 6 is formed. A through hole 7 is formed in a predetermined position of the surface protective film 6 formed on the second layer aluminum wiring layer 5.
is drilled.
次に第3図(b)に示すように上記表面保護膜6上に、
上記スルーホール7を介して上記第2層目アルミニラ1
1配線層5に接続するようT i S i、層9が堆積
される。上記TiSi2層9は上記表面保護膜6を成す
S i O2を還元する働きがあるため1両者の界面に
て拡散が起こり互いに強い接着力にて結合する。次に上
記TiSi2層9の上に、上記BT、M1層8の上層に
形成される上記半田ボール13と、下層に形成されてい
る配線層を成すアルミニウムとの拡散を防止するバリヤ
メタルとして働<TiN層10が堆積される。さらに上
記TiN層10の上にCu層11及びAu層12を堆積
した後、エツチングにて所望の大きさ及び形状に成形し
、BLM電極を形成する。Next, as shown in FIG. 3(b), on the surface protection film 6,
The second layer aluminum 1 is inserted through the through hole 7.
A T i S i layer 9 is deposited so as to be connected to the first wiring layer 5 . Since the TiSi2 layer 9 has the function of reducing SiO2 forming the surface protection film 6, diffusion occurs at the interface between the two and they are bonded to each other with strong adhesive force. Next, on the TiSi2 layer 9, the solder ball 13 formed on the upper layer of the BT and M1 layer 8 acts as a barrier metal to prevent diffusion of the aluminum constituting the wiring layer formed below. Layer 10 is deposited. Further, a Cu layer 11 and an Au layer 12 are deposited on the TiN layer 10, and then etched to form a desired size and shape to form a BLM electrode.
次に第3図(c)に示すように上記表面保護膜6及びB
LM電極8上に、例えば感光性ポリイミド層15を全面
塗布し、BLM電極8上の所定の位置のみ露光した後に
現像をおこない、開孔部16を形成する。Next, as shown in FIG. 3(c), the surface protective film 6 and B
For example, a photosensitive polyimide layer 15 is applied over the entire surface of the LM electrode 8, and after exposing only a predetermined position on the BLM electrode 8, development is performed to form an opening 16.
さらに第3図(d)に示すようにSn層16及びPbM
17を、厚さの比が例えば5:95となるよう全面に堆
積させると、上記感光性ポリイミド層15がマスクとな
り上記開孔部16の中に露呈する上記BLM電極8上に
半田ボールの材料となる上記S n Ml 6及びpb
層17が形成される。Furthermore, as shown in FIG. 3(d), the Sn layer 16 and the PbM
17 is deposited over the entire surface with a thickness ratio of, for example, 5:95, the photosensitive polyimide layer 15 serves as a mask and the solder ball material is deposited on the BLM electrode 8 exposed in the opening 16. The above S n Ml 6 and pb
Layer 17 is formed.
次に薬品にて上記感光性ポリイミド層15を溶解するこ
とにより、上記感光性ポリイミド15上の不要な上記S
n層16及びpb層17を除去し、上記BLM電極8上
の上記半田ボール材料となるSnM及びpb層のみを残
す。最後に熱を加えて上記BLMffi極8上の上記S
n層16及び上記Pb層17を溶融し、半田ボール13
を形成する。Next, by dissolving the photosensitive polyimide layer 15 with a chemical, unnecessary S on the photosensitive polyimide 15 is removed.
The n layer 16 and the pb layer 17 are removed, leaving only the SnM and pb layer, which will become the solder ball material on the BLM electrode 8. Finally, heat is applied to the S on the BLMffi pole 8.
The n layer 16 and the Pb layer 17 are melted to form solder balls 13.
form.
尚、この時上記Au層12は半田に含まれるpbに吸い
込まれて拡散してしまう。At this time, the Au layer 12 is absorbed by the PB contained in the solder and diffused.
上記実施例によれば、以下の作用効果を得るものである
。According to the above embodiment, the following effects are obtained.
(1)BLM電極8の最下層に存在し表面保護膜6に接
触するTi5iJ59は、上記表面保護膜6を形成する
Sin、よりもマイナスの標準生成自由エネルギが大き
いため、上記5in2を還元し両者の界面にて拡散が起
こり互いに強い接着力にて結合するため、当該BLM電
極8のSin。(1) Since Ti5iJ59, which exists in the bottom layer of the BLM electrode 8 and is in contact with the surface protective film 6, has a larger negative standard free energy of formation than the Sin forming the surface protective film 6, it reduces the above 5in2 and both Since diffusion occurs at the interface of the BLM electrodes 8 and they are bonded to each other with strong adhesive force, the Sin of the BLM electrode 8 concerned.
表面保護膜6よりの剥離発生を抑止することができる。The occurrence of peeling from the surface protective film 6 can be suppressed.
〔実施例2〕
第2図は本発明の他の実施例を示すBLMffi極をも
つCCB構造の縦断面図を示すが1本実施例と第1図及
び第2図に示した実施例との相違点はスルーホール7内
にタングステン電極20が埋め込まれていることである
。[Embodiment 2] FIG. 2 shows a longitudinal cross-sectional view of a CCB structure with BLMffi poles showing another embodiment of the present invention. The difference is that a tungsten electrode 20 is embedded in the through hole 7.
上記タングステン電極20は表面保護膜6の所要部分に
スルーホール7が開孔された後、選択CVD法により当
該スルーホール内に表面保護膜6とほぼ面一になるよう
堆積されたものである。The tungsten electrode 20 is formed by forming a through hole 7 in a required portion of the surface protective film 6, and then depositing it in the through hole so as to be substantially flush with the surface protective film 6 by selective CVD.
尚、上記タングステン電極20が追加される以外は上記
実施例と製造工程は同一である。Note that the manufacturing process is the same as in the above embodiment except that the tungsten electrode 20 is added.
上記実施例によれば、以下の作用効果を得るものである
。According to the above embodiment, the following effects are obtained.
(1)タングステン電極2oは表面保護膜6とほぼ面一
にスルーホール7内に堆積され、当該タングステン電極
20によって上記第2層目配線層と上記Ti層9が電気
的に接続されるため、上記表面保護膜6の上層に形成さ
れる上記TiSi、層9の上記スルーホール7内へのス
テップカバレージ不良による上記第2層目配線層と上記
TiSi2層9との接触不良を防止することができる。(1) The tungsten electrode 2o is deposited in the through hole 7 almost flush with the surface protection film 6, and the second wiring layer and the Ti layer 9 are electrically connected by the tungsten electrode 20. It is possible to prevent poor contact between the second wiring layer and the TiSi layer 9 due to poor step coverage of the TiSi layer 9 formed on the upper layer of the surface protection film 6 into the through hole 7. .
以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが1本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。Although the invention made by the present inventor has been specifically described above based on examples, it goes without saying that the present invention is not limited thereto and can be modified in various ways without departing from the gist thereof.
例えば本実施例では表面保護膜の材質と上記表面保護膜
に接触するBLM電極最下層の材質をSiO2とTiS
i2としたが、必ずしもこの組合せに限定されるもので
はなく、電極最下層の材質にはチタニウムやチタニウム
とタングステンの合金或いはアルミニウム等、上記表面
保護膜を形成する酸化物のような絶縁可能な化合物より
もマイナスの標準生成自由エネルギが大きい材質を適宜
選択することができる。For example, in this example, the material of the surface protective film and the material of the bottom layer of the BLM electrode in contact with the surface protective film are SiO2 and TiS.
i2, but the combination is not necessarily limited to this, and the material of the lowermost electrode layer may be titanium, an alloy of titanium and tungsten, aluminum, or an insulating compound such as an oxide that forms the above-mentioned surface protective film. A material having a larger negative standard free energy of formation can be appropriately selected.
また、上記実施例ではバリヤメタルとしてTiN層を用
いたが、BLM電極最下層にTiSi。Further, in the above embodiment, a TiN layer was used as the barrier metal, but TiSi was used as the bottom layer of the BLM electrode.
を用いるときにはTiN層を省略しても良く、この場合
はTiSi2がバリヤメタルとして機能する。When using the TiN layer, the TiN layer may be omitted, and in this case, TiSi2 functions as a barrier metal.
またBLM電極層のうち半田と金属結合する層の材質を
Cuとしたが、必ずしもこれに限定されるものではなく
、ニッケル等を採用することもできる。さらに、実施例
2ではスルーホール部に埋め込まれた電極の材質をタン
グステンとしたが。Moreover, although the material of the layer of the BLM electrode layer that is metallically bonded to the solder is Cu, it is not necessarily limited to this, and nickel or the like may also be used. Furthermore, in Example 2, the material of the electrode embedded in the through-hole portion was tungsten.
金属等の上に選択的に堆積され得る材質を適宜採用する
ことができる。Any material that can be selectively deposited on metal or the like can be used as appropriate.
以上の説明では主として本発明者によってなされた発明
を、その背景となった利用分野であるモノリシック型半
導体集積回路に適用する場合について説明したが、本発
明はそれに限定されるものではなく、ハイブリッド型半
導体集積回路等に広く利用することができる。本発明は
少なくともCCB構造を有する条件のものに適用するこ
とができる。In the above explanation, the invention made by the present inventor was mainly applied to monolithic semiconductor integrated circuits, which is the background field of application, but the present invention is not limited to this, and It can be widely used in semiconductor integrated circuits, etc. The present invention can be applied to conditions having at least a CCB structure.
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば下記の通りである
。Among the inventions disclosed in this application, the effects obtained by typical ones are as follows.
すなわちBLMffi極のうち少なくとも表面保護膜と
接触する部分の材質は、上記表面保護膜を形成する材質
よりもマイナスの標準生成自由エネルギが大きいため上
記表面保護膜を還元し、両者の界面にて拡散が起こり互
いに強い接着力にて結合するため、当該B1、M電極の
表面保護膜よりの剥離発生を抑止することができるとい
う効果がある。In other words, the material of at least the part of the BLMffi electrode that contacts the surface protective film has a larger negative standard free energy of formation than the material forming the surface protective film, so it reduces the surface protective film and diffuses at the interface between the two. occurs and are bonded to each other with strong adhesive force, which has the effect of suppressing the occurrence of peeling of the B1 and M electrodes from the surface protective film.
また、上記表面保護膜に設けられたスルーホール内に上
記保護膜とほぼ而−に金属を堆積させ電極を形成し、当
該電極によって下層配線層と上記I’(LM組電極電気
的に接続されるため、上記スルーホール内でのステップ
カバレージ不良による上記下層配線層と上記BLM電極
の間の接触不良発生を防止することができるという効果
がある。Furthermore, an electrode is formed by depositing metal in the through hole provided in the surface protective film almost entirely with the protective film, and the lower wiring layer is electrically connected to the I' (LM group electrode) by the electrode. Therefore, it is possible to prevent contact failure between the lower wiring layer and the BLM electrode due to defective step coverage within the through hole.
第1図は本発明の一実施例であるCCB構造を示す縦断
面図、
第2図は本発明の他の実施例であるCCB構造を示す縦
断面図、
第3図(a)〜(e)は上記CCB構造の製造工程の一
例を順次示す縦断面図である。
1・・・半導体基板、2・・・絶縁膜、3・・・第1層
目配線層、4・・・層間絶縁膜、5・・・第2層目配線
層、6・・・S i 02表面保護膜、7・・・スルー
ホール、8・・・BLM電極、9・・・TiSi2層、
10・・・TiN層、11・・・Cu層、12・・・A
u層、13・・・半田ボール、15・・・感光性ポリイ
ミド層、16・・・Sn層、17・・・pb層、20・
・タングステン電極。
二=
\−一一7−一一一′FIG. 1 is a vertical cross-sectional view showing a CCB structure as an embodiment of the present invention, FIG. 2 is a vertical cross-sectional view showing a CCB structure as another embodiment of the present invention, and FIGS. 3(a) to (e) ) are vertical cross-sectional views sequentially showing an example of the manufacturing process of the above CCB structure. DESCRIPTION OF SYMBOLS 1... Semiconductor substrate, 2... Insulating film, 3... First wiring layer, 4... Interlayer insulating film, 5... Second wiring layer, 6... Si 02 surface protective film, 7... through hole, 8... BLM electrode, 9... TiSi 2 layer,
10...TiN layer, 11...Cu layer, 12...A
U layer, 13...Solder ball, 15...Photosensitive polyimide layer, 16...Sn layer, 17...PB layer, 20.
・Tungsten electrode. 2 = \-117-111'
Claims (1)
たスルーホールを介して上記配線層と接続する金属突起
電極形成用の下地電極層を上記表面保護膜上に設けて成
り、上記下地電極層のうち少なくとも上記表面保護膜と
接触する部分は上記表面保護膜を還元し得る導電層であ
ることを特徴とする半導体集積回路装置。 2、上記表面保護膜と接触する導電層を形成する材質は
、上記表面保護膜を形成する酸化物よりもマイナスの標
準生成自由エネルギが大きいものであることを特徴とす
る請求項1記載の半導体集積回路装置。 3、上記スルーホール内には選択的に金属が堆積され、
当該堆積金属によって上記配線層と上記下地電極層が電
気的に接続されることを特徴とする請求項1記載の半導
体集積回路装置。[Scope of Claims] 1. A base electrode layer for forming metal protruding electrodes connected to the wiring layer through through-holes formed in required portions of the surface protection film provided on the wiring layer is provided on the surface protection film. 1. A semiconductor integrated circuit device, wherein at least a portion of the base electrode layer that contacts the surface protection film is a conductive layer that can reduce the surface protection film. 2. The semiconductor according to claim 1, wherein the material forming the conductive layer in contact with the surface protective film has a larger negative standard free energy of formation than the oxide forming the surface protective film. Integrated circuit device. 3. Metal is selectively deposited in the through hole,
2. The semiconductor integrated circuit device according to claim 1, wherein the wiring layer and the base electrode layer are electrically connected by the deposited metal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235921A JPH0282623A (en) | 1988-09-20 | 1988-09-20 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235921A JPH0282623A (en) | 1988-09-20 | 1988-09-20 | Semiconductor integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0282623A true JPH0282623A (en) | 1990-03-23 |
Family
ID=16993213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63235921A Pending JPH0282623A (en) | 1988-09-20 | 1988-09-20 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0282623A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5376584A (en) * | 1992-12-31 | 1994-12-27 | International Business Machines Corporation | Process of making pad structure for solder ball limiting metallurgy having reduced edge stress |
| CN104465426A (en) * | 2014-12-25 | 2015-03-25 | 颀中科技(苏州)有限公司 | Protruding block manufacturing method and protruding block assembly |
-
1988
- 1988-09-20 JP JP63235921A patent/JPH0282623A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5376584A (en) * | 1992-12-31 | 1994-12-27 | International Business Machines Corporation | Process of making pad structure for solder ball limiting metallurgy having reduced edge stress |
| CN104465426A (en) * | 2014-12-25 | 2015-03-25 | 颀中科技(苏州)有限公司 | Protruding block manufacturing method and protruding block assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4373866B2 (en) | Manufacturing method of semiconductor device | |
| JP3387083B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| KR100367702B1 (en) | Solder bump fabrication methods and structure including a titanium barrier layer | |
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| JP4400802B2 (en) | Lead frame, manufacturing method thereof, and semiconductor device | |
| JP2700103B2 (en) | Improved integrated circuit structure and method of forming improved integrated circuit structure | |
| JP3210547B2 (en) | Electroplating solder terminal and method of manufacturing the same | |
| US20080251927A1 (en) | Electromigration-Resistant Flip-Chip Solder Joints | |
| US5171711A (en) | Method of manufacturing integrated circuit devices | |
| US20060237848A1 (en) | Semiconductor device having a leading wiring layer | |
| JP2001298037A (en) | Copper pad structure | |
| JP3397689B2 (en) | Multi-chip semiconductor device and method of manufacturing the same | |
| JP3285919B2 (en) | Semiconductor device | |
| JP3524441B2 (en) | Wiring formation method | |
| JPH0282623A (en) | Semiconductor integrated circuit device | |
| JP2730492B2 (en) | Semiconductor device | |
| JPH11145174A (en) | Semiconductor device and manufacturing method thereof | |
| WO2021103489A1 (en) | Semiconductor structure and manufacturing method therefor | |
| JPH11186309A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH11233542A (en) | Semiconductor device and manufacturing method thereof | |
| JP3323091B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP3087819B2 (en) | Terminal electrode formation method for solder bump mounting | |
| JP3526420B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3308105B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same |