JPH0282623A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0282623A JPH0282623A JP63235921A JP23592188A JPH0282623A JP H0282623 A JPH0282623 A JP H0282623A JP 63235921 A JP63235921 A JP 63235921A JP 23592188 A JP23592188 A JP 23592188A JP H0282623 A JPH0282623 A JP H0282623A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- protective film
- electrode
- surface protective
- blm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特に金属突起電極
を有する半導体集積回路装置に適用して有効な技術に関
する。
を有する半導体集積回路装置に適用して有効な技術に関
する。
半導体ペレットを配ｍ基板に実装する方法の一つにＣＣ
Ｂ （Ｃｏｎｔｒｏｌ Ｃｏ１１ａｐｓｅｄ Ｂｏ
ｎｄｉｎｇ）Ｗ造がある。これはペレット表面に形成し
た下地電極層の上に半田ボール等の金属突起電極を形成
し、この突起電極を用いてペレットを配線基板に電気的
に接続するものである。上記下地電極層Ｃ以下単にＢＬ
Ｍ（ＢａｌｌＬ ｉ ｍ ｉ ｔ ｅ ｄ Ｍ ｅ
ｔ ａ ｌ ｙ ｙ、 ａ ｔ ｉ ｏ ｎ ）電極と
も記す）は、ペレットの表面絶縁膜に開孔したスルーホ
ールを介して下層の配線層に接続するよう上記表面絶縁
膜上に形成され、例えば上から金（Ａ ｕ） 、 Ｉ！
４’（Ｃ，ｕ） 、クロム（Ｃｒ）の３層で構成されて
いる。上記Ａｕ層は当該電極表面の酸化を防止するよう
働くが、半田ボールを形成する時半田に含まれる鉛（ｐ
ｂ）に吸い込まれて拡散する。上記Ｃｕ層は半田に含ま
れるスズ（Ｓｎ）と金属間化合物を形成し、金属結合す
るよう働く。上記Ｃｒ層は、上記ＢＬＭ電極上層の半田
と下層の金属の反応防止層と、下地表面保護膜との密着
層として働く。
Ｂ （Ｃｏｎｔｒｏｌ Ｃｏ１１ａｐｓｅｄ Ｂｏ
ｎｄｉｎｇ）Ｗ造がある。これはペレット表面に形成し
た下地電極層の上に半田ボール等の金属突起電極を形成
し、この突起電極を用いてペレットを配線基板に電気的
に接続するものである。上記下地電極層Ｃ以下単にＢＬ
Ｍ（ＢａｌｌＬ ｉ ｍ ｉ ｔ ｅ ｄ Ｍ ｅ
ｔ ａ ｌ ｙ ｙ、 ａ ｔ ｉ ｏ ｎ ）電極と
も記す）は、ペレットの表面絶縁膜に開孔したスルーホ
ールを介して下層の配線層に接続するよう上記表面絶縁
膜上に形成され、例えば上から金（Ａ ｕ） 、 Ｉ！
４’（Ｃ，ｕ） 、クロム（Ｃｒ）の３層で構成されて
いる。上記Ａｕ層は当該電極表面の酸化を防止するよう
働くが、半田ボールを形成する時半田に含まれる鉛（ｐ
ｂ）に吸い込まれて拡散する。上記Ｃｕ層は半田に含ま
れるスズ（Ｓｎ）と金属間化合物を形成し、金属結合す
るよう働く。上記Ｃｒ層は、上記ＢＬＭ電極上層の半田
と下層の金属の反応防止層と、下地表面保護膜との密着
層として働く。
尚、ＢＩ、Ｍ電極について記載された文献の例としては
、特開昭６１−１．６６０４９号公報に記載がある。
、特開昭６１−１．６６０４９号公報に記載がある。
ＢＴ、Ｍｆｆｉ極はその一部を半導体ペレットの表面保
護膜上に形成されるが、従来は上記表面保護膜に接触す
るＢＬＭ電極最下層の材質すなわちＣｒと上記表面保護
膜である酸化シリコン（Ｓ ｉ Ｏ２）との結合力がそ
れほど強固でなく、上記Ｂｒ＝［！極上に形成される半
田ボールの熱変形力等により上記ＢＬＭｆＭ、極が当該
表面保護膜から剥離しやすいという問題点があった。ま
た配線層の微細化及び電極の多ピン化に伴い上記保護膜
に開孔されるスルーホールの径は微細になり、電極間ピ
ッチも小さくなり、ＣＣＢ用スルーホールをドライエッ
チプロセスにより加工する必要がある。ドライエッチプ
ロセスにより加工したスルーホールは、その側壁がその
下の配線層に対してほぼ垂直になっているため、上記Ｂ
ＬＭ電極を形成した時にステップカバレージ不良により
、上記ＢＬＭｆｆｉ極が上記配線層から剥離するという
問題点のあることが本発明者によって見い出された。
護膜上に形成されるが、従来は上記表面保護膜に接触す
るＢＬＭ電極最下層の材質すなわちＣｒと上記表面保護
膜である酸化シリコン（Ｓ ｉ Ｏ２）との結合力がそ
れほど強固でなく、上記Ｂｒ＝［！極上に形成される半
田ボールの熱変形力等により上記ＢＬＭｆＭ、極が当該
表面保護膜から剥離しやすいという問題点があった。ま
た配線層の微細化及び電極の多ピン化に伴い上記保護膜
に開孔されるスルーホールの径は微細になり、電極間ピ
ッチも小さくなり、ＣＣＢ用スルーホールをドライエッ
チプロセスにより加工する必要がある。ドライエッチプ
ロセスにより加工したスルーホールは、その側壁がその
下の配線層に対してほぼ垂直になっているため、上記Ｂ
ＬＭ電極を形成した時にステップカバレージ不良により
、上記ＢＬＭｆｆｉ極が上記配線層から剥離するという
問題点のあることが本発明者によって見い出された。
本発明の目的は、表面保護膜からの剥離のないＢＴ、Ｍ
電極によるＣＣＢＩ造を備えた、半導体集積回路装置を
提供することにある。
電極によるＣＣＢＩ造を備えた、半導体集積回路装置を
提供することにある。
さらに別の目的は微細なスルーホールを介しても下層配
線層との接触不良のないＢＬＭｆｆｉ極によるＯＣＲ構
造を備えた半導体集積回路装置を提供することにある。
線層との接触不良のないＢＬＭｆｆｉ極によるＯＣＲ構
造を備えた半導体集積回路装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明ｘＢ書の記述及び添付図面から明らかになるであろう
。
明ｘＢ書の記述及び添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。
を簡単に説明すれば下記の通りである。
すなわち表面保護膜に接触するＢＬＭ電極最下層の材質
と上記表面保護膜材質（酸化物）との組合せを、標準生
成自由エネルギ・温度図（ニリンガムのダイヤグラム）
を用いて、上記ＢＬＭ電極最下層の材質のマイナスの自
由エネルギが上記表面保護膜を形成する材質のマイナス
の自由エネルギより太くなるよう、すなわち上記ＢＴ、
Ｍｆｆｉ極最下層の材質が上記表面保護膜材質を還元し
得るように選択するものである。
と上記表面保護膜材質（酸化物）との組合せを、標準生
成自由エネルギ・温度図（ニリンガムのダイヤグラム）
を用いて、上記ＢＬＭ電極最下層の材質のマイナスの自
由エネルギが上記表面保護膜を形成する材質のマイナス
の自由エネルギより太くなるよう、すなわち上記ＢＴ、
Ｍｆｆｉ極最下層の材質が上記表面保護膜材質を還元し
得るように選択するものである。
さらに別の手段は上記ＢＬＭｆｆｉ極の形成前に、上記
表面保護膜に形成されたスルーホール内に当該表面保護
膜とほぼ而−に金属を埋め込むものである。
表面保護膜に形成されたスルーホール内に当該表面保護
膜とほぼ而−に金属を埋め込むものである。
上記した手段によれば、ＢＴ、Ｍ電極層のうち表面保護
膜と接触する導電層を形成する材質は、上記表面保護膜
を形成する材質よりもマイナスの標準生成自由エネルギ
が大きく、上記表面保護膜を還元することができるため
、両者の界面にて拡散を生じ互いに強い接着力にて結合
するように働き、表面保護膜からの剥離のないＢＬＭ電
極によるＣＣＢ構造を達成するものである。
膜と接触する導電層を形成する材質は、上記表面保護膜
を形成する材質よりもマイナスの標準生成自由エネルギ
が大きく、上記表面保護膜を還元することができるため
、両者の界面にて拡散を生じ互いに強い接着力にて結合
するように働き、表面保護膜からの剥離のないＢＬＭ電
極によるＣＣＢ構造を達成するものである。
さらに別の手段によれば、表面保護膜に開孔されたスル
ーホール内にほぼ而−に埋め込まれた金属は、ＢＬＭ電
極と下層配線層とを電気的に接続するように働き、微細
なスルーホールをドライエッチプロセスにより加工して
も、下層配線層との接触不良のないＢＬＭ電極によるＣ
ＣＢ構造を達成するものである。
ーホール内にほぼ而−に埋め込まれた金属は、ＢＬＭ電
極と下層配線層とを電気的に接続するように働き、微細
なスルーホールをドライエッチプロセスにより加工して
も、下層配線層との接触不良のないＢＬＭ電極によるＣ
ＣＢ構造を達成するものである。
〔実施例１〕
第１図は本発明の一実施例を示すＢＩ、Ｍ電極を持つＣ
ＣＢ構造の縦断面図である。
ＣＢ構造の縦断面図である。
本図において、特に制限されないが、ＢＬＭｆｆｉ極８
の下層には２層の配線層が形成されている。
の下層には２層の配線層が形成されている。
半導体基板１上には絶縁膜２が堆積され、その上には第
１層目配線層３が形成されており、さらにその上には層
間絶縁膜４を介して第２層目配線層５が形成されている
。上記第２層目配線層５上にはＳｉＯ２にて成る絶縁層
としての表面保護膜６が堆積され、当該保護膜６の配線
層５上の所要部分にはスルーホール７が開孔され、上記
スルーホール７を介して配線Ｍ５に接続するようにＢＬ
Ｍｆｆｌ極８が形成されている。上記ＲＬＭ電極８は４
層から成り、下からチタニウムシリサイド（Ｔｉｓｉｚ
）層９．チタニウムナイトライド（ＴｉＮ）Ｗｌｌｏ、
Ｃｕ層１１．Ａｕ層１２となっている。上記ＴｉＳｉ２
［９は表面保護膜６を形成する５ｉｎ２を還元し得る金
属の一例である。この場合ある金属化合物もしくは金属
が特定の酸化物を還元する可能性については１例えばニ
リンガムのダイヤグラムにより示唆される。これによれ
ば。
１層目配線層３が形成されており、さらにその上には層
間絶縁膜４を介して第２層目配線層５が形成されている
。上記第２層目配線層５上にはＳｉＯ２にて成る絶縁層
としての表面保護膜６が堆積され、当該保護膜６の配線
層５上の所要部分にはスルーホール７が開孔され、上記
スルーホール７を介して配線Ｍ５に接続するようにＢＬ
Ｍｆｆｌ極８が形成されている。上記ＲＬＭ電極８は４
層から成り、下からチタニウムシリサイド（Ｔｉｓｉｚ
）層９．チタニウムナイトライド（ＴｉＮ）Ｗｌｌｏ、
Ｃｕ層１１．Ａｕ層１２となっている。上記ＴｉＳｉ２
［９は表面保護膜６を形成する５ｉｎ２を還元し得る金
属の一例である。この場合ある金属化合物もしくは金属
が特定の酸化物を還元する可能性については１例えばニ
リンガムのダイヤグラムにより示唆される。これによれ
ば。
ＴｉＳｉ、層９中のＴｉは表面保護膜６を形成するＳ
ｉ Ｏ，よりもマイナスの標準生成自由エネルギが大き
いため、上記Ｔ ｉ Ｓ ｉ７層９はＳ ｉ Ｏ。
ｉ Ｏ，よりもマイナスの標準生成自由エネルギが大き
いため、上記Ｔ ｉ Ｓ ｉ７層９はＳ ｉ Ｏ。
を還元し、この科学的反応により上記ＴｉＳｉ２層９と
５ｉｎ２にて成る上記表面保護膜６の界面では夫々の構
成物質が相互に拡散し、このとき形成される反応層を介
して上記Ｔｉ５１２７Ｍ９と上記表面保護膜６とが強固
に結合する。
５ｉｎ２にて成る上記表面保護膜６の界面では夫々の構
成物質が相互に拡散し、このとき形成される反応層を介
して上記Ｔｉ５１２７Ｍ９と上記表面保護膜６とが強固
に結合する。
上記Ａ ｕ ＦＪ １．２の上には半田ボール１３が形
成され、これによりＣＣＢ構造を構成する。尚、上記Ａ
ｕ層１２は上記半田ボール１３の形成時に半田のｐｂに
拡散してしまうため、本図では想像線にて表現した。ま
た上記ＴｉＮ層１０は、上記８丁、Ｍ電極８の上層に形
成される上記半田ボール１３と下層に形成されている配
線層を成すアルミニウムが、反応しあって拡散をおこす
のを防止するバリヤメタルとして働く。
成され、これによりＣＣＢ構造を構成する。尚、上記Ａ
ｕ層１２は上記半田ボール１３の形成時に半田のｐｂに
拡散してしまうため、本図では想像線にて表現した。ま
た上記ＴｉＮ層１０は、上記８丁、Ｍ電極８の上層に形
成される上記半田ボール１３と下層に形成されている配
線層を成すアルミニウムが、反応しあって拡散をおこす
のを防止するバリヤメタルとして働く。
次に第１図に示されるＣＣＢ構造の製造工程を第３図（
ａ）〜（ｅ）に基づいて説明する。
ａ）〜（ｅ）に基づいて説明する。
第３図（ａ）に示すように、所定の工程を経て半導体基
板１上にＳｉｎ、にて成る絶縁膜２が形成され、その上
には第１層目アルミニウム配線層３が形成されている。
板１上にＳｉｎ、にて成る絶縁膜２が形成され、その上
には第１層目アルミニウム配線層３が形成されている。
上記配線層３の上にはＳｉＯ，／ Ｓ ＯＧ／ Ｓ ｉ
０２（１）積層の層間絶縁膜４を介して第２層目アル
ミニウム配線層５が形成され、さらにその上にはＳｉｎ
、にて成る表面保護膜６が形成されている。上記表面保
護膜６の、上記第２層目アルミニウム配線層５の上に形
成された表面保護膜６の所定の位置にはスルーホール７
が開孔されている。
０２（１）積層の層間絶縁膜４を介して第２層目アル
ミニウム配線層５が形成され、さらにその上にはＳｉｎ
、にて成る表面保護膜６が形成されている。上記表面保
護膜６の、上記第２層目アルミニウム配線層５の上に形
成された表面保護膜６の所定の位置にはスルーホール７
が開孔されている。
次に第３図（ｂ）に示すように上記表面保護膜６上に、
上記スルーホール７を介して上記第２層目アルミニラ１
１配線層５に接続するようＴ ｉ Ｓ ｉ、層９が堆積
される。上記ＴｉＳｉ２層９は上記表面保護膜６を成す
Ｓ ｉ Ｏ２を還元する働きがあるため１両者の界面に
て拡散が起こり互いに強い接着力にて結合する。次に上
記ＴｉＳｉ２層９の上に、上記ＢＴ、Ｍ１層８の上層に
形成される上記半田ボール１３と、下層に形成されてい
る配線層を成すアルミニウムとの拡散を防止するバリヤ
メタルとして働＜ＴｉＮ層１０が堆積される。さらに上
記ＴｉＮ層１０の上にＣｕ層１１及びＡｕ層１２を堆積
した後、エツチングにて所望の大きさ及び形状に成形し
、ＢＬＭ電極を形成する。
上記スルーホール７を介して上記第２層目アルミニラ１
１配線層５に接続するようＴ ｉ Ｓ ｉ、層９が堆積
される。上記ＴｉＳｉ２層９は上記表面保護膜６を成す
Ｓ ｉ Ｏ２を還元する働きがあるため１両者の界面に
て拡散が起こり互いに強い接着力にて結合する。次に上
記ＴｉＳｉ２層９の上に、上記ＢＴ、Ｍ１層８の上層に
形成される上記半田ボール１３と、下層に形成されてい
る配線層を成すアルミニウムとの拡散を防止するバリヤ
メタルとして働＜ＴｉＮ層１０が堆積される。さらに上
記ＴｉＮ層１０の上にＣｕ層１１及びＡｕ層１２を堆積
した後、エツチングにて所望の大きさ及び形状に成形し
、ＢＬＭ電極を形成する。
次に第３図（ｃ）に示すように上記表面保護膜６及びＢ
ＬＭ電極８上に、例えば感光性ポリイミド層１５を全面
塗布し、ＢＬＭ電極８上の所定の位置のみ露光した後に
現像をおこない、開孔部１６を形成する。
ＬＭ電極８上に、例えば感光性ポリイミド層１５を全面
塗布し、ＢＬＭ電極８上の所定の位置のみ露光した後に
現像をおこない、開孔部１６を形成する。
さらに第３図（ｄ）に示すようにＳｎ層１６及びＰｂＭ
１７を、厚さの比が例えば５：９５となるよう全面に堆
積させると、上記感光性ポリイミド層１５がマスクとな
り上記開孔部１６の中に露呈する上記ＢＬＭ電極８上に
半田ボールの材料となる上記Ｓ ｎ Ｍｌ ６及びｐｂ
層１７が形成される。
１７を、厚さの比が例えば５：９５となるよう全面に堆
積させると、上記感光性ポリイミド層１５がマスクとな
り上記開孔部１６の中に露呈する上記ＢＬＭ電極８上に
半田ボールの材料となる上記Ｓ ｎ Ｍｌ ６及びｐｂ
層１７が形成される。
次に薬品にて上記感光性ポリイミド層１５を溶解するこ
とにより、上記感光性ポリイミド１５上の不要な上記Ｓ
ｎ層１６及びｐｂ層１７を除去し、上記ＢＬＭ電極８上
の上記半田ボール材料となるＳｎＭ及びｐｂ層のみを残
す。最後に熱を加えて上記ＢＬＭｆｆｉ極８上の上記Ｓ
ｎ層１６及び上記Ｐｂ層１７を溶融し、半田ボール１３
を形成する。
とにより、上記感光性ポリイミド１５上の不要な上記Ｓ
ｎ層１６及びｐｂ層１７を除去し、上記ＢＬＭ電極８上
の上記半田ボール材料となるＳｎＭ及びｐｂ層のみを残
す。最後に熱を加えて上記ＢＬＭｆｆｉ極８上の上記Ｓ
ｎ層１６及び上記Ｐｂ層１７を溶融し、半田ボール１３
を形成する。
尚、この時上記Ａｕ層１２は半田に含まれるｐｂに吸い
込まれて拡散してしまう。
込まれて拡散してしまう。
上記実施例によれば、以下の作用効果を得るものである
。
。
（１）ＢＬＭ電極８の最下層に存在し表面保護膜６に接
触するＴｉ５ｉＪ５９は、上記表面保護膜６を形成する
Ｓｉｎ、よりもマイナスの標準生成自由エネルギが大き
いため、上記５ｉｎ２を還元し両者の界面にて拡散が起
こり互いに強い接着力にて結合するため、当該ＢＬＭ電
極８のＳｉｎ。
触するＴｉ５ｉＪ５９は、上記表面保護膜６を形成する
Ｓｉｎ、よりもマイナスの標準生成自由エネルギが大き
いため、上記５ｉｎ２を還元し両者の界面にて拡散が起
こり互いに強い接着力にて結合するため、当該ＢＬＭ電
極８のＳｉｎ。
表面保護膜６よりの剥離発生を抑止することができる。
〔実施例２〕
第２図は本発明の他の実施例を示すＢＬＭｆｆｉ極をも
つＣＣＢ構造の縦断面図を示すが１本実施例と第１図及
び第２図に示した実施例との相違点はスルーホール７内
にタングステン電極２０が埋め込まれていることである
。
つＣＣＢ構造の縦断面図を示すが１本実施例と第１図及
び第２図に示した実施例との相違点はスルーホール７内
にタングステン電極２０が埋め込まれていることである
。
上記タングステン電極２０は表面保護膜６の所要部分に
スルーホール７が開孔された後、選択ＣＶＤ法により当
該スルーホール内に表面保護膜６とほぼ面一になるよう
堆積されたものである。
スルーホール７が開孔された後、選択ＣＶＤ法により当
該スルーホール内に表面保護膜６とほぼ面一になるよう
堆積されたものである。
尚、上記タングステン電極２０が追加される以外は上記
実施例と製造工程は同一である。
実施例と製造工程は同一である。
上記実施例によれば、以下の作用効果を得るものである
。
。
（１）タングステン電極２ｏは表面保護膜６とほぼ面一
にスルーホール７内に堆積され、当該タングステン電極
２０によって上記第２層目配線層と上記Ｔｉ層９が電気
的に接続されるため、上記表面保護膜６の上層に形成さ
れる上記ＴｉＳｉ、層９の上記スルーホール７内へのス
テップカバレージ不良による上記第２層目配線層と上記
ＴｉＳｉ２層９との接触不良を防止することができる。
にスルーホール７内に堆積され、当該タングステン電極
２０によって上記第２層目配線層と上記Ｔｉ層９が電気
的に接続されるため、上記表面保護膜６の上層に形成さ
れる上記ＴｉＳｉ、層９の上記スルーホール７内へのス
テップカバレージ不良による上記第２層目配線層と上記
ＴｉＳｉ２層９との接触不良を防止することができる。
以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが１本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。
具体的に説明したが１本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。
例えば本実施例では表面保護膜の材質と上記表面保護膜
に接触するＢＬＭ電極最下層の材質をＳｉＯ２とＴｉＳ
ｉ２としたが、必ずしもこの組合せに限定されるもので
はなく、電極最下層の材質にはチタニウムやチタニウム
とタングステンの合金或いはアルミニウム等、上記表面
保護膜を形成する酸化物のような絶縁可能な化合物より
もマイナスの標準生成自由エネルギが大きい材質を適宜
選択することができる。
に接触するＢＬＭ電極最下層の材質をＳｉＯ２とＴｉＳ
ｉ２としたが、必ずしもこの組合せに限定されるもので
はなく、電極最下層の材質にはチタニウムやチタニウム
とタングステンの合金或いはアルミニウム等、上記表面
保護膜を形成する酸化物のような絶縁可能な化合物より
もマイナスの標準生成自由エネルギが大きい材質を適宜
選択することができる。
また、上記実施例ではバリヤメタルとしてＴｉＮ層を用
いたが、ＢＬＭ電極最下層にＴｉＳｉ。
いたが、ＢＬＭ電極最下層にＴｉＳｉ。
を用いるときにはＴｉＮ層を省略しても良く、この場合
はＴｉＳｉ２がバリヤメタルとして機能する。
はＴｉＳｉ２がバリヤメタルとして機能する。
またＢＬＭ電極層のうち半田と金属結合する層の材質を
Ｃｕとしたが、必ずしもこれに限定されるものではなく
、ニッケル等を採用することもできる。さらに、実施例
２ではスルーホール部に埋め込まれた電極の材質をタン
グステンとしたが。
Ｃｕとしたが、必ずしもこれに限定されるものではなく
、ニッケル等を採用することもできる。さらに、実施例
２ではスルーホール部に埋め込まれた電極の材質をタン
グステンとしたが。
金属等の上に選択的に堆積され得る材質を適宜採用する
ことができる。
ことができる。
以上の説明では主として本発明者によってなされた発明
を、その背景となった利用分野であるモノリシック型半
導体集積回路に適用する場合について説明したが、本発
明はそれに限定されるものではなく、ハイブリッド型半
導体集積回路等に広く利用することができる。本発明は
少なくともＣＣＢ構造を有する条件のものに適用するこ
とができる。
を、その背景となった利用分野であるモノリシック型半
導体集積回路に適用する場合について説明したが、本発
明はそれに限定されるものではなく、ハイブリッド型半
導体集積回路等に広く利用することができる。本発明は
少なくともＣＣＢ構造を有する条件のものに適用するこ
とができる。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば下記の通りである
。
って得られる効果を簡単に説明すれば下記の通りである
。
すなわちＢＬＭｆｆｉ極のうち少なくとも表面保護膜と
接触する部分の材質は、上記表面保護膜を形成する材質
よりもマイナスの標準生成自由エネルギが大きいため上
記表面保護膜を還元し、両者の界面にて拡散が起こり互
いに強い接着力にて結合するため、当該Ｂ１、Ｍ電極の
表面保護膜よりの剥離発生を抑止することができるとい
う効果がある。
接触する部分の材質は、上記表面保護膜を形成する材質
よりもマイナスの標準生成自由エネルギが大きいため上
記表面保護膜を還元し、両者の界面にて拡散が起こり互
いに強い接着力にて結合するため、当該Ｂ１、Ｍ電極の
表面保護膜よりの剥離発生を抑止することができるとい
う効果がある。
また、上記表面保護膜に設けられたスルーホール内に上
記保護膜とほぼ而−に金属を堆積させ電極を形成し、当
該電極によって下層配線層と上記Ｉ’（ＬＭ組電極電気
的に接続されるため、上記スルーホール内でのステップ
カバレージ不良による上記下層配線層と上記ＢＬＭ電極
の間の接触不良発生を防止することができるという効果
がある。
記保護膜とほぼ而−に金属を堆積させ電極を形成し、当
該電極によって下層配線層と上記Ｉ’（ＬＭ組電極電気
的に接続されるため、上記スルーホール内でのステップ
カバレージ不良による上記下層配線層と上記ＢＬＭ電極
の間の接触不良発生を防止することができるという効果
がある。
第１図は本発明の一実施例であるＣＣＢ構造を示す縦断
面図、 第２図は本発明の他の実施例であるＣＣＢ構造を示す縦
断面図、 第３図（ａ）〜（ｅ）は上記ＣＣＢ構造の製造工程の一
例を順次示す縦断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・第１層
目配線層、４・・・層間絶縁膜、５・・・第２層目配線
層、６・・・Ｓ ｉ ０２表面保護膜、７・・・スルー
ホール、８・・・ＢＬＭ電極、９・・・ＴｉＳｉ２層、
１０・・・ＴｉＮ層、１１・・・Ｃｕ層、１２・・・Ａ
ｕ層、１３・・・半田ボール、１５・・・感光性ポリイ
ミド層、１６・・・Ｓｎ層、１７・・・ｐｂ層、２０・
・タングステン電極。 二＝ ＼−一一７−一一一′
面図、 第２図は本発明の他の実施例であるＣＣＢ構造を示す縦
断面図、 第３図（ａ）〜（ｅ）は上記ＣＣＢ構造の製造工程の一
例を順次示す縦断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・第１層
目配線層、４・・・層間絶縁膜、５・・・第２層目配線
層、６・・・Ｓ ｉ ０２表面保護膜、７・・・スルー
ホール、８・・・ＢＬＭ電極、９・・・ＴｉＳｉ２層、
１０・・・ＴｉＮ層、１１・・・Ｃｕ層、１２・・・Ａ
ｕ層、１３・・・半田ボール、１５・・・感光性ポリイ
ミド層、１６・・・Ｓｎ層、１７・・・ｐｂ層、２０・
・タングステン電極。 二＝ ＼−一一７−一一一′
Claims (1)
- 【特許請求の範囲】 １、配線層の上に設けた表面保護膜の所要部分に開孔し
たスルーホールを介して上記配線層と接続する金属突起
電極形成用の下地電極層を上記表面保護膜上に設けて成
り、上記下地電極層のうち少なくとも上記表面保護膜と
接触する部分は上記表面保護膜を還元し得る導電層であ
ることを特徴とする半導体集積回路装置。 ２、上記表面保護膜と接触する導電層を形成する材質は
、上記表面保護膜を形成する酸化物よりもマイナスの標
準生成自由エネルギが大きいものであることを特徴とす
る請求項１記載の半導体集積回路装置。 ３、上記スルーホール内には選択的に金属が堆積され、
当該堆積金属によって上記配線層と上記下地電極層が電
気的に接続されることを特徴とする請求項１記載の半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235921A JPH0282623A (ja) | 1988-09-20 | 1988-09-20 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235921A JPH0282623A (ja) | 1988-09-20 | 1988-09-20 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0282623A true JPH0282623A (ja) | 1990-03-23 |
Family
ID=16993213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63235921A Pending JPH0282623A (ja) | 1988-09-20 | 1988-09-20 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0282623A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5376584A (en) * | 1992-12-31 | 1994-12-27 | International Business Machines Corporation | Process of making pad structure for solder ball limiting metallurgy having reduced edge stress |
| CN104465426A (zh) * | 2014-12-25 | 2015-03-25 | 颀中科技（苏州）有限公司 | 凸块的制作方法及凸块组件 |
-
1988
- 1988-09-20 JP JP63235921A patent/JPH0282623A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5376584A (en) * | 1992-12-31 | 1994-12-27 | International Business Machines Corporation | Process of making pad structure for solder ball limiting metallurgy having reduced edge stress |
| CN104465426A (zh) * | 2014-12-25 | 2015-03-25 | 颀中科技（苏州）有限公司 | 凸块的制作方法及凸块组件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4373866B2 (ja) | 半導体装置の製造方法 | |
| JP3387083B2 (ja) | 半導体装置及びその製造方法 | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| KR100367702B1 (ko) | 티타늄장벽층을포함하는솔더범프제조방법및구조 | |
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| JP2700103B2 (ja) | 改良された集積回路構造および改良された集積回路構造を形成する方法 | |
| JP3210547B2 (ja) | 電気めっきはんだ端子およびその製造方法 | |
| US20080251927A1 (en) | Electromigration-Resistant Flip-Chip Solder Joints | |
| US5171711A (en) | Method of manufacturing integrated circuit devices | |
| US20060237848A1 (en) | Semiconductor device having a leading wiring layer | |
| JP2001298037A (ja) | 銅パッド構造 | |
| JP3397689B2 (ja) | マルチチップ半導体装置およびその製造方法 | |
| JP3285919B2 (ja) | 半導体装置 | |
| JP3524441B2 (ja) | 配線形成方法 | |
| JPH0282623A (ja) | 半導体集積回路装置 | |
| JP2730492B2 (ja) | 半導体装置 | |
| JPH11145174A (ja) | 半導体装置およびその製造方法 | |
| WO2021103489A1 (zh) | 半导体结构及其制造方法 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH11233542A (ja) | 半導体装置及びその製造方法 | |
| JP3323091B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3087819B2 (ja) | はんだバンプ実装用端子電極形成方法 | |
| JP3526420B2 (ja) | 半導体装置およびその製造方法 | |
| JP3308105B2 (ja) | 半導体集積回路装置およびその製造方法 |