JPH0282794A - 4線−4線回り込み抑止回路 - Google Patents
4線−4線回り込み抑止回路Info
- Publication number
- JPH0282794A JPH0282794A JP23437488A JP23437488A JPH0282794A JP H0282794 A JPH0282794 A JP H0282794A JP 23437488 A JP23437488 A JP 23437488A JP 23437488 A JP23437488 A JP 23437488A JP H0282794 A JPH0282794 A JP H0282794A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- point
- line
- signal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
電話回線の4線−4線回り込み抑止回路に関し、411
!−4線の回り込みを確実に抑止することを目的とし、 4111側入力端子からの4M信号をコンデンサ及び抵
抗を介して受けて2線信号に変換する4線−281変換
回路と、該4線一2輪変換回路の出力を受けて2M信号
を4線信号に変換する2線−4m変換回路とを具備し、
前記4線−211変換回路の入力段の信号を抵抗を介し
て、2線−4線変換回路の出力を抵抗を介してそれぞれ
アンプの入力部で接続し、該アンプの出力を端子に接続
する構成において、前記2つ抵抗の比を適当な値に設定
することにより、4線−4線の回り込みを抑止するよう
に構成する。
!−4線の回り込みを確実に抑止することを目的とし、 4111側入力端子からの4M信号をコンデンサ及び抵
抗を介して受けて2線信号に変換する4線−281変換
回路と、該4線一2輪変換回路の出力を受けて2M信号
を4線信号に変換する2線−4m変換回路とを具備し、
前記4線−211変換回路の入力段の信号を抵抗を介し
て、2線−4線変換回路の出力を抵抗を介してそれぞれ
アンプの入力部で接続し、該アンプの出力を端子に接続
する構成において、前記2つ抵抗の比を適当な値に設定
することにより、4線−4線の回り込みを抑止するよう
に構成する。
[産業上の利用分野]
本発明は加入者回路等に用いられる4線−4線回り込み
抑止回路に関する。
抑止回路に関する。
[従来の技術]
第5図は従来回路の一例を示す図である。給電回路は省
略されている。4線側入力端子4WRから入力された信
号は、コンデンサC1及び抵抗R1による直列回路を介
して4線−2線変換回路1に入る。該4線一2線変換回
路1により2線信号はそれぞれA線、B線から出力され
る。A線、B線間には、図に示すような電話機2が接続
される。
略されている。4線側入力端子4WRから入力された信
号は、コンデンサC1及び抵抗R1による直列回路を介
して4線−2線変換回路1に入る。該4線一2線変換回
路1により2線信号はそれぞれA線、B線から出力され
る。A線、B線間には、図に示すような電話機2が接続
される。
A線、BMからの信号は2m−4線変換回路3により4
m信号に変換され、抵抗R2を介してアンプ4に入る。
m信号に変換され、抵抗R2を介してアンプ4に入る。
アンプ4の出力は4線側出力端子4WSに接続される。
このままでは、自身の声等が回り込みにより受話器に入
って受話器の性能が落ちてしまう。そこで、2線−4線
変換回路3の出力と位相が逆の関係にある4線側入力端
子4WRから抵抗R3を介してアンプ4の入力部に接続
する。そして、抵抗R2とR3の値の比を適当な値に設
定することにより、回り込み信号をキャンセルするよう
にしている。
って受話器の性能が落ちてしまう。そこで、2線−4線
変換回路3の出力と位相が逆の関係にある4線側入力端
子4WRから抵抗R3を介してアンプ4の入力部に接続
する。そして、抵抗R2とR3の値の比を適当な値に設
定することにより、回り込み信号をキャンセルするよう
にしている。
第6図は各部の波形を示す図である。(イ)は4mgl
側入力端子4WRのA点の波形を、(ロ)は2線−4線
変換回路3の出力8点の波形をそれぞれ示している。A
点の信号波形とB点の信号波形は位相が180度異なっ
ているため、抵抗R2゜R3の比を適当に選ぶことによ
り、信号加算点Cの電圧を相殺してゼロに近い値とする
ことができ、これにより信号の回り込みの影響をキャン
セルするようにしている。
側入力端子4WRのA点の波形を、(ロ)は2線−4線
変換回路3の出力8点の波形をそれぞれ示している。A
点の信号波形とB点の信号波形は位相が180度異なっ
ているため、抵抗R2゜R3の比を適当に選ぶことによ
り、信号加算点Cの電圧を相殺してゼロに近い値とする
ことができ、これにより信号の回り込みの影響をキャン
セルするようにしている。
[発明が解決しようとする課題]
しかしながら、従来の位相補償回路では、A点に加えた
信号は4線−2株変換回路、2線−4線変換回路3を介
することで、B点との間に第6図に示すような位相差Δ
θを生じ、抵抗R2,R3の比のみでは全ての音声帯域
で4線−4177)回り込みを抑止することが困難であ
る。つまり、この位相差Δθ分だけキャンセルされない
で信号が残ってしまう結果、受話器での音質低下につな
がっていた。
信号は4線−2株変換回路、2線−4線変換回路3を介
することで、B点との間に第6図に示すような位相差Δ
θを生じ、抵抗R2,R3の比のみでは全ての音声帯域
で4線−4177)回り込みを抑止することが困難であ
る。つまり、この位相差Δθ分だけキャンセルされない
で信号が残ってしまう結果、受話器での音質低下につな
がっていた。
本発明はこのような課題に鑑みてなされたものであって
、411!−41の回り込みを確実に抑止することがで
きる4$11−4111回り込み抑止回路を提供するこ
とを目的としている。
、411!−41の回り込みを確実に抑止することがで
きる4$11−4111回り込み抑止回路を提供するこ
とを目的としている。
[課題を解決するための手段]
第1図は本発明の原理ブロック図である。第5図と同一
のもの′は、同一の符号を付して示す。図において、1
は4M側大入力端子4WRらの4線信号をコンデンサC
1及び抵抗R1を介して受けて2線信号に変換する41
1−2株変換回路、3は該4輪−2線変換回路1の出力
を受けて21i!信号を41i1信号に変換する2線−
4株変換回路である。
のもの′は、同一の符号を付して示す。図において、1
は4M側大入力端子4WRらの4線信号をコンデンサC
1及び抵抗R1を介して受けて2線信号に変換する41
1−2株変換回路、3は該4輪−2線変換回路1の出力
を受けて21i!信号を41i1信号に変換する2線−
4株変換回路である。
前記4線−2線変換回路1の入力信号を抵抗R3を介し
て、21m−4線変換回路3の出力を抵抗R2を介して
それぞれアンプ4の入力部で接続し、該アンプ4の出力
を4線側出力端子4WSに接続する構成となっている。
て、21m−4線変換回路3の出力を抵抗R2を介して
それぞれアンプ4の入力部で接続し、該アンプ4の出力
を4線側出力端子4WSに接続する構成となっている。
第5図の従来例と異なる部分は、抵抗R3による電圧引
き出し点をそれまでのA点からコンデンサC1及び抵抗
R1の直列回路の後段のD点に設定した点である。
き出し点をそれまでのA点からコンデンサC1及び抵抗
R1の直列回路の後段のD点に設定した点である。
[作用1
抵抗R3の電圧引き出し点をそれまでのA点からコンデ
ンサC1及び抵抗R1の直列回路の後段のD点に移した
結果、入力信号と出力信号の位相差が従来例に比較して
極めて小さくなる。第2図は各部の波形を示す図である
。(イ)はA点の、(ロ)はD点の、(ハ)は8点の、
(ニ)は0点のそれぞれ波形を示している。図に示すよ
うに、D点の波形とB点の波形は位相が逆でかつ位相は
揃っている。従って、D点の波形とB点の波形の振幅の
み調節すれば、その加算波形は0点の波形に示すように
ゼロになり、4線−4線の回り込みを確実に防止するこ
とができる。
ンサC1及び抵抗R1の直列回路の後段のD点に移した
結果、入力信号と出力信号の位相差が従来例に比較して
極めて小さくなる。第2図は各部の波形を示す図である
。(イ)はA点の、(ロ)はD点の、(ハ)は8点の、
(ニ)は0点のそれぞれ波形を示している。図に示すよ
うに、D点の波形とB点の波形は位相が逆でかつ位相は
揃っている。従って、D点の波形とB点の波形の振幅の
み調節すれば、その加算波形は0点の波形に示すように
ゼロになり、4線−4線の回り込みを確実に防止するこ
とができる。
[実施例]
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第3図は本発明の一実施例を示す構成ブロック図である
。第1図と同一のものは、同一の符号を付して示す。図
において、11.12はそれぞれA線、B線に供給され
る給電回路である。前述したように、アンプの入力段に
接続する入力側の引き出し点を従来のA点からD点に移
すことにより、位相差をコンデンサC1,抵抗R1の直
列回路をパスした分だけ、出力側の位相に近付けること
ができ、8点の電圧とD点の電圧とが丁度C点で相殺さ
れてゼロになるようにすることができる。
。第1図と同一のものは、同一の符号を付して示す。図
において、11.12はそれぞれA線、B線に供給され
る給電回路である。前述したように、アンプの入力段に
接続する入力側の引き出し点を従来のA点からD点に移
すことにより、位相差をコンデンサC1,抵抗R1の直
列回路をパスした分だけ、出力側の位相に近付けること
ができ、8点の電圧とD点の電圧とが丁度C点で相殺さ
れてゼロになるようにすることができる。
第4図は本発明の他の実施例を示す構成ブロック図であ
る。第3図と同一のものは、同一の符号を付して示す。
る。第3図と同一のものは、同一の符号を付して示す。
図に示す実施例は、4m−21変換回路1の入力側から
抵抗R3と補償用コンデンサC2の直列回路を介してア
ンプ4に入力段に接続したものである。コンデンサC2
の値を適当な値に設定することにより、D点の電圧波形
と8点の電圧波形の位相差を更にゼロに近付けるように
して、アンプ40入力段の0点での電圧波形がより正確
にゼロにキャンセルされるようにしたものである。つま
り、この実施例では、入力信号波形と出力信号波形の振
幅は抵抗R2とR3の比を適当な値に設定することによ
りキャンセルし、位相ずれは、位相補償用コンデンサC
2により位相差が丁度ゼロになるように微調整する。こ
の結果、4線−4線の回り込みをより確実に抑止するこ
とができる。
抵抗R3と補償用コンデンサC2の直列回路を介してア
ンプ4に入力段に接続したものである。コンデンサC2
の値を適当な値に設定することにより、D点の電圧波形
と8点の電圧波形の位相差を更にゼロに近付けるように
して、アンプ40入力段の0点での電圧波形がより正確
にゼロにキャンセルされるようにしたものである。つま
り、この実施例では、入力信号波形と出力信号波形の振
幅は抵抗R2とR3の比を適当な値に設定することによ
りキャンセルし、位相ずれは、位相補償用コンデンサC
2により位相差が丁度ゼロになるように微調整する。こ
の結果、4線−4線の回り込みをより確実に抑止するこ
とができる。
上述の実施例では、位相補償用コンデンサC2を抵抗R
3に直列接続した場合について説明したが、本発明はこ
れに限るものではない。位相の状態によっては抵抗R2
と接続してもよく、また接続形態も直列のみならず並列
接続であってもよい。
3に直列接続した場合について説明したが、本発明はこ
れに限るものではない。位相の状態によっては抵抗R2
と接続してもよく、また接続形態も直列のみならず並列
接続であってもよい。
[発明の効果]
以上、詳細に説明したように・、本発明によれば、入力
信号と出り信号とをその位相差が可能な限りゼロになる
ような点から取り出してアンプの入力段で加算するよう
に構成することにより、4線−41の回り込みを確実に
抑止することができる4線−4線回り込み抑止回路を提
供することができる。
信号と出り信号とをその位相差が可能な限りゼロになる
ような点から取り出してアンプの入力段で加算するよう
に構成することにより、4線−41の回り込みを確実に
抑止することができる4線−4線回り込み抑止回路を提
供することができる。
第1図は本発明の原理ブロック図、
第2図は各部の波形を示す図、
第3図は本発明の一実施例を示す構成ブロック図、
第4図は本発明の他の実施例を示す構成ブロック図、
第5図は従来回路例を示す図、
第6図は各部の波形を示す図である。
第1図において、
1は4線−211変換回路、
3は211−411変1回路、
4はアンプ、
R1−R3は抵抗、
C1はコンデンサである。
特許出願人 富 士 通 株 式 会
礼式 理 人 弁理士 井 島
藤 治外1名
礼式 理 人 弁理士 井 島
藤 治外1名
Claims (2)
- (1)4線側入力端子(4WR)からの4線信号をコン
デンサ(C1)及び抵抗(R1)を介して受けて2線信
号に変換する4線−2線変換回路(1)と、 該4線−2線変換回路(1)の出力を受けて2線信号を
4線信号に変換する2線−4線変換回路(3)とを具備
し、 前記4線−2線変換回路(1)の入力段の信号を抵抗(
R3)を介して、2線−4線変換回路(3)の出力を抵
抗(R2)を介してそれぞれアンプ(4)の入力部で接
続し、 該アンプ(4)の出力を4線側出力端子(4WS)に接
続する構成において、 前記抵抗(R2)と(R3)の比を適当な値に設定する
ことにより、4線−4線の回り込みを抑止するように構
成した4線−4線回り込み抑止回路。 - (2)前記抵抗(R2)又は(R3)のいずれかに位相
補償用のコンデンサ(C2)を直列又は並列に接続する
ようにしたことを特徴とする請求項1記載の4線−4線
回り込み抑止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23437488A JPH0282794A (ja) | 1988-09-19 | 1988-09-19 | 4線−4線回り込み抑止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23437488A JPH0282794A (ja) | 1988-09-19 | 1988-09-19 | 4線−4線回り込み抑止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0282794A true JPH0282794A (ja) | 1990-03-23 |
Family
ID=16970003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23437488A Pending JPH0282794A (ja) | 1988-09-19 | 1988-09-19 | 4線−4線回り込み抑止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0282794A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5479504A (en) * | 1993-04-16 | 1995-12-26 | Sharp Kabushiki Kaisha | Low voltage balanced hybrid circuit with operational amplifiers |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242695A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 2線−4線変換回路 |
-
1988
- 1988-09-19 JP JP23437488A patent/JPH0282794A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242695A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 2線−4線変換回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5479504A (en) * | 1993-04-16 | 1995-12-26 | Sharp Kabushiki Kaisha | Low voltage balanced hybrid circuit with operational amplifiers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0046588B1 (en) | Method of and circuit arrangement for supplying current to a two-wire telecommunications line | |
| JP2898165B2 (ja) | ハイブリッド回路 | |
| US5717763A (en) | Vocal mix circuit | |
| EP0247118A1 (en) | INTERFACE CIRCUIT. | |
| US4661978A (en) | Subscriber line interface circuit having an impedence synthesizer | |
| IE44521B1 (en) | A hybrid circuit arrangement | |
| JPH0282794A (ja) | 4線−4線回り込み抑止回路 | |
| US4281219A (en) | Telephone line circuit | |
| CA1178353A (en) | Remote supply circuit for an analog two-wire connection | |
| SU1371514A3 (ru) | Бестрансформаторна дифференциальна система | |
| JPS5816782B2 (ja) | 電話器用送受信回路 | |
| US4358644A (en) | Bilateral current source for a multi-terminal intercom | |
| US4031331A (en) | Telephone speech network | |
| JPH04130591A (ja) | 複素数加重係数を有する加算増幅器およびそのような加算増幅器を備えたインターフェイス | |
| JPH01246909A (ja) | ノッチフィルタによる減衰の補償回路 | |
| JPS5942899B2 (ja) | 制御信号発生回路 | |
| CA2161117C (en) | Differential audio line receiver | |
| JPH0533880B2 (ja) | ||
| JPH06338759A (ja) | フィルタ回路 | |
| JPH0319593A (ja) | 2線4線変換回路 | |
| JPS61234627A (ja) | 2線−4線変換回路 | |
| JPS60125A (ja) | 二線四線変換回路 | |
| GB2055021A (en) | Telephone line circuit | |
| JPH01317031A (ja) | 電子式ハイブリッド回路 | |
| JPH0396055A (ja) | 2線4線回路 |