JPH0283584A - 倍速線順次走査回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アクティブマトリクス型画像表示装置に係り
、特に、通常の１水平走査周期の間に、表示手段におけ
る２行分以上の画素の駆動を、線順次走査方式（この線
順次走査方式については後程詳しく説明する。）にて行
う倍速線順次走査回路に関するものである。

〔従来の技術〕

一般に、画面サイズが６形程度以上のカラーテレビ画像
表示装置では、特に解像度が要求されるため、例えば、
ＮＴＳＣ方式画像信号を入力とする場合、有効水平走査
線数約４８０本を表示する必要が有り、従って、アクテ
ィブマトリクス型テレビ画像表示装置の様な場合は、垂
直画素数として約４８０画素必要である。また、ＮＴＳ
Ｃ方式画像信号はフレーム周波数３０Ｈｚ（フィールド
周波数６０七）のインタレースの画像信号であるため、
上記のアクティブマトリクス型テレビ画像表示装置にお
いて、１水平走査期間（以下、１水平走査周期と称すこ
ともある。）中に１行分の画素しか選択しない様な従来
の駆動方法を用いると、各画素は１フレームに１回選択
されて、その画素に対応した画像信号で駆動されること
になる。

ここで、この画像表示装置において、表示素子として例
えば液晶素子を用いる（即ち、表示手段として液晶パネ
ルを用いる）と、その寿命の点から交流駆動をする必要
がある（液晶素子では、交流駆動を行わないと、その寿
命が短くなってしまう。）ので、フレーム毎に画像信号
の極性を反転させて駆動することになるが、この時、液
晶素子の交流駆動の周波数はフレーム周波数の半分の１
５　Ｈｚになる（即ち、最初のフレームでは正極性。

次のフレームでは負極性で、２フレ一ム分で１周期とな
るからである。）。しかし、液晶素子をこの様な１５七
の周波数で交流駆動すると、その周波数が低いためにフ
リッカが生じることが多くなるので、液晶素子の交流駆
動の周波数としては少なくとも３０Ｈｚ程度を確保する
必要がある。

この様に、交流駆動の周波数を３０Ｈｚとするためには
、各画素を１フレームに１回選択するのではなく、２回
、すなわち１フイールド（１フレームは２フイールドで
構成される。）に１回選択し、フィールド毎に画像信号
の極性を反転させて駆動するようにすれば良い。しかし
ながら、１フイールド中の有効走査線数は約２４０本で
あり、従って、垂直画素数が約４８０画素ある液晶パネ
ルを、この様な３０七の周波数で交流駆動する場合は、
ｌ水平走査期間中に２行分の画素を選択駆動しなければ
ならない。

この様な、ｌ水平走査周期中に２行分の画素を選択駆動
して、１フイールドに１回の割合で液晶パネルの全画素
を選択駆動し、液晶素子の交流駆動の周波数を３、ＯＨ
ｚとしたアクティブマトリクス型画像表示装置の例が、
電子通信学会技術報告８４巻１５９号（昭和５９年）第
２１頁から第２６頁において論じられている。

ところで、アクティブマトリクス型画像表示装置におい
て、カラー化のための色フイルタ配置法としては、方向
依存性が少なく高解像度な三角色フィルタ配置が有利で
ある。三角色フィルタ配置とは、画面垂直方向に同色の
画素が並び画面水平方向にＲ，Ｇ、Ｈの３原色の画素が
順番に並んだストライプ配置に対し、１行毎に３原色の
画素位置を水平方向に１．５画素ずらした配置法であっ
て、隣接する３画素が３原色で三角形を構成するもので
ある。この様な三角色フィルタ配置を用いたアクティブ
マトリクス型画像表示装置の例としては、例えば、特開
昭６１−１４１４９２号公報に記載のものが挙げられる
。

〔発明が解決しようとする課題〕

上記した従来技術のうち、前者の方の既提案例では、１
水平走査周期中に２行分の画素を順番に駆動するために
、Ａ／Ｄ変換器、フィールドメモリとしてのディジタル
メモリ、Ｄ／Ａ変換器等を用い、ディジタル処理により
、先ずインクレースの画像信号に対していわゆる倍速変
換を行って、ノンインタレースの画像信号を得、そのノ
ンインタレースの画像信号を水平走査回路に入力して、
液晶パネルを駆動していた。

そのため、この従来技術では、１水平走査周期中に１行
分の画素を駆動する場合に比べて、上記した水平走査回
路の高速化を図る必要があった。

しかしながら、水平走査回路を高速化するに伴い、回路
構成がより難しくなると共に、消費電力が増加するとい
った問題があった。

また、この従来技術では、上記の如く、Ａ／Ｄ変換器、
ディジタルメモリ、Ｄ／Ａ変換器等から成るディジタル
倍速変換回路を用いるので、回路規模が大きくなってし
まうという問題もあった。

一方、後者の方の既提案例では、三角色フィルタ配置を
実現するために、１行毎に水平クロックの１／２周期分
遅延された画像信号を用いて、液晶パネルへの書き込み
を行い、しかも、１画素ずつ順番に書き込んで行く点順
次走査方式を用いていた。従って、水平クロックの周波
数低減に効果はあるが、各画素に対する書き込み時間が
必ずしも十分取れないと言う問題や、高精細表示を行う
ために１水平走査周期中に２行分の画素を選択駆動する
と言うことができないと言う問題があった。

即ち、この従来技術では、各画素に対して十分な書き込
み時間を得ることが可能な線順次走査方式や、垂直画素
数が４８０画素もあるような高精細表示について配慮さ
れていなかった。

尚、ここで、線順次走査方式とは、液晶素子に書き込む
べきデータを、１ライン分、記憶手段に蓄え、その後、
その１ライン分のデータを一遍に、対応する１ライン分
の各液晶素子に書き込む方式本発明の目的は、上記した
従来技術の問題点を解決し、回路自体を高速化する必要
がなく、また、ディジタル倍速変換回路を使用すること
なく、しかも、三角色フィルタ配置に対応しつつ、線順
次走査方式にて、１水平走査周期中に２行分以上の画素
を選択駆動することのできる倍速線順次走査回路を提供
することにある。

〔課題を解決するための手段〕

上記した目的を達成するために、本発明では、スイッチ
ング素子と表示素子から成る画素を複数個マトリクス状
に配置し、同じ列の画素同士をそれぞれ同一の列信号電
極に接続した後、同一の列信号電極に接続された画素に
おいて奇数行の画素と偶数行の画素とが互いに行方向に
対し所定量のずれを有するよう配置し直して構成される
表示手段を有し、各画素のスイッチング素子をオン・オ
フ制御することにより、各列信号電極に供給される駆動
信号を所望の画素の表示素子に印加して、前記表示手段
に画像を表示するアクティブマトリクス型画像表示装置
において、 前記表示手段における奇数行の画素と偶数行の画素との
行方向の前記ずれ量に応じた時間差を互いに有する第１
及び第２の書き込みタイミング信号を発生する書き込み
タイミング信号発生手段と、入力画像信号を各々記憶す
る４つの画像信号記憶手段と、これら画像信号記憶手段
の中から、前記入力画像信号の１水平走査周期毎に、異
なる画像信号記憶手段を２つずつ選択し、選択した２つ
の画像信号記憶手段のうち、一方の画像信号記憶手段に
は前記第１の書き込みタイミング信号に基づいて前記入
力画像信号を書き込み、他方の画像信号記憶手段には前
記第２の書き込みタイミング信号に基づいて前記入力画
像信号を書き込む書き込み手段と、該書き込み手段によ
って書き込み中である画像信号記憶手段以外の２つの画
像信号記憶手段から、それぞれ、記憶している画像信号
を前記入力画像信号の１水平走査周期内に時分割で読み
出す読み出し手段と、をそれぞれ、各列信号電極毎に設
け、 各読み出し手段によって読み出された前記画像信号をそ
れぞれ対応する列信号電極に前記駆動信号として供給す
るようにした。

〔作用〕

前記表示手段では、三角色フィルタ配置をなすために、
同一の列信号電極に接続された画素において奇数行の画
素と偶数行の画素とが互いに行方向に対し所定量のずれ
を有するよう配置されている。

一方、前記書き込み手段は、４つの前記画像信号記憶手
段の中から、前記入力画像信号の１水平走査周期毎に、
異なる画像信号記憶手段を２つずつ選択し、゛選択した
２つの画像信号記憶手段のうち、一方の画像信号記憶手
段には前記第１の書き込みタイミング信号に基づいて前
記入力画像信号を書き込み、他方の画像信号記憶手段に
は前記第２の書き込みタイミング信号に基づいて前記入
力画像信号を書き込む。

ここで、前記第１の書き込みタイミング信号と第２の書
き込みタイミング信号とは、前記表示手段における奇数
行の画素と偶数行の画素との行方向の前記ずれ量に応じ
た時間差を互いに有するよう、前記書き込みタイミング
信号発生手段より発生される。

従って、選択した２つの前記画像信号記憶手段には、そ
れぞれ、互いに前記ずれ量に応じた時間差を有して、前
記入力画像信号が書き込まれることになる。

また、前記読み出し手段は、前記書き込み手段によって
書き込み中である画像信号記憶手段以外の２つの画像信
号記憶手段から、それぞれ、記憶している画像信号を前
記入力画像信号の１水平走査周期内に時分割で読み出し
、対応する列信号電極に前記駆動信号として供給する。

この結果、書き込み中でない２つの前記画像信号記憶手
段からは、互いに前記ずれ量に応じた時間差を有した画
像信号が１水平走査周期内に２回以上に分けて時分割で
読み出され、対応する列信号電極に供給されることにな
る。

従って、本発明によれば、三角色フィルタ配置に対応し
つつ、線順次走査方式にて、１水平走査周期中に２行分
以上の画素を選択駆動することができる。

そのため、各画素に対して十分な書き込み時間を得るこ
とができると共に、各画素を完全にフレーム周期（即ち
、３０Ｈｚの周波数）で交流駆動することができるので
、フリッカが少なく、しがも、表示素子に液晶素子を用
いた場合は液晶素子の長寿命化を図りつつ、垂直画素数
４８０画素の高精細表示を行うことができる。

また、本発明によれば、回路自体を高速化する必要がな
いので、従来の様に、回路構成が難しくなったり、消費
電力が増加したりすることもなく、また、ディジタル倍
速変換回路も使用してないので、回路規模が大きくなる
と言うこともない。

〔実施例〕

以下、本発明の実施例を、表示素子として液晶素子を例
にとり、図面を用いて説明する。

第１図は、本発明の第１の実施例としての三角配置アク
ティブマトリクス型液晶画像表示装置用の倍速線順次走
査回路を示す構成図である。

第１図において、１は水平走査用シフトレジスタ、８は
ラッチ回路、ＷＡｃ、　Ｗ、、は選択スイッチ、３Ａ、
３Ｂ、３Ｃ，３ＤはＡＮＤゲート、Ｓ／Ｈ−Ａ、Ｓ／Ｈ
−Ｂ、Ｓ／Ｈ−Ｃ，Ｓ／Ｈ−Ｄはサンプルホールド回路
、４は反転アンプ、ＳＡ、　　３ｍ。

Ｓｃ、Ｓ１１はアナログスイッチ、５はバッファアンプ
、６は薄膜トランジスタ（以下、ＴＰＴと言う。）液晶
パネル、７は垂直走査用シフトレジスタ、Ｄｒｌ、Ｄｒ
２．Ｄｒ３はＴＦＴ液晶パネル６の列信号電極、Ｃａｌ
、Ｇａ２．Ｇａ３．Ｇａ４、Ｇａ５はＴＰＴ液晶パネル
６の行信号電極、である。

また、第２図は、第１図における水平走査用シフトレジ
スタ、ラッチ回路及び選択スイッチの入出力信号のタイ
ミングを示すタイミングチャートである。

尚、第２図において、最下部に示したＤＨｇは後述する
第１Ｏ図の実施例において用いられる信号である。

通常の画像信号は、例えば、ＮＴＳＣ方式画像信号のよ
うに、画面水平方向の各点における表示内容を時系列的
に送る、点順次走査信号である。

しかしなから、ＴＦＴ液晶パネル６の動作スピードが遅
いことから、本実施例では、１水平走査周期分の表示内
容を一旦すンプルホールド回路Ｓ／Ｈ−Ａ、Ｓ／Ｈ−Ｂ
、Ｓ／Ｈ−Ｃ，Ｓ／Ｈ−Ｄに蓄えた後、１行分ずつ一度
に出力してＴＦＴ液晶パネル６を駆動する線順次走査方
式をとっている。

水平走査用シフトレジスタ１は、時系列的に入力される
画像信号から各画素の駆動に必要な信号をサンプリング
して取出すためのサンプリングパルスを作る働きをし、
その制御信号として、スタートパルスＤ　Ｈｌ　＋　　
シフトクロックφ□が入力されている。シフトクロック
φ□の周波数は行方向の表示画素数で決定され、水平走
査用シフトレジスタｌは、そのシフトクロックφＭ＋の
周期でスタートパルスＤＨＩを順次遅延して、Ｑｕｚ　
＋　ＱＩ４ｉｚ　ｒＱＨ＋ｘ・・・・・・のように出力
する。

ここで、ＴＦＴ液晶パネル６は三角色フィルタ配室をな
しているため、１行毎に表示画素の位置が１．５画素分
異なる。従って、サンプリングパルスも１行毎にそのタ
イミングを１．５画素分変える必要がある。

そこで、ラッチ回路８を用いて水平走査用シフトレジス
タ１の各出力ＱＨＩｔ　＋　Ｑ１４＋ｓ　＋　　ＱＨＩ
４　＋・・・・・・の位相を０．５画素分遅らせ、ＱＨ
ｚ□＋　Ｑｎｚ３ｒＱＨｔａｒ　・・・・・・出力を得
ている。このとき、水平走査用シフトレジスタ１の出力
Ｑ　Ｈｌ　ｊに対し、ラッチ回路８の出力ＱＨ！（ｊ＋
１．は位相が１．５画素分遅延していることになる。但
し、ｊ＝１．２，３゜・・・・・・であり、以下、同様
とする。

次に、Ｆｌはフィールド毎にその論理レベルが反転する
フレーム周期の信号である。このＦｌ信号を使用して、
選択スイッチＷＡｃ、Ｗ■で、サンプルホールド回路Ｓ
／Ｈ−Ａ及びＳ／Ｈ−Ｃに入力するサンプリングパルス
ＱＪＡＣとＳ／Ｈ−Ｂ及びＳ／Ｈ−Ｄに人力するサンプ
リングパルスＱＪＩＤを選択している。

即ち、第１フイールドでは、サンプリングパルスＱｊＡ
ｃとして水平走査用シフトレジスタ１の出力ＱＭＩｊを
、又、サンプリングパルスＱＪｌｌＤとしてラッチ回路
８の出力ＱＨ！＋ｊ＋ｌ）をそれぞれ選択し、第２フイ
ールドでは、逆に、サンプリングパルスＱｊＡｃとして
ラッチ回路８の出力ＱＨ２（ｊ＋１１を、又、サンプリ
ングパルスＱ　、ｇｏとして水平走査用シフトレジスタ
１の出力Ｑ）ＩＩＪをそれぞれ選択する。

各フィールドによる動作の差異がないため、先ず、第１
フイールドでの動作を例にとって以下説明を続ける。

第３図は、第１図における第１フイールドでの要部信号
及びサンプルホールド回路の動作のタイミングを示すタ
イミングチャートである。

第３図において、Ｗは書き込み、Ｒは読み出しを表わし
、（）内の数字は行番号を示す。

選択信号Ｈ，，Ｈ２は、サンプリングパルスＱＪＡＣＩ
Ｑｊｍｏをサンプルホールド回路Ｓ／Ｈ−Ａ、Ｓ／Ｈ−
ＢあるいはＳ／Ｈ−Ｃ，Ｓ／Ｈ−Ｄのいずれに供給すべ
きかを決定する信号である。

この信号Ｈ，，Ｈ，は第３図のように周期が２水平走査
周期で、１水平走査周期毎にその論理レベルが反転する
ため、第１水平走査周期（以後、第に水平走査周期をｋ
Ｈと略すことにする。）では、サンプリングパルスＱｊ
Ａｃ、ＱｊｌＩ！、はＡＮＤゲート３Ａ、３Ｂによりサ
ンプルホールド回路Ｓ／Ｈ−Ａ、Ｓ／Ｈ−ＢへＱ　Ｊ　
ａ　＋　Ｑ　ｊｓとして、又、２Ｈでは、サンプリング
パルスＱｊＡｃ、ＱｊｌＩＩｌはＡＮＤゲート３Ｃ，３
Ｄによりサンプルホールド回路Ｓ／Ｈ−Ｃ，Ｓ／Ｈ−Ｄ
へＱ　Ｊ　ＣＩ　　Ｑ　ＪＤとして、それぞれ伝達され
る。

一方、Ｒ，Ｇ、Ｂの画像信号Ｖ　１ｄｅｏは反転アンプ
４にそれぞれ入力され、各サンプルホールド回路には、
その各反転アンプ４の出力Ｒ＋、Ｒ−Ｇ＋、Ｇ−，Ｂ＋
、Ｂ−のいずれか１つが入力される。そこで、各サンプ
ルホールド回路Ｓ／Ｈ−Ａ、Ｓ／Ｈ−Ｂ、Ｓ／Ｈ−Ｃ，
Ｓ／Ｈ−Ｄは、入力された反転アンプ４の出力を先のサ
ンプリングパルスＱｊ＾＋　　Ｑ＝ｍ、　　ＱＪＣＩ　
　Ｑｊｎのタイミングでサンプリングし、ホールドして
、書き込み動作を行う。

本実施例では、ＴＦＴ液晶パネル６は、各列信号電極Ｄ
ｒｊに同一色の画素が接続された構成となっているため
、１つの列信号電極の駆動用に設けた４つのサンプルホ
ールド回路Ｓ／Ｈ−Ａ、　　Ｓ／Ｈ−Ｂ、Ｓ／Ｈ−Ｃ，
Ｓ／Ｈ−Ｄには同一色の画像信号が接続されている。

第４図は、第１図における反転アンプの入出力信号波形
を示す波形図である。

第４図では、赤色を例にとって示しであるが、他の色に
ついても全く同様である。反転アンプ４では、入力され
た画像信号Ｒを必要に応じて振幅増幅した後、反転させ
、第４図のように成るセンタ電圧Ｖｃに対して対称な、
正極性と負極性の２つの画像信号Ｒ＋、Ｒ−を出力して
いる。

次に、４つのサンプルホールド回路Ｓ／Ｈ−ＡＳ／Ｈ−
Ｂ、Ｓ／Ｈ−Ｃ，Ｓ／Ｈ−Ｄの動作について更に詳しく
述べる。

先に述べたように、ＩＨでは、選択信号Ｈ１によりサン
プルホールド回路Ｓ／Ｈ−Ａ、Ｓ／Ｈ−Ｂが選択され書
き込み動作を行い、２Ｈでは、選択信号Ｈ２によりサン
プルホールド回路Ｓ／Ｈ−Ｃ，Ｓ／Ｈ−Ｄが選択され書
き込みを行う。

一方、アナログスイッチＳａ、Ｓｓ、Ｓｃ、Ｓ。

の制御信号Ｈａ　、Ｈｓ　、Ｈｅ　、ＨＤとして、第３
図のように周期が２水平走査周期でデユーティ（Ｄｕｔ
ｙ）が１／４の４相信号を用いると、サンプルホールド
回路Ｓ／Ｈ−Ａ、Ｓ／Ｈ−Ｂで書き込み動作が行われる
ＩＨでは、サンプルホールド回路Ｓ／Ｈ−Ｃ，Ｓ／Ｈ−
Ｄが制御信号Ｈｅ、Ｈｏにより順次選択されて読み出し
動作を行う。また、２Ｈでは、逆にサンプルホールド回
路Ｓ／Ｈ−Ａ。

Ｓ／Ｈ−Ｂが制御信号ＨＡ、Ｈ１により順次選択されて
読み出し動作を行う。サンプルホールド回路Ｓ／Ｈ−Ａ
、Ｓ／Ｈ−Ｃには正極性の信号Ｒ＋。

Ｇ＋、Ｂ＋が、又、サンプルホールド回路Ｓ／Ｈ−Ｂ、
Ｓ／Ｈ−Ｄには負極性の信号Ｒ−，Ｇ−Ｂ−が書き込ま
れているため、これら読み出し動作により、結局、各列
信号電極Ｄｒｊには１／２水平走査周期毎に極性の反転
する画像信号がバッファアンプ５を介して出力される。

一方、垂直走査用シフトレジスタ７には、第３図に示す
ようなスタートパルスＤｖとシフトクロックφ、が入力
され、１／２水平走査周期ずつ遅れた幅１／２水平走査
周期の信号Ｑ　Ｖｌ＋　Ｑｖｔ＋Ｑ　Ｖ　：ｌ　＋　”
’　・・’が行信号電極Ｇａｌ、Ｇａ２．Ｇａ３・・・
・・・に出力される。そして、そのとき、各列信号電極
Ｄｒｊ上に出力されている画像信号をそれぞれ対応する
画素に書き込む。

尚、サンプルホールド回路Ｓ／Ｈ−Ａ、Ｓ／ＨＣに入力
されるサンプリングパルスＱ　Ｊ　Ａ、　　Ｑ　、ｃに
対し、サンプルホールド回路Ｓ／Ｈ−Ｂ、Ｓ／Ｈ−Ｄに
入力されるサンプリングパルスＱ　、ｍ　、　　Ｑ　ｊ
ｎは１．５画素分位相が遅れているため、三角色フィル
タ配置の各画素に正しく画像信号を書き込むことができ
る。

第５図は、第１図におけるＴＰＴ液晶パネルの各画素の
構成を示す回路図である。

第５図において、ｌＯはＴＦＴ、１１は液晶セルである
。

垂直走査用シフトレジスタ７より行信号電極Ｇａｉ　　
（ｉ＝１．２，３．・・・・・・）に信号が入力される
と、ＴＰＴＩＯが導通して列信号電極Ｄｒｊ上の画像信
号が液晶セル１１に印加される。ここで、液晶セル１１
の対向電位■、。、は液晶セル１１が交流で正負対称に
駆動されるような一定電位に固定されている。

次に、第２フイールドでの動作について説明する。

第６図は、第１図における第２フイールドでの要部信号
及びサンプルホールド回路の動作のタイミングを示すタ
イミングチャートである。

第６図において、Ｗは書き込み、Ｒは読み出しを表し、
（）内の数字は行番号を示す。

第２フイールドでの動作は、第３図に示した第１フイー
ルドでの動作とほとんど同一であるが、垂直走査用シフ
トレジスタ７の動作が少し異なる。

即ち、第２フイールドでは、第１フイールドに比べ、第
６図に示すように１／２水平走査周期だけ遅れたスター
トパルスＤｖを用いて、垂直走査用シフトレジスタ７の
動作を１／２水平走査周期だけ遅らせている。

これは、各画素をフィールド毎に極性の異なる画像信号
で駆動させるために行われるもので、即ち、本実施例で
は、各サンプルホールド回路に入力される画像信号の極
性が固定されているので、上記の如く、第２フイールド
で、垂直走査用シフトレジスタ７の動作を１／２水平走
査周期だけ遅らせることにより、第２フイールドでは、
第１フイールドと異なる極性の画像信号で各画素を駆動
することができる。

第７図は、第１図の実施例におけるＴＰＴ液晶パネルの
各行の駆動状況を示す説明図である。

第７図において、横線はＴＰＴ液晶パネル６の各行を示
し、その横線上の黒丸は画素を示す。また、左側の数字
は各行の行番号を示す。また、Ａ〜Ｄは、それぞれ、サ
ンプルホールド回路Ｓ／Ｈ−Ａ、Ｓ／Ｈ−Ｂ、Ｓ／Ｈ−
Ｃ，Ｓ／Ｈ−Ｄに対応し、各行を駆動するための画像信
号が蓄えられるサンプルホールド回路を示す。また、士
、−は各行を駆動する画像信号の極性を示す。

そして、第７図では、左側のＡ〜Ｄ及び＋。

が第１フイールドでの駆動状況を示しており、右側のＡ
−Ｄ及び＋、−が第２フイールドでの駆動状況を示して
いる。

尚、以上のことは、後述する第９図、第１１図において
も同様である。

さて、前述した如く、ＮＴＳＣ方式画像信号で垂直画素
数４８０画素の高精細表示を行うためには、フリッカの
関係から、１水平走査周期中に２行分の画素を駆動する
必要がある。また、インクレースの画像信号を忠実に再
現するためには、■水平走査周期中に駆動する２行分の
画素の組み合わせをフィールド毎にずらす必要がある。

また、液晶素子の交流駆動を行うためには、フィールド
毎に異なる極性の画像信号で各画素を駆動する必要があ
る。さらにまた、表示画面の上部と下部とで輝度差を生
じさせないようにするためには、各画素を駆動する画像
信号（即ち、各列信号電極に印加される画像信号）の極
性を１行毎（即ち、１／２水平走査周期毎）に反転させ
るライン毎極性反転駆動を行う必要がある。

以上の条件をすべて満足させるために、本実施例では、
第７図のような駆動方式をとっている。

つまり、各サンプルホールド回路に入力される画像信号
の極性は一定で、各サンプルホールド回路のサンプリン
グタイミングはフィールド毎に１．５画素分異なる。又
、垂直走査用シフトレジスタ７の動作位相もフィールド
毎に１／２水平走査周期ずつ異なる。

以上説明した様に、本実施例によれば、フリッカが少な
く、解像度の劣化も少ない、垂直画素数４８０画素の高
精細表示を行うことができると共に、インクレースの画
像信号を忠実に再現することができる。また、液晶素子
の交流駆動も完全に行うことができ、しかも、１行毎に
各画素を駆動する画像信号の極性が異なるため、表示画
面全体で輝度差を生じることがない。

ところで、上記した第１図の実施例は、入力信号がＮＴ
ＳＣ方式画像信号の様なインクレースの画像信号である
場合に限った回路であり、入力信号がパーソナルコンピ
ュータデイスプレィ用のノンインタレースの画像信号で
ある場合には対応しない。

そこで、次に、入力信号がノンインタレースの画像信号
である場合に対応する実施例について説明する。

第８図は、本発明の第２の実施例としての三角配置アク
ティブマトリクス型液晶画像表示装置用の倍速線順次走
査回路を示す構成図である。

本実施例は、第１図の実施例に比べてサンプリングパル
スの切り換えを行う選択スイッチＷＡｃ。

Ｗｏが削除されたことと、各サンプルホールド回路に加
える画像信号の極性をフィールド毎に反転させる選択ス
イッチ５Ｒ１１５Ｒ１１ＳＧｌ＋　　ＳＧ！＋　　Ｓｌ
ｌ＋Ｓ、ｚが追加されたこと以外に、構成上の差異はな
い。ただし、垂直走査用シフトレジスタ７のスタートパ
ルスＤｖの位相はフィールド毎に１／２水平走査周期ず
つずらす必要はない。

尚、本実施例における細かい動作の説明は、第１図の実
施例と同一であるため省略する。

第９図は、第８図の実施例におけるＴＰＴ液晶パネルの
各行の駆動状況を示す説明図である。

本実施例では、１水平走査周期中に駆動する２行分の組
み合わせは、フィールドによらず常に一定であり、各サ
ンプルホールド回路に入力されるサンプリングパルスの
位相もフィールドによらず常に一定である。また、液晶
素子の交流駆動及びライン毎極性反転駆動を行うために
、各画素をフィールド毎に異なる極性の画像信号で駆動
させる必要から、各サンプルホールド回路に入力される
画像信号の極性を選択スイッチＳ□＋　　５Ｒ１１５Ｇ
ＩＩＳＧＩ　　Ｓｍ＋、Ｓａｇによってフィールド毎に
反転させている。

第１０図は、本発明の第３の実施例としての三角配置ア
クティブマトリクス型液晶画像表示装置用の倍速線順次
走査回路を示す構成図である。

本実施例の、第１図の実施例との差異は、ラッチ回路８
０代わりに、水平走査用シフトレジスタ２を設けた点と
、各画素を駆動する画像信号の極性を、同一フィールド
内ではすべて等しくし、フィールド毎に反転させるフィ
ールド毎極性反転駆動を採用した点である。

本実施例では、水平走査用シフトレジスタ２のシフトク
ロックとして、第１図の実施例でラッチ回路８に与えた
クロックφ。と同一信号を、又、そのスタートパルスと
して、第２図の最下部に示したスタートパルスＤ、ｌ！
を、それぞれ使用するようにすれば、水平走査用シフト
レジスタ２の出力として、第１図のラッチ回路８の出力
と全く同一のＱＨｚｚ　＋　　ＱＭ□よ、Ｑイ、４．・
・・・・・を得ることができる。尚、スタートパルスＤ
、の代わりとして、水平走査用シフトレジスタ１のＱｌ
ＩＩ！出力を使用しても良い。

第１１図は、第１０図の実施例におけるＴＰＴ液晶パネ
ルの各行の駆動状況を示す説明図である。

第１１図と第７図とを比べて見る限りにおいて、本実施
例が第１図の実施例と異なる点は、画像信号の極性だけ
であり、本実施例では、第１フイールドにおいてすべて
のサンプルホールド回路に正極性の画像信号が、又、第
２フイールドにおいてはすべてのサンプルホールド回路
に負極性の画像信号が、それぞれ入力される。本実施例
では、この操作を第１Ｏ図の切換スイッチＳ＊　、Ｓａ
　、Ｓｓで行っている。

本実施例によれば、各画素を駆動する画像信号（即ち、
各列信号電極に印加される画像信号）の極性を１行毎（
即ち、１／２水平走査周期毎）に切り換える必要がない
ため、それに要する消費電力が少なくて済む利点がある
。

ところで、実際の画像表示装置においては入力される画
像信号としてインクレース、ノンインタレース両方の仕
様が考えられ、従って、その様な画像表示装置に用いら
れる倍速線順次走査回路としては、これら両方の仕様に
対して、自動的に対応する回路が望ましい。

そこで、次に、入力信号がインタレースの画像信号であ
る場合でも、ノンインタレースの画像信号である場合で
も対応する実施例について説明する。

第１２図は、本発明の第４の実施例としての三角配置ア
クティブマトリクス型液晶画像表示装置用の倍速線順次
走査回路を示す構成図である。

前述した第１図の実施例と第８図の実施例とを比べて見
ると、両者の違いは、各サンプルホールド回路に加える
サンプリングパルスのタイミング及び画像信号の極性の
′与え方が異なるだけである。

そこで、本実施例では、第１図の実施例に第８図の実施
例で用いた選択スイッチＳＲ１，Ｓえ２＋　　ＳＧＩ＋
Ｓｅｔ、　　Ｓ□ｌ　　ｓｍｚを付加して、インタレー
ス、ノンインタレースの両方の画像信号に対応し得るよ
うにした。

本実施例において、判別信号ＩＮＴは入力信号がインタ
レースの画像信号であるか、ノンインタレースの画像信
号であるかを示す信号であり、ＡＮＤゲート２０．２１
及びインバータゲート２２により、インクレースの画像
信号である時にはＦｌ信号を選択スイッチＷ＾Ｃ＋　Ｗ
ＩＩＤに供給し、ノンインタレースの画像信号である時
には選択スイッチ５ＩＩｌ＋　　Ｓｌｌ　　ＳＧｌ＋　
　Ｓｃ！ｒ　　Ｓ□＋Ｓｌ！に供給する。その他の動作
は第１図、第８図の実施例と全く同一であるため省略す
る。

第１３図は、本発明の第５の実施例としての三角配置ア
クティブマトリクス型液晶画像表示装置用の倍速線順次
走査回路を示す構成図である。

本実施例の第１２図の実施例との差異は、水平走査用シ
フトレジスタ１及びラッチ回路８で構成されたサンプリ
ングパルス発生手段が１個の水平走査用シフトレジスタ
１０で置き換えられている点である。

本実施例において、水平走査用シフトレジスタ１０のシ
フトクロックφ。は、第１２図の水平走査用シフトレジ
スタ１のシフトクロックφ１の２倍の周波数を持った信
号である。その他の動作については、第１２図の実施例
と全く同一である。

第１４図は、本発明の第６の実施例としての三角配置ア
クティブマトリクス型液晶画像表示装置用の倍速線順次
走査回路を示す構成図である。

前述した各実施例においては、すべて、ＴＰＴ液晶パル
スとして、１本の列信号電極に同一色の画素が接続され
た同色接続のＴＦＴ液晶パネル６を使用していたのに対
し、本実施例では、１本の列信号電極に１行毎に２色の
異なる色の画素が接続された異色接続のＴＦＴ液晶パネ
ル６０を使用している。

本実施例の、第１３図の実施例との差異は、上記したＴ
ＰＴ液晶パネルの構造の違いの他に２点ある。

まず、第１の差異は、１本の列信号電極当り４つ設けた
サンプルホールド回路Ｓ／Ｈ−Ａ、Ｓ／Ｈ−Ｂ、Ｓ／Ｈ
−Ｃ，Ｓ／Ｈ−Ｄに加える画像信号の、極性だけでなく
色までも、サンプルホールド回路Ｓ／Ｈ−Ａ、Ｓ／Ｈ−
Ｃとサンプルホールド回路Ｓ／Ｈ−Ｂ、Ｓ／）（−Ｄと
で異なるようにした点である。つまり、これは１本の列
信号電極に接゛続された画素の色が１行毎に異なるのに
合わせたものである。

次に、第２の差異は、選択スイッチＷＡｃ、　Ｗ、。

で選択する２つのサンプリングパルスの位相を、前述し
た各実施例では、例えば、ＱＨＩＩ　とＱ　、Ｉｔ□の
ように互いに１．５画素分ずらしていたのを、本実施例
では、例えばＱＨＩＩ　とＱ□２Ｉのように互いに０．
５画素分ずらすようにした点である。これも１本の列信
号電極に接続される異なる色の画素の位置が０．５画素
分ずれているのに合わせただけである。

その他の動作は、第１３図の実施例と全く同様である。

本実施例は、第１３図の実施例の構成において、同色接
続のＴＦＴ液晶パネル６の代わりに、異色接続のＴＦＴ
液晶パネル６０を使用したものであるが、当然のことな
がら、前述した第１図、第８図、第１０図、第１２図の
実施例においても、本実施例と同様に、サンプルホール
ド回路に入力する画像信号の色とサンプリングパルスの
位相を変えるだけで、同色接続のＴＦＴ液晶パネル６の
代わりに異色接続のＴＦＴ液晶パネル６０を使用するこ
とが可能である。

以上、各実施例においては、表示素子として液晶素子を
例だとり、説明してきたが、アクティブマトリクス型画
像表示装置であれば、ＥＬ（エレクトロ・ルミネッセン
ス）や蛍光表示管等の他の表示素子を用いた場合でも、
同様な構成により、同様な効果を得ることができること
は明らかである。

〔発明の効果〕

以上説明した様に、′本発明によれば、三角色フィルタ
配置に対応しつつ、線順次走査方式にて、１水平走査周
期中に２行分以上の画素を選択駆動することができる。

従って、各画素に対して十分な書き込み時間を得ること
ができると共に、各画素を完全にフレーム周期（即ち、
３〇七の周波数）で交流駆動することができるので、フ
リッカが少なく、しかも、表示素子に液晶素子を用いた
場合は液晶素子の長寿命化を図りつつ、垂直画素数４８
０画素の高精細表示を行うことができる。

また、本廃明によれば、入力信号がインクレースの画像
信号である場合でも、ノンインタレースの画像信号であ
る場合でも、対応させることは可能であり、しかも、ラ
イン毎極性反転駆動またはフィールド毎極性反転駆動を
行うことも可能である。

また、入力信号がインクレースの画像信号である場合は
、表示素子を液晶素子に限定しなくても、１水平走査周
期中に駆動する２行分の画素の組み合わせをフィールド
毎に変えることによって、画面垂直方向の解像度を向上
させると言う効果がある。

さらにまた、本発明によれば、回路自体を高速化する必
要がないので、従来の様に、回路構成が難しくなったり
、消費電力が増加したりすることもなく、また、ディジ
タル倍速変換回路も使用してないので、回路規模が大き
くなると言うこともない。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す構成図、第２図は
第１図における水平走査用シフトレジスタ、ラッチ回路
及び選択スイッチの入出力信号のタイミングを示すタイ
ミングチャート、第３図は第１図における第１フイール
ドでの要部信号及びサンプルホールド回路の動作のタイ
ミングを示すタイミングチャート、第４図は第１図にお
ける反転アンプの入出力信号波形を示す波形図、第５図
は第１図におけるＴＰＴ液晶パネルの各画素の構成を示
す回路図、第６図は第１図における第２フイールドでの
要部信号及びサンプルホールド回路の動作のタイミング
を示すタイミングチャート、第７図は第１図の実施例に
おけるＴＰＴ液晶パネルの各行の駆動状況を示す説明図
、第８図は本発明の第２の実施例を示す構成図、第９図
は第８図の実施例におけるＴＰＴ液晶パネルの各行の駆
動状況を示す説明図、第１０図は本発明の第３の実施例
を示す構成図、第１１図は第１０図の実施例におけるＴ
ＰＴ液晶パネルの各行の駆動状況を示す説明図、第１２
図は本発明の第４の実施例を示す構成図、第１３図は本
発明の第５の実施例を示す構成図、第１４図は本発明の
第６の実施例を示す構成図、である。 符号の説明 １．２．１０・・・水平走査用シフトレジスタ、３Ａ、
３Ｂ、３Ｃ，３Ｄ・・・ＡＮＤゲート、４・・・反転ア
ンプ、５・・・バッファアンプ、６．６０・・・ＴＰＴ
液晶パネル、７・・・垂直走査用シフトレジスタ、８・
・・ラッチ回路、ｗ、ｃ、　Ｗｌ。・・・選択スイッチ
、Ｓ／Ｈ−Ａ、Ｓ／Ｈ−Ｂ、Ｓ／Ｈ−Ｃ，Ｓ／Ｉ（−Ｄ
・・・サンプルホールド回路。 代理人　弁理士　並　木　昭　夫 １１１２１！！ Ｗ３ 図 Ｉ！４ 図 講５ 図 飛晶セル 第６ 図

Claims (1)

1. 【特許請求の範囲】 １、スイッチング素子と表示素子から成る画素を複数個
   マトリクス状に配置し、同じ列の画素同士をそれぞれ同
   一の列信号電極に接続した後、同一の列信号電極に接続
   された画素において奇数行の画素と偶数行の画素とが互
   いに行方向に対し所定量のずれを有するよう配置し直し
   て構成される表示手段を有し、各画素のスイッチング素
   子をオン・オフ制御することにより、各列信号電極に供
   給される駆動信号を所望の画素の表示素子に印加して、
   前記表示手段に画像を表示するアクティブマトリクス型
   画像表示装置において、 前記表示手段における奇数行の画素と偶数行の画素との
   行方向の前記ずれ量に応じた時間差を互いに有する第１
   及び第２の書き込みタイミング信号を発生する書き込み
   タイミング信号発生手段と、 入力画像信号を各々記憶する４つの画像信号記憶手段と
   、 これら画像信号記憶手段の中から、前記入力画像信号の
   １水平走査周期毎に、異なる画像信号記憶手段を２つず
   つ選択し、選択した２つの画像信号記憶手段のうち、一
   方の画像信号記憶手段には前記第１の書き込みタイミン
   グ信号に基づいて前記入力画像信号を書き込み、他方の
   画像信号記憶手段には前記第２の書き込みタイミング信
   号に基づいて前記入力画像信号を書き込む書き込み手段
   と、 該書き込み手段によって書き込み中である画像信号記憶
   手段以外の２つの画像信号記憶手段から、それぞれ、記
   憶している画像信号を前記入力画像信号の１水平走査周
   期内に時分割で読み出す読み出し手段と、 をそれぞれ、各列信号電極毎に設け、 各読み出し手段によって読み出された前記画像信号をそ
   れぞれ対応する列信号電極に前記駆動信号として供給す
   るようにしたことを特徴とする倍速線順次走査回路。 ２、請求項１に記載の倍速線順次走査回路において、各
   列信号電極毎に設けられる前記書き込みタイミング信号
   発生手段は、互いに異なるタイミングを有する複数の信
   号を発生し、各々の信号を、各列信号電極毎に設けられ
   る前記書き込み手段にそれぞれ前記第１の書き込みタイ
   ミング信号として出力する第１のシフトレジスタと、互
   いに異なるタイミングを有する複数の信号を発生し、各
   々の信号を、各列信号電極毎に設けられる前記書き込み
   手段にそれぞれ前記第２の書き込みタイミング信号とし
   て出力する第２のシフトレジスタと、から成ることを特
   徴とする倍速線順次走査回路。 ３、請求項２に記載の倍速線順次走査回路において、前
   記第２のシフトレジスタ（または第１のシフトレジスタ
   ）の代わりに、前記第１のシフトレジスタ（または第２
   のシフトレジスタ）にて発生された複数の信号を遅延し
   て、その遅延により得られた各々の信号を、各列信号電
   極毎に設けられる前記書き込み手段にそれぞれ前記第２
   の書き込みタイミング信号（または第１の書き込みタイ
   ミング信号）として出力する遅延手段を設けたことを特
   徴とする倍速線順次走査回路。 ４、請求項２に記載の倍速線順次走査回路において、前
   記第１及び第２のシフトレジスタの代わりに、互いに異
   なるタイミングを有する複数の信号を発生し、それら信
   号のうち、一部を、各列信号電極毎に設けられる前記書
   き込み手段にそれぞれ前記第１の書き込みタイミング信
   号として出力し、残りを、それぞれ前記第２の書き込み
   タイミング信号として出力する第３のシフトレジスタを
   設けたことを特徴とする倍速線順次走査回路。 ５、請求項１、２、３または４に記載の倍速線順次走査
   回路において、前記読み出し手段は、前記書き込み手段
   によって書き込み中である画像信号記憶手段以外の２つ
   の画像信号記憶手段のうち、前記入力画像信号が奇数フ
   ィールド期間（または偶数フィールド期間）にある時に
   は、該入力画像信号の１水平走査周期内において、最初
   に、前記第１の書き込みタイミング信号に基づいて入力
   画像信号が書き込まれた画像信号記憶手段から、記憶し
   ている画像信号を読み出し、次に、前記第２の書き込み
   タイミング信号に基づいて入力画像信号が書き込まれた
   画像信号記憶手段から、記憶している画像信号を読み出
   すと共に、前記入力画像信号が偶数フィールド期間（ま
   たは奇数フィールド期間）にある時には、該入力画像信
   号の１水平走査周期内において、最初に、前記第２の書
   き込みタイミング信号にて入力画像信号の書き込まれた
   画像信号記憶手段から、記憶している画像信号を読み出
   し、次に、前記第１の書き込みタイミング信号にて入力
   画像信号の書き込まれた画像信号記憶手段から、記憶し
   ている画像信号を読み出すようにしたことを特徴とする
   倍速線順次走査回路。 ６、請求項５に記載の倍速線順次走査回路において、前
   記入力画像信号がインタレースの信号であるか、ノンイ
   ンタレースの信号であるかを判定する判定手段を設けて
   、該判定手段が、入力画像信号がノンインタレースの信
   号であると判定した時には、前記読み出し手段は、前記
   書き込み手段によって書き込み中である画像信号記憶手
   段以外の２つの画像信号記憶手段のうち、前記入力画像
   信号の１水平走査周期内において、最初に、前記第１の
   書き込みタイミング信号（または第２の書き込みタイミ
   ング信号）に基づいて入力画像信号が書き込まれた画像
   信号記憶手段から、記憶している画像信号を読み出し、
   次に、前記第２の書き込みタイミング信号（または第１
   の書き込みタイミング信号）に基づいて入力画像信号が
   書き込まれた画像信号記憶手段から、記憶している画像
   信号を読み出すようにしたことを特徴とする倍速線順次
   走査回路。 ７、請求項１、２、３、４、５または６に記載の倍速線
   順次走査回路において、前記表示手段における奇数行の
   画素と偶数行の画素との行方向の前記ずれ量は、１．５
   画素分相当のずれであると共に、各列信号電極毎に設け
   られる前記書き込みタイミング信号発生手段の発生する
   前記第１の書き込みタイミング信号と第２の書き込みタ
   イミング信号との時間差は、１．５画素分相当の時間差
   であることを特徴とする倍速線順次走査回路。 ８、請求項１、２、３、４、５または６に記載の倍速線
   順次走査回路において、前記表示手段における奇数行の
   画素と偶数行の画素との行方向の前記ずれ量は、０．５
   画素分相当のずれであると共に、各列信号電極毎に設け
   られる前記書き込みタイミング信号発生手段の発生する
   前記第１の書き込みタイミング信号と第２の書き込みタ
   イミング信号との時間差は、０．５画素分相当の時間差
   であることを特徴とする倍速線順次走査回路。 ９、請求項１、２、３、４、５、６、７または８に記載
   の倍速線順次走査回路において、前記アクティブマトリ
   クス型画像表示装置はテレビ受像機の画像表示部として
   用いられることを特徴とする倍速線順次走査回路。 １０、請求項１、２、３、４、５、６、７または８に記
   載の倍速線順次走査回路において、前記アクティブマト
   リクス型画像表示装置はコンピュータ等のモニタディス
   プレイとして用いられることを特徴とする倍速線順次走
   査回路。 １１、請求項１、２、３、４、５、６、７または８に記
   載の倍速線順次走査回路において、前記アクティブマト
   リクス型画像表示装置はカメラのエレクトロビューファ
   インダとして用いられることを特徴とする倍速線順次走
   査回路。