JPH0283742A - Failure recovery processing method - Google Patents
Failure recovery processing methodInfo
- Publication number
- JPH0283742A JPH0283742A JP63235059A JP23505988A JPH0283742A JP H0283742 A JPH0283742 A JP H0283742A JP 63235059 A JP63235059 A JP 63235059A JP 23505988 A JP23505988 A JP 23505988A JP H0283742 A JPH0283742 A JP H0283742A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- processing procedure
- failure recovery
- failure
- procedure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、サイクルスティール方式の処理装置における
、障害発生の際の障害回復処理方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a failure recovery processing method when a failure occurs in a cycle steal type processing device.
従来の技術では、複数の処理手順を持つ処理装置におい
ては、個々の処理手順を実行するための論理ユニットが
あり、障害が発生した際には、障害を検出した論理ユニ
ットのみをフリーズ（凍結）することにより、フリーズ
された論理ユニットに対し、リセットを発行し障害解析
回復処理を行ない。他論理ユニットに対しては、回復処
理は行なわないものであった。In conventional technology, in a processing device that has multiple processing procedures, there is a logical unit for executing each processing procedure, and when a failure occurs, only the logical unit that detected the failure is frozen. By doing so, a reset is issued to the frozen logical unit and failure analysis recovery processing is performed. Recovery processing was not performed for other logical units.
なお、この種の処理方式として関連するものには例えば
、特開昭６２−２１７３２８号がある。An example of a related processing method of this type is JP-A-62-217328.
上記従来技術は、複数の処理手順を処理優先順位の高い
処理手順から受けつける、サイクルスティール方式の処
理装置で障害回復を行なう場合、個々の処理手順を実行
する論理ユニット毎に障害検出、リセットなどの障害処
理のための専用論理を持つことにより、障害回復は可能
となる。しかし、専用論理をもつ前記方式では、論理ユ
ニットの物量が大幅に増加してしまう問題がある。In the above conventional technology, when performing fault recovery in a cycle-stealing processing device that accepts multiple processing procedures starting from the processing procedure with the highest processing priority, fault detection, reset, etc. are performed for each logical unit that executes each processing procedure. By having dedicated logic for handling failures, failure recovery is possible. However, the above system having dedicated logic has a problem in that the amount of logical units increases significantly.
本発明の目的は、障害処理論理の物量を減らすことにあ
る。An object of the present invention is to reduce the amount of fault handling logic.
また、本発明の他の目的は、本発明の処理方式により、
より高度な障害回復を実現することである。In addition, another object of the present invention is to provide, by the processing method of the present invention,
The goal is to achieve more advanced failure recovery.
上記目的は、複数個の処理手順ｐ７ （ｉ＝１．。 The above purpose is achieved through a plurality of processing steps p7 (i=1.
２、・・９．ｊ、・・・ｎ ｔ：優先順位）を優先順位
の高い処理手順から受けつけるサイクルスティール方式
の処理装置において、前記処理装置が前記処理手順Ｐｊ
を実行中にマシンチェックが発生した際には、前記処
理手順Ｐｊの障害回復処理を行ない。前記処理手順Ｐｊ
より低い優先順位をもつ処理手順ｐｊ（ｊ＝ｊ＋１．・
・、ｎ）が処理手順Ｐｊのスティールによって中断して
いた場合は、前記処理手順Ｐｊより低い優先順位登もっ
処理手順Ｐｉ （ｊ＝ｊ＋１． ・・ｎ）に対して
障害回復処理を行なうことを特徴とする障害回復処理方
式により達成される。2,...9. j, ... n t: priority order) in a cycle-stealing processing device that accepts the processing procedure Pj from the processing procedure with a higher priority.
When a machine check occurs during execution, the failure recovery process of the process step Pj is performed. The processing procedure Pj
Processing procedure pj (j=j+1.・
. . , n) has been interrupted due to the steal of the processing procedure Pj, the failure recovery processing is performed for the processing procedure Pi (j=j+1. . . n) that ascends to a lower priority than the processing procedure Pj. This is achieved by a characteristic failure recovery processing method.
サイクルスティール方式の処理装置において、障害が発
生した際には、前記処理装置はフリーズする。それによ
って、障害回復処理を障害が発生した論理ユニッＩ〜お
よび、スティールによって中断された論理ユニッ１−に
行なうため、誤動作することはない。In a cycle steal type processing device, when a failure occurs, the processing device freezes. As a result, failure recovery processing is performed on the logical unit I~ in which the failure has occurred and the logical unit 1- that has been interrupted by the steal, so that malfunctions do not occur.
以下、添付図面を参照して本発明の一実施例を説明する
。Hereinafter, one embodiment of the present invention will be described with reference to the accompanying drawings.
第１図は本発明の全体構成図である。FIG. 1 is an overall configuration diagram of the present invention.
１はサイクルスティール方式の処理装置であり。1 is a cycle steal type processing device.
ここには命令を処理するための処理手順２．入出力を処
理するための処理手順３．処理手順２を実行するための
論理ユニット４．処理手順３を実行するための論理ユニ
ット６、処理手順２および処理手順３を実行するための
論理ユニツＩ〜５．論理ユニッｌ” ４ ＋ 論理ユニ
ツｌ’ ５ ＋ 論理ユニット６にタイミンクをおくる
クロック７がある。Here, the processing procedure 2 for processing the command is shown. Processing procedure for processing input/output 3. Logical unit 4 for executing processing procedure 2. Logical unit 6 for executing processing procedure 3, logical units I to 5 for executing processing procedure 2 and processing procedure 3. There is a clock 7 timing the logic unit l'' 4 + logic unit l' 5 + logic unit 6.
処理手順２実行中に処理手順２より処理優先度の度い処
理手順３にスティールが生じ論理ユニット５を使用して
いた際に障害を検出すると、論理ユニツ１−５より障害
検出信号１１を発行し、スイッチ８をオフにする。よっ
てクロック７のタイミングがスイッチ８がオフになるこ
とにより論理ユニット４．論理ユニット５．論理ユニッ
ト６に渡らなくなるため、論理ユニット４．論理ユニッ
ト５、論理ユニノ１〜６はフリーズされる。During the execution of processing procedure 2, if a steal occurs in processing procedure 3, which has a higher processing priority than processing procedure 2, and a fault is detected while using logic unit 5, a fault detection signal 11 is issued from logic unit 1-5. and turn off switch 8. Therefore, the timing of the clock 7 is changed by turning off the switch 8, so that the logic unit 4. Logical unit 5. Since it does not pass to logical unit 6, logical unit 4. Logic unit 5 and logic units 1 to 6 are frozen.
また、前記障害検出信号は、サービスプロセッサ９に渡
り、サービスプロセッサ９内の障害解析。Further, the failure detection signal is passed to the service processor 9 and a failure analysis within the service processor 9 is performed.
回復処理手順（ＭＣＫ処理手順）１−ｏに報告される。It is reported to the recovery processing procedure (MCK processing procedure) 1-o.
報告されたＭＣＫ処理手順１ｏは、フリースされた論理
ユニッ１〜４．論理ユニット５．論理ユニット６より、
障害発生時の装置情報をログアウトし、リセット信号を
論理ユニツ１−４．論理ユニット５．論理ユニット６に
発行することによりフリーズ状態を解析する。そして大
刀出方処理手順実行中に障害が発生したためにＭＣＫ処
理手順１０より論理ユニット５および論理ユニット６の
障害回復処理を行なった後、中断されている命令処理手
順２を回復するため、Ｍ ＣＫ処理手順１゜より、チエ
ツクポイントまで処理をもどし、命令処理手順２の再試
行を行なう。The reported MCK processing procedure 1o includes freed logical units 1-4. Logical unit 5. From logical unit 6,
The device information at the time of failure is logged out, and the reset signal is sent to the logical units 1-4. Logical unit 5. Analyze the frozen state by issuing to logical unit 6. Then, since a failure occurred during the execution of the long sword processing procedure, the failure recovery process for the logical unit 5 and the logical unit 6 is performed from the MCK processing procedure 10, and then in order to recover the interrupted instruction processing procedure 2, the MCK is executed. From processing procedure 1°, the processing is returned to the check point, and instruction processing procedure 2 is retried.
以上述べた処理手順を行なうことにより、サイクルステ
ィール方式の処理装置において障害が発生した際に、障
害が発生時実行していた処理手順および、スティールに
より中断されていた処理手順に対して障害回復処理を行
うことが可能である。By performing the processing steps described above, when a failure occurs in a cycle-steal processing device, failure recovery processing is performed for the processing procedure that was being executed at the time of the failure and the processing procedure that was interrupted due to the steal. It is possible to do this.
本発明は、以上説明したように障害回復処理を行なうの
で、複数の処理手順別にある論理の障害に対しての配慮
（リセッ［−なと）か不用または低減が可能が可能とな
り、処理装置の物量を低減することができる。Since the present invention performs failure recovery processing as explained above, it is possible to consider (reset) or eliminate or reduce the need for logical failures for each of a plurality of processing steps, and the processing device The amount of material can be reduced.
第１図は、本発明の一実施例のサイクルスティール方式
の処理装置、および、サービスプロセッサの要部を概略
的に示した構成図である。
１．９ 処理装置、２，３．コ−０・処理手順、４ 。
５゜
６ ・
論理ユニッ
ト、
７・・・クロック、
・・アンドゲート、
１１・信号線。
第
閃
９・
処工！に置FIG. 1 is a block diagram schematically showing main parts of a cycle steal type processing device and a service processor according to an embodiment of the present invention. 1.9 Processing device, 2,3. Co-0/Processing procedure, 4. 5゜6・Logic unit, 7...Clock,...AND gate, 11.Signal line. Flash 9: Processing! placed in
Claims (1)
・・・ｎ ｉ：優先順位）を、優先順位の高い処理手順
から受けつけるサイクルスティール方式の処理装置にお
いて、前記処理装置が前記処理手順Ｐｊを実行中にマシ
ンチェックが発生した際には、前記処理手順Ｐｊの障害
回復処理を行ない、前記処理手順Ｐｊより低い優先順位
をもつ処理手順Ｐｉ（ｉ＝ｊ＋１、・・・、ｎ）が処理
手順Ｐｊのスティールによって中断していた場合は、前
記処理手順Ｐｊより低い優先順位をもつ処理手順Ｐｊ（
ｉ＝ｊ＋１、・・・、ｎ）に対して障害回復処理を行な
うことを特徴とする障害回復処理方式。1. Multiple processing steps Pi (i=1, 2, ..., j,
. If the failure recovery process of the procedure Pj is performed and a process procedure Pi (i=j+1,..., n) having a lower priority than the process procedure Pj has been interrupted due to the steal of the process procedure Pj, the process procedure Pj is Processing procedure Pj (
A failure recovery processing method characterized in that failure recovery processing is performed for i=j+1, . . . , n).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235059A JPH0283742A (en) | 1988-09-21 | 1988-09-21 | Failure recovery processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235059A JPH0283742A (en) | 1988-09-21 | 1988-09-21 | Failure recovery processing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0283742A true JPH0283742A (en) | 1990-03-23 |
Family
ID=16980470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63235059A Pending JPH0283742A (en) | 1988-09-21 | 1988-09-21 | Failure recovery processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0283742A (en) |
-
1988
- 1988-09-21 JP JP63235059A patent/JPH0283742A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07129426A (en) | Fault handling method | |
| JPH02294739A (en) | Fault detecting system | |
| JPH0283742A (en) | Failure recovery processing method | |
| JPH03292537A (en) | Queue structure control system for control data | |
| JP2970082B2 (en) | Virtual intercluster communication processor | |
| CN111858071A (en) | A Synchronous Control Method of Vehicle-mounted Dual-Channel CPU | |
| JPS60543A (en) | State information reporting method of input-output control device | |
| JPS59183443A (en) | Debug device | |
| JPS59139457A (en) | Diagnosis method for data processing equipment | |
| JP2684966B2 (en) | I/O processor debug unit | |
| JPS61275967A (en) | Status reader in parallel computer | |
| SU1474662A1 (en) | Input/output controller | |
| JPH0149975B2 (en) | ||
| JPH0394338A (en) | Fault processing system for arithmetic processor | |
| JPH0621993B2 (en) | Instruction re-execution control method | |
| JPS60195649A (en) | Error reporting system of microprogram-controlled type data processor | |
| JPH01292552A (en) | Peripheral system fault processing system for virtual computer system | |
| JPS62135946A (en) | Bus checking system | |
| JPH0734296B2 (en) | Hard disk control circuit | |
| JPS63291148A (en) | Re-tryal control system for input/output controller | |
| JPS63175937A (en) | Fault recovery system | |
| SU557367A1 (en) | System of duplicated digital computers (cvm) | |
| JPS6030976B2 (en) | Advance control type information processing device | |
| JPH05158755A (en) | Fault processing method | |
| JPH02273841A (en) | Control system for detection of program abnormality |