JPH028438Y2 - - Google Patents

Info

Publication number
JPH028438Y2
JPH028438Y2 JP7708981U JP7708981U JPH028438Y2 JP H028438 Y2 JPH028438 Y2 JP H028438Y2 JP 7708981 U JP7708981 U JP 7708981U JP 7708981 U JP7708981 U JP 7708981U JP H028438 Y2 JPH028438 Y2 JP H028438Y2
Authority
JP
Japan
Prior art keywords
division ratio
frequency divider
sweep
time
lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7708981U
Other languages
English (en)
Other versions
JPS57188431U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7708981U priority Critical patent/JPH028438Y2/ja
Publication of JPS57188431U publication Critical patent/JPS57188431U/ja
Application granted granted Critical
Publication of JPH028438Y2 publication Critical patent/JPH028438Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【考案の詳細な説明】 本考案は局部発振回路を位相同期ループ
(PLL)で構成し、自動掃引を行なうラジオ受信
機に係り、特に掃引時間の短縮を計ると共に、掃
引速度を一定にするよう構成したラジオ受信機に
関する。
局部発振回路にPLLを使用したラジオ受信機
は、一般に第1図に示すように構成され、PLL
1を構成するプログラマブル分周器2の分周比を
変更することにより、電圧制御発振器3から基準
周波数発振器4の基準周波数倍の局部発振周波数
を発生し選局が行なわれている。而して電圧制御
発振器3には、電圧可変容量素子が使用され、ロ
ーパスフイルター5よりの出力電圧に応じ容量が
変化され発振周波数が制御されているが、電圧可
変容量素子の特性は第2図に示すように、周波数
の低い所Aと高い所Cでは印加電圧に対する周波
数変化が小さくなつている為、プログラマブル分
周器2の分周比が変更されてから対応した局部発
振周波数が得られる迄の時間即ちPLL1のロツ
ク時間が直線部分Bに比べ長くなつている。
ところで、このようなPLL1により自動掃引
を行なう方法として、プログラマブル分周器2の
分周比を設定する分周比設定カウンター6と、掃
引パルス発生回路7を設け、分周比設定カウンタ
ー6で掃引パルスを順次計数することにより、プ
ログラマブル分周器2の分周比の変更で局部発振
周波数を変更して掃引し、受信され受信検出回路
8より出力が発生されると掃引パルス発生回路7
のパルス発生を停止し受信状態を維持するよう構
成されている。
この際掃引パルス発生回路7のパルス発生周期
は、第3図に示すように前述の電圧可変容量素子
の特性を考慮し、プログラマブル分周器2の分周
比が変更されてから、対応した局部発振周波数が
得られる迄のPLL1のロツク時間が最も長い周
波数の低い所及び高い所のロツク時間T′を基準
にし、更にロツクしない間に次のパルスが発生さ
れることにより局が飛ばされるのを防止する為
に、電圧可変容量素子の特性のバラツキを考慮
し、余裕時間ΔTを加算した時間Tに設定される
為、掃引速度は一定になるもののロツク時間が短
い直線部分Bに於いても同じT時間取ることにな
り掃引時間が長くなるという欠点があつた。
そこで掃引時間を短くする方法として、パルス
発生の周期をPLL1のロツク検出で制御する第
4図のような方法が実施されている。即ちPLL
がロツクしたことを検出するロツク検出器9を設
け、ロツク検出時受信信号が無ければ次の掃引パ
ルスを発生させるもので、これに依ると第3図の
ように余裕時間ΔTを考慮する必要がなくなる
為、掃引時間は第1図の方法より短くなるけれど
も、今度は電圧可変容量素子の特性上PLL1の
ロツク時間が一定していないことにより、掃引速
度が一定せず特に周波数の低い所及び高い所では
掃引速度が遅くなる域、操作者に奇異な感じを与
えるという欠点があつた。
従つて本考案は前述の欠点を解消すべくなされ
たもので、掃引時間の短縮を計りながら掃引速度
を一定にするよう構成したラジオ受信機を提供す
るものである。
以下本考案の実施例を第5図と共に説明する。
尚第4図と同一構成要素は同一図番で示し説明は
省略する。
本案ではパルス発生器7の出力と、ロツク検出
回路9の出力がANDゲート10を介して、分周
比設定用カウンター6に入力されており、パルス
発生器7のパルス発生周期は、最も長いPLL1
のロツク時間T′より少し長い周期に設定されて
いる。したがつて分周比設定カウンター6がパル
スを計数しプログラマブル分周器2の分周比が変
更されると、ローパスフイルター5の出力は第6
図に示すように過渡応答を経て所定の値になり、
T′時間の経過でロツク検出回路9により、PLL
1のロツクが検出されるとANDゲート10の一
方の入力がHレベルに設定されることになり、ロ
ツク検出から少し遅れて発生される掃引パルスが
分周比設定カウンター6に入力され、分周比を1
だけ増加する。このようにして受信検出信号が発
生される迄掃引パルス発生器7から一定周期で掃
引パルスが発生され掃引が行なわれる。この際掃
引パルスが発生された時に未だPLL1がロツク
されていない場合、ANDゲート10が閉じられ
ており分周比設定カウンター6には入力されず、
更に次の掃引パルスが発生される迄の一周期待機
する。したがつて例えば周波数の低い所及び高い
所で、設定した掃引パルス発生周期よりもPLL
1のロツク時間が長くなつたとしても、確実に受
信を行なうことができる。かくして本案では、第
4図に示すロツク検出のみで制御される方式より
も掃引時間は長くなるが、第1図の場合のように
余裕時間ΔTを設ける必要がない為、第1図の場
合より掃引時間は短縮される。又本案では掃引パ
ルスは一定周期で発生される為、掃引速度も一定
となる。
上述の如く本考案のラジオ受信機は、掃引パル
スの発生周期をPLLの最も長いロツク時間に対
応させると共に、同時にロツク検出を行なうよう
構成したもので、ロツク検出を同時に行なうこと
により、従来のように電圧可変容量素子の特性の
バラツキを考慮した余裕時間を設ける必要がなく
なり掃引時間の短縮が計られると共に、一定速度
で掃引することができるもので、操作者に奇異な
感じを与えることがなくなり、極めて実用的効果
大なるものである。
【図面の簡単な説明】
第1図はラジオ受信機の従来例を示す図、第2
図は電圧可変容量素子の特性を示す図、第3図は
第1図要部の波形を示す図、第4図はラジオ受信
機の他の従来例を示す図、第5図は本考案のラジ
オ受信機の構成を示す図、第6図は第5図要部の
波形を示す図である。 1……PLL、2……プログラマブル分周器、
3……電圧制御発振器、6……分周比設定用カウ
ンター、7……掃引パルス発生回路、8……受信
検出回路、9……ロツク検出回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 局部発振回路をPLLで構成し、該PLLのプロ
    グラマブル分周器の分周比を変更することにより
    掃引を行なうラジオ受信機に於いて、受信状態に
    あるか否かを検出する手段と、PLLの最長ロツ
    ク時間に略等しい周期でプログラマブル分周器の
    分周比を変更する信号を発生する手段と、PLL
    がロツクしたことを検出する手段と、該ロツク検
    出手段と前記分周比変更信号発生手段の出力の一
    致検出でプログラマブル分周器の分周比を変更
    し、且つ前記受信検出手段による受信検出でプロ
    グラマブル分周器の分周比の変更を停止する手段
    とからなることを特徴とするラジオ受信機。
JP7708981U 1981-05-26 1981-05-26 Expired JPH028438Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7708981U JPH028438Y2 (ja) 1981-05-26 1981-05-26

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7708981U JPH028438Y2 (ja) 1981-05-26 1981-05-26

Publications (2)

Publication Number Publication Date
JPS57188431U JPS57188431U (ja) 1982-11-30
JPH028438Y2 true JPH028438Y2 (ja) 1990-02-28

Family

ID=29872751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7708981U Expired JPH028438Y2 (ja) 1981-05-26 1981-05-26

Country Status (1)

Country Link
JP (1) JPH028438Y2 (ja)

Also Published As

Publication number Publication date
JPS57188431U (ja) 1982-11-30

Similar Documents

Publication Publication Date Title
US4122488A (en) Sync signal generator with memorization of phase detection output
US4182994A (en) Phase locked loop tuning system including stabilized time interval control circuit
US4020490A (en) Traffic radar and apparatus therefor
JP2574252B2 (ja) 掃引受信機の受信感度制御方式
US4349789A (en) Stabilized sweep frequency generator with adjustable start and stop frequencies
GB2041682A (en) Digital frequency lock tuning system
US3885238A (en) Phase locked loop receiving system with improved signal acquisition
US3370252A (en) Digital automatic frequency control system
EP0005128A2 (en) Improvement in circuits for the automatic tuning of voltage controlled filters
US4068181A (en) Digital phase comparator
US20010048299A1 (en) Frequency acquisition for data recovery loops
US4004233A (en) Search type tuning device
JPH028438Y2 (ja)
US3619804A (en) Frequency discriminator using an intermittently phase-locked loop
US4426647A (en) Radar arrangement for measuring velocity of an object
HK54986A (en) Hangup corrector useful in locked loop tuning system
US4184122A (en) Digital phase comparison apparatus
JPH0362048B2 (ja)
US4553109A (en) Digital data acquisition apparatus
JPS5922406B2 (ja) 同調装置
US3603893A (en) Phase locked oscillators
JPS6327477Y2 (ja)
JPS5832412B2 (ja) 回転制御系における位相同期用基準信号形成方式
RU2081510C1 (ru) Синтезатор частот
ATE165699T1 (de) Phasenregelschleife