JPH028453B2 - - Google Patents
Info
- Publication number
- JPH028453B2 JPH028453B2 JP55149246A JP14924680A JPH028453B2 JP H028453 B2 JPH028453 B2 JP H028453B2 JP 55149246 A JP55149246 A JP 55149246A JP 14924680 A JP14924680 A JP 14924680A JP H028453 B2 JPH028453 B2 JP H028453B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- field effect
- effect transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/602—Heterojunction gate electrodes for FETs
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明は電界効果トランジスタ、特に高遮断周
波数を有する電界効果トランジスタに係る。
波数を有する電界効果トランジスタに係る。
半絶縁性基板、ソース及びドレンアクセス域、
GaAs活性層、並びに該活性層と、Ｎ−Ｎイソ型
接合を形成しているゲートを含む電界効果トラジ
スタは公知である。AlxGa1-xAs層からなるゲー
トは該ゲートを通しての漏れ電流を減少させるた
め絶縁層で被覆される。
GaAs活性層、並びに該活性層と、Ｎ−Ｎイソ型
接合を形成しているゲートを含む電界効果トラジ
スタは公知である。AlxGa1-xAs層からなるゲー
トは該ゲートを通しての漏れ電流を減少させるた
め絶縁層で被覆される。
この型の電果効果トランジスタは高い遮断周波
数を有するという点で大きく進歩しているといえ
るが、しかし出力インーダンス及び常態において
伝導性を有する動作モードという２つの点におい
て制限を受けている。
数を有するという点で大きく進歩しているといえ
るが、しかし出力インーダンス及び常態において
伝導性を有する動作モードという２つの点におい
て制限を受けている。
この型のトランジスタのGaAs活性層は２つの
領域より成る。１つは、電子蓄積域である高ドー
プＮ型域であり、他方は、GaAs活性層の厚みの
大半を占めるはるかに低くドープされたＮ型域で
ある。この低くドープされたＮ型域は前記電子蓄
積域より成る抵抗体と並列に接続された抵抗体の
ような動作を行い、この２個の抵抗体は低出力抵
抗を形成する。
領域より成る。１つは、電子蓄積域である高ドー
プＮ型域であり、他方は、GaAs活性層の厚みの
大半を占めるはるかに低くドープされたＮ型域で
ある。この低くドープされたＮ型域は前記電子蓄
積域より成る抵抗体と並列に接続された抵抗体の
ような動作を行い、この２個の抵抗体は低出力抵
抗を形成する。
更に、この型のトランジスタは常態で伝導性を
有する。即ち、制御ゲートに電圧が印加されなく
とも、ドレンとソースとの間に電圧が印加される
とソースとドレンとの間を電流が流れる。ゲート
に電圧が印加されなくともトランジスタが伝導性
を有するということはある種の適用においては不
利となる。
有する。即ち、制御ゲートに電圧が印加されなく
とも、ドレンとソースとの間に電圧が印加される
とソースとドレンとの間を電流が流れる。ゲート
に電圧が印加されなくともトランジスタが伝導性
を有するということはある種の適用においては不
利となる。
本発明の目的は、常態で非伝導である、即ち、
ゲートに電圧が印加されていないときにソース及
びドレン間に電流が流れることを阻止する高周波
用電界効果トランジスタを提供することにある。
本発明の前記目的は、半絶縁性基板上に形成され
ている高周波用電界効果トランジスタであつて、
弱くドープされたＰ型GaAs活性層とトランジス
タ制御ゲートとして働くＮ型AlxGa1-xAs層とか
ら形成されるアニソ接合を有しており、前記Ｎ型
AlxGa1-xAs層が電気絶縁層を介してコンタクト
金属に被覆されており、前記コンタクト金属に所
定の正電圧が印加されたときに、前記Ｎ型Alx
Ga1-xAs層に近接している前記Ｐ型GaAs活性層
の部分が電気伝導性を有すべくＮ型電荷反転帯と
なることを特徴とする高周波用電界効果トランジ
スタによつて達成される。
ゲートに電圧が印加されていないときにソース及
びドレン間に電流が流れることを阻止する高周波
用電界効果トランジスタを提供することにある。
本発明の前記目的は、半絶縁性基板上に形成され
ている高周波用電界効果トランジスタであつて、
弱くドープされたＰ型GaAs活性層とトランジス
タ制御ゲートとして働くＮ型AlxGa1-xAs層とか
ら形成されるアニソ接合を有しており、前記Ｎ型
AlxGa1-xAs層が電気絶縁層を介してコンタクト
金属に被覆されており、前記コンタクト金属に所
定の正電圧が印加されたときに、前記Ｎ型Alx
Ga1-xAs層に近接している前記Ｐ型GaAs活性層
の部分が電気伝導性を有すべくＮ型電荷反転帯と
なることを特徴とする高周波用電界効果トランジ
スタによつて達成される。
以下、添付図面に基づいて本発明の非制限的具
体例を詳細に説明する。
体例を詳細に説明する。
第１図は先行技術のＮ−Ｎイソ型接合を有する
電界効果トランジスタを示す。このトランジスタ
は半絶縁性GaAs基板１、この基板上にある弱ド
ープ型Ｎ型活性層２及びこの層に支持されたＮ型
AlxGa1-xAs層からなる制御ゲート３を有する。
N+ソース域４及びドレン域５はGaAs基板内への
不純物拡散又はイオン打込によつて形成される。
ソースとドレンとの間の出力抵抗６は弱ドープＮ
型活性層２に位置する。
電界効果トランジスタを示す。このトランジスタ
は半絶縁性GaAs基板１、この基板上にある弱ド
ープ型Ｎ型活性層２及びこの層に支持されたＮ型
AlxGa1-xAs層からなる制御ゲート３を有する。
N+ソース域４及びドレン域５はGaAs基板内への
不純物拡散又はイオン打込によつて形成される。
ソースとドレンとの間の出力抵抗６は弱ドープＮ
型活性層２に位置する。
第２図及び第３図は、Ｎ型のGaAs層とＮ型の
AlxGa1-xAs層と接合のエネルギ帯図である。
GaAs層はポテンシヤルV1にあり、AlxGa1-xAs
層はポテンシヤルV2にある。フエルミレベルは
直線７により、伝導帯は曲線８により、価電子帯
は曲線９により、それぞれ示されている。第２図
において、２つの層が同一のポテンシヤルV1＝
V2にある場合は各曲線は接合の界面に電子蓄積
領域が形成されるように曲がつている。第３図に
おいては、AlxGa1-xAs層がGaAs層に対して正の
電圧が印加され、即ち、V2＞V1である場合は、
この電子蓄積領域１０は非常にはつきりとしてく
る。Ｎ−Ｎイソ型接合のエネルギ帯図を示した第
２図により、本発明に基づくＰ−Ｎアニソ型接合
を有する電界効果トランジスタがより良く理解さ
れるであろう。
AlxGa1-xAs層と接合のエネルギ帯図である。
GaAs層はポテンシヤルV1にあり、AlxGa1-xAs
層はポテンシヤルV2にある。フエルミレベルは
直線７により、伝導帯は曲線８により、価電子帯
は曲線９により、それぞれ示されている。第２図
において、２つの層が同一のポテンシヤルV1＝
V2にある場合は各曲線は接合の界面に電子蓄積
領域が形成されるように曲がつている。第３図に
おいては、AlxGa1-xAs層がGaAs層に対して正の
電圧が印加され、即ち、V2＞V1である場合は、
この電子蓄積領域１０は非常にはつきりとしてく
る。Ｎ−Ｎイソ型接合のエネルギ帯図を示した第
２図により、本発明に基づくＰ−Ｎアニソ型接合
を有する電界効果トランジスタがより良く理解さ
れるであろう。
第４図及び第５図は、アンダーソンモデルに基
づくＮ型AlxGa1-xAs層とＰ型GaAsP層とのアニ
ソ型接合のエネルギ帯図を示す。図中、第２図及
び第３図中の符号と同一の符号は同一のエレメン
トを示す。２つの層が同一ポテンシヤルV1＝V2
にある第４図において、価電子帯は正孔の存在し
ない空乏領域１１を有する。AlxGa1-xAs層が
GaAs層に対して正の電圧が印加されている場合
（第５図）、正孔の存在しない領域が拡大し、この
電圧が十分に高くなると正孔の濃度が電子の濃度
より小さくなり、アニソ型接合境界面において、
最初Ｐ型にドープされたGaAs層がＮ型に反転す
る。この層を電荷反転層又はより簡単に反転層１
２と呼ぶ。Ｎ−Ｎイソ型接合中に存在する蓄積領
域におけるとほぼ同程度に、Ｐ型GaAs層が不純
物をわずかしか含まない場合、即ち弱いＰ型にな
るようにドープされている場合、上記反転層は高
い電子移動度を有する。ソース−ドレン電流が前
記反転層により確保されることを考慮すると、ゲ
ートに電圧が印加されず、反転層がない場合、ソ
ース−ドレン電流はゼロである。このような本発
明のトランジスタは通常伝導性のないモードで機
能する。
づくＮ型AlxGa1-xAs層とＰ型GaAsP層とのアニ
ソ型接合のエネルギ帯図を示す。図中、第２図及
び第３図中の符号と同一の符号は同一のエレメン
トを示す。２つの層が同一ポテンシヤルV1＝V2
にある第４図において、価電子帯は正孔の存在し
ない空乏領域１１を有する。AlxGa1-xAs層が
GaAs層に対して正の電圧が印加されている場合
（第５図）、正孔の存在しない領域が拡大し、この
電圧が十分に高くなると正孔の濃度が電子の濃度
より小さくなり、アニソ型接合境界面において、
最初Ｐ型にドープされたGaAs層がＮ型に反転す
る。この層を電荷反転層又はより簡単に反転層１
２と呼ぶ。Ｎ−Ｎイソ型接合中に存在する蓄積領
域におけるとほぼ同程度に、Ｐ型GaAs層が不純
物をわずかしか含まない場合、即ち弱いＰ型にな
るようにドープされている場合、上記反転層は高
い電子移動度を有する。ソース−ドレン電流が前
記反転層により確保されることを考慮すると、ゲ
ートに電圧が印加されず、反転層がない場合、ソ
ース−ドレン電流はゼロである。このような本発
明のトランジスタは通常伝導性のないモードで機
能する。
ソース−ドレン電流は反転層中を流れ、かつト
ランジスタの出力抵抗はＮ−Ｎイソ型接合の場合
より高い。
ランジスタの出力抵抗はＮ−Ｎイソ型接合の場合
より高い。
しかしながら、漏れ電流がGaAs層側の反転層
とAlxGa1-xAs層との間に生起し得る。このＰ−
Ｎアニソ型接合の場合、漏れ電流は絶縁体をAlx
Ga1-xAs層とゲートの金属被覆との間に挿入する
ことにより阻止される。
とAlxGa1-xAs層との間に生起し得る。このＰ−
Ｎアニソ型接合の場合、漏れ電流は絶縁体をAlx
Ga1-xAs層とゲートの金属被覆との間に挿入する
ことにより阻止される。
第６図は、上記出力抵抗増大手段及び漏れ電流
阻止手段を考慮した電界効果トランジスタの第１
具体例の断面図である。
阻止手段を考慮した電界効果トランジスタの第１
具体例の断面図である。
第６図のＰ−Ｎアニソ型接合を有する電界効果
トランジスタは半絶縁性GaAs基板１、弱ドープ
Ｐ型GaAs活性層２、Ｎ型AlxGa1-xAs層３、ソー
スアクセス域４及びドレンアクセス域５から成
る。シリカのような絶縁材料の層１３はAlx
Ga1-xAs層上に、かつゲート接触金属被覆１４下
方に配置されている。ソース及びドレンアクセス
域４及び５はそれぞれN+にドープされ、Ｐドー
プGaAs活性層２を貫通して反転層にまで至る。
ソース及びトレンアクセス域生成過程は、Alx
Ga1-xAs層上に絶縁層を形成する過程と同様であ
り公知である。
トランジスタは半絶縁性GaAs基板１、弱ドープ
Ｐ型GaAs活性層２、Ｎ型AlxGa1-xAs層３、ソー
スアクセス域４及びドレンアクセス域５から成
る。シリカのような絶縁材料の層１３はAlx
Ga1-xAs層上に、かつゲート接触金属被覆１４下
方に配置されている。ソース及びドレンアクセス
域４及び５はそれぞれN+にドープされ、Ｐドー
プGaAs活性層２を貫通して反転層にまで至る。
ソース及びトレンアクセス域生成過程は、Alx
Ga1-xAs層上に絶縁層を形成する過程と同様であ
り公知である。
第７図は、Ｐ−Ｎアニソ型接合を有する電界効
果トランジスタの第２具体例を示す。この例は前
のものと同様に、半絶縁性基板１、弱ドープＰ型
GaAs活性層２、AlxGa1-xAs層３及び絶縁酸化物
層１３からなる。但し、ソース及びドレンは、メ
サと呼ばれるAlxGa1-xAs層３及びGaAs活性層２
の積み重ねからなる突出部の側面のソース金属被
覆１５及びドレン金属被覆１６により直接得られ
る。この金属被覆は約1017e・cm-3ドープレベル
のＮ型GaAs層のオーミツクコンタクト用に使用
されるタイプのものであるから、アニソ型接合近
傍にある活性層２中の反転層と共にオーミツクコ
ンタクトを形成する。この金属被覆は、Alx
Ga1-xAs層３を流れるソースとドレンとの間の漏
れ電流を阻止するために、このAlxGa1-xAs層は、
数十から数百オングストロームの厚さを有してお
り、AlxGa1-xAs層３を囲む酸化物１７及び１８
によつて金属被覆から電気的に絶縁されている。
果トランジスタの第２具体例を示す。この例は前
のものと同様に、半絶縁性基板１、弱ドープＰ型
GaAs活性層２、AlxGa1-xAs層３及び絶縁酸化物
層１３からなる。但し、ソース及びドレンは、メ
サと呼ばれるAlxGa1-xAs層３及びGaAs活性層２
の積み重ねからなる突出部の側面のソース金属被
覆１５及びドレン金属被覆１６により直接得られ
る。この金属被覆は約1017e・cm-3ドープレベル
のＮ型GaAs層のオーミツクコンタクト用に使用
されるタイプのものであるから、アニソ型接合近
傍にある活性層２中の反転層と共にオーミツクコ
ンタクトを形成する。この金属被覆は、Alx
Ga1-xAs層３を流れるソースとドレンとの間の漏
れ電流を阻止するために、このAlxGa1-xAs層は、
数十から数百オングストロームの厚さを有してお
り、AlxGa1-xAs層３を囲む酸化物１７及び１８
によつて金属被覆から電気的に絶縁されている。
この反転層は、従来の反転MOS構造における
反転層と同様にアニソ型接合中に形成されてい
る。更に絶縁層１３をAlxGa1-xAs層３に付加す
ることにより第６図及び第７図の構造はMIS又は
MOS構造に非常に近いものになる。しかし、Ｐ
型GaAs活性層と絶縁層との間にＮ型AlxGa1-xAs
層を挟持することは、このアニソ型接合構造に反
転層中の高い電子移動度という特質を付与してい
る。一方、従来のMOS構造の反転層中の電子移
動性は低い。このように、本発明のＰ−Ｎアニソ
型接合を有する電界効果トランジスタは従来の
MOSトランジスタよりも高い遮断周波数を有し
ており、また常態において、即ちゲートに電圧が
印加されていない状態において、ソース−ドレン
間の電流を遮断するという特長を有する。
反転層と同様にアニソ型接合中に形成されてい
る。更に絶縁層１３をAlxGa1-xAs層３に付加す
ることにより第６図及び第７図の構造はMIS又は
MOS構造に非常に近いものになる。しかし、Ｐ
型GaAs活性層と絶縁層との間にＮ型AlxGa1-xAs
層を挟持することは、このアニソ型接合構造に反
転層中の高い電子移動度という特質を付与してい
る。一方、従来のMOS構造の反転層中の電子移
動性は低い。このように、本発明のＰ−Ｎアニソ
型接合を有する電界効果トランジスタは従来の
MOSトランジスタよりも高い遮断周波数を有し
ており、また常態において、即ちゲートに電圧が
印加されていない状態において、ソース−ドレン
間の電流を遮断するという特長を有する。
第１図は先行技術によるＮ−Ｎイソ接合型電界
効果トランジスタの断面図、第２図及び第３図
は、ゲートに電圧を印加しない場合、及び正電圧
を印加した場合のＮ−Ｎイソ型接合のエネルギ帯
図、第４図及び第５図は、ゲートに電圧を印加し
ない場合及び正電圧を印加した場合のGaAs
Ｐ／AlxGa1-xAs Ｎアニソ型接合のエネルギ帯
図、第６図は本発明に基づくGaAs Ｐ／Alx
Ga1-xAs Ｎアニソ型接合を有する電界効果トラ
ンジスタの断面図、第７図は本発明に基づく電界
効果トランジスタの他の具体例の断面図である。 １……基板、２……Ｎ型GaAs層、３……Ｎ型
AlxGa1-xAs層からなる制御ゲート、４……ソー
ス域、５……ドレン域、６……出力抵抗、７……
フエルミレベルを示す直線、８……伝導帯を示す
曲線、９……価電子帯を示す曲線、１０……電子
蓄積領域、１１……正孔空乏領域、１２……反転
層、１３……絶縁層、１４……ゲートコンタクト
金属被覆、１５……ソース金属被覆、１６……ド
レン金属被覆、１７，１８……酸化物。
効果トランジスタの断面図、第２図及び第３図
は、ゲートに電圧を印加しない場合、及び正電圧
を印加した場合のＮ−Ｎイソ型接合のエネルギ帯
図、第４図及び第５図は、ゲートに電圧を印加し
ない場合及び正電圧を印加した場合のGaAs
Ｐ／AlxGa1-xAs Ｎアニソ型接合のエネルギ帯
図、第６図は本発明に基づくGaAs Ｐ／Alx
Ga1-xAs Ｎアニソ型接合を有する電界効果トラ
ンジスタの断面図、第７図は本発明に基づく電界
効果トランジスタの他の具体例の断面図である。 １……基板、２……Ｎ型GaAs層、３……Ｎ型
AlxGa1-xAs層からなる制御ゲート、４……ソー
ス域、５……ドレン域、６……出力抵抗、７……
フエルミレベルを示す直線、８……伝導帯を示す
曲線、９……価電子帯を示す曲線、１０……電子
蓄積領域、１１……正孔空乏領域、１２……反転
層、１３……絶縁層、１４……ゲートコンタクト
金属被覆、１５……ソース金属被覆、１６……ド
レン金属被覆、１７，１８……酸化物。
Claims (1)
- 【特許請求の範囲】 １ 半絶縁性基板上に形成されている高周波用電
界効果トランジスタであつて、弱くドープされた
Ｐ型GaAs活性層とトランジスタ制御ゲートとし
て働くＮ型AlxGa1-xAs層とから形成されるアニ
ソ接合を有しており、前記Ｎ型AlxGa1-xAs層が
電気絶縁層を介してコンタクト金属に被覆されて
おり、前記コンタクト金属に所定の正電圧が印加
されたときに、前記Ｎ型AlxGa1-xAs層に近接し
ている前記Ｐ型GaAs活性層の部分が電気伝導性
を有すべくＮ型電荷反転帯となることを特徴とす
る高周波用電界効果トランジスタ。 ２ 漏れ電流を減少させるべく、前記電気絶縁層
がSiO2からなる特許請求の範囲第１項に記載の
電界効果トランジスタ。 ３ 前記半絶縁性基板には、該基板内へのイオン
打込みにより、ソース及びドレンアクセス域が形
成されている特許請求の範囲第１項又は第２項に
記載の電界効果トランジスタ。 ４ 前記半絶縁性の基板の表面と該表面上に堆積
されている活性層の側面とがソース及びドレンア
クセス域を形成すべく金属被覆されており、前記
活性層上に堆積されたＮ型AlxGa1-xAs層は、該
活性層を囲むように堆積された電気絶縁層によつ
て前記ソース及びドレンアクセス域から分離され
ている特許請求の範囲第１項又は第２項に記載の
電界効果トランジスタ。 ５ 前記電荷反転帯が前記ソース及びドレンアク
セス域とオーミツク接触している特許請求の範囲
第３項又は第４項に記載の電界効果トランジス
タ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7926611A FR2469002A1 (fr) | 1979-10-26 | 1979-10-26 | Dispositif semiconducteur a effet de champ pour hautes frequences et transistor et dispositif a transfert de charges utilisant un tel semiconducteur |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5685871A JPS5685871A (en) | 1981-07-13 |
| JPH028453B2 true JPH028453B2 (ja) | 1990-02-23 |
Family
ID=9231080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14924680A Granted JPS5685871A (en) | 1979-10-26 | 1980-10-24 | High frequency field effect semiconductor device |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0027761B1 (ja) |
| JP (1) | JPS5685871A (ja) |
| CA (1) | CA1158366A (ja) |
| DE (1) | DE3067774D1 (ja) |
| FR (1) | FR2469002A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5953714B2 (ja) * | 1979-12-28 | 1984-12-26 | 富士通株式会社 | 半導体装置 |
| FR2489045A1 (fr) * | 1980-08-20 | 1982-02-26 | Thomson Csf | Transistor a effet de champ gaas a memoire non volatile |
| FR2497603A1 (fr) * | 1981-01-06 | 1982-07-09 | Thomson Csf | Transistor a faible temps de commutation, de type normalement bloquant |
| FR2520157B1 (fr) * | 1982-01-18 | 1985-09-13 | Labo Electronique Physique | Dispositif semi-conducteur du genre transistor a heterojonction(s) |
| GB2172742B (en) * | 1985-03-21 | 1988-08-24 | Stc Plc | Photoconductor |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4075652A (en) * | 1974-04-17 | 1978-02-21 | Matsushita Electronics Corporation | Junction gate type gaas field-effect transistor and method of forming |
| US4065781A (en) * | 1974-06-21 | 1977-12-27 | Westinghouse Electric Corporation | Insulated-gate thin film transistor with low leakage current |
| US4160261A (en) * | 1978-01-13 | 1979-07-03 | Bell Telephone Laboratories, Incorporated | Mis heterojunction structures |
| FR2465317A2 (fr) * | 1979-03-28 | 1981-03-20 | Thomson Csf | Transistor a effet de champ a frequence de coupure elevee |
-
1979
- 1979-10-26 FR FR7926611A patent/FR2469002A1/fr active Granted
-
1980
- 1980-10-14 DE DE8080401467T patent/DE3067774D1/de not_active Expired
- 1980-10-14 EP EP80401467A patent/EP0027761B1/fr not_active Expired
- 1980-10-23 CA CA000363129A patent/CA1158366A/en not_active Expired
- 1980-10-24 JP JP14924680A patent/JPS5685871A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| FR2469002A1 (fr) | 1981-05-08 |
| FR2469002B1 (ja) | 1984-02-17 |
| EP0027761A1 (fr) | 1981-04-29 |
| JPS5685871A (en) | 1981-07-13 |
| CA1158366A (en) | 1983-12-06 |
| EP0027761B1 (fr) | 1984-05-09 |
| DE3067774D1 (en) | 1984-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4471366A (en) | Field effect transistor with high cut-off frequency and process for forming same | |
| US5552622A (en) | Tunnel transistor | |
| US4101922A (en) | Field effect transistor with a short channel length | |
| US3609477A (en) | Schottky-barrier field-effect transistor | |
| TWI512973B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| US4835581A (en) | Electron gas hole gas tunneling transistor device | |
| JP2929899B2 (ja) | 非線形の伝達特性をもつ電界効果トランジスタ | |
| KR20010032538A (ko) | 전계효과 트랜지스터 | |
| JPS60133762A (ja) | 縦型構造の電界効果トランジスタ | |
| US4675713A (en) | MOS transistor | |
| JP2577345B2 (ja) | 半導体装置 | |
| JPH028453B2 (ja) | ||
| JP4194778B2 (ja) | 半導体デバイス、及びエンハンスメントモード半導体デバイスを製造する方法 | |
| JP3402043B2 (ja) | 電界効果トランジスタ | |
| JPS6359272B2 (ja) | ||
| US4829349A (en) | Transistor having voltage-controlled thermionic emission | |
| JPS60247974A (ja) | 半導体装置 | |
| JPS6241428B2 (ja) | ||
| JP2688678B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6115369A (ja) | 半導体装置及びその製造方法 | |
| JPS5961070A (ja) | 絶縁ゲ−ト型電界効果半導体装置 | |
| JPH0475657B2 (ja) | ||
| JP3131267B2 (ja) | 電界効果トランジスタ | |
| JPH0797638B2 (ja) | 電界効果トランジスタ | |
| JP2708178B2 (ja) | 半導体集積回路 |