JPH0284713A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0284713A JPH0284713A JP63039379A JP3937988A JPH0284713A JP H0284713 A JPH0284713 A JP H0284713A JP 63039379 A JP63039379 A JP 63039379A JP 3937988 A JP3937988 A JP 3937988A JP H0284713 A JPH0284713 A JP H0284713A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- orientation flat
- semiconductor
- ingot
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシリコンを用いた半導体個別素子および集積回
路の製造に係り、特にホトリソグラフィー各工程間の重
ね合せ誤差を小さくするに好適な基板結晶の形状および
製法に関する。
路の製造に係り、特にホトリソグラフィー各工程間の重
ね合せ誤差を小さくするに好適な基板結晶の形状および
製法に関する。
半導体装置の製造においてウェハ処理段階でのホトリソ
グラフィー（写真処理）技術は欠かすことができない。
グラフィー（写真処理）技術は欠かすことができない。
ホトリソグラフィーではマスク合わせの基準となるアラ
イメントターゲットパターンの選定が重要である。たと
えばアイソレージ璽ン（素子分離）に半導体酸化物を利
用するＬＯＣＯ８技術においては、ＬＯＣＯ８酸化で生
じる段差が、ＩＣの素子のＡｃｔｉｖｅ領域を決定する
。ホトリソグラフィーでは、この段差を用いた平面的に
特徴のあるパターンをアライメントターゲットまた、シ
リコンウェハは結晶面（１００）面を使うより、これを
わずか（４°）傾けた面をＩＣ’Ｐトランジスタの半導
体素子を作るに用いた方が、積層欠陥が少ないことが特
公昭５０−１８２「シリコン半導体装置」（吉田充他３
名）Ｋ記載されている。
イメントターゲットパターンの選定が重要である。たと
えばアイソレージ璽ン（素子分離）に半導体酸化物を利
用するＬＯＣＯ８技術においては、ＬＯＣＯ８酸化で生
じる段差が、ＩＣの素子のＡｃｔｉｖｅ領域を決定する
。ホトリソグラフィーでは、この段差を用いた平面的に
特徴のあるパターンをアライメントターゲットまた、シ
リコンウェハは結晶面（１００）面を使うより、これを
わずか（４°）傾けた面をＩＣ’Ｐトランジスタの半導
体素子を作るに用いた方が、積層欠陥が少ないことが特
公昭５０−１８２「シリコン半導体装置」（吉田充他３
名）Ｋ記載されている。
しかしこれらに関連してウェハ処理に特別の配慮が必要
であることを述べた例は見られなかった。
であることを述べた例は見られなかった。
本発明者らが、前記公知文献（特公昭５〇−１８２）に
記載されたシリコンウェーハを用いてＩＣを試作した際
ＫＳＬＯＧＯ８段差により形成されるアライメントター
ゲットパターンを用いてホ） ＩＪソゲラフイーの重ね
合わせな行う工程で下記のことがわかった。すなわち、
Ｙ方向（ウェーハのオリエンテーションフラットに垂直
な方向）の重ね合わせ誤差のウェーハごとの平均値がウ
ェーハ間でバラツキが大きく、０．２μｍ程度差のある
２つのピークを持つ分布現象が見出された。
記載されたシリコンウェーハを用いてＩＣを試作した際
ＫＳＬＯＧＯ８段差により形成されるアライメントター
ゲットパターンを用いてホ） ＩＪソゲラフイーの重ね
合わせな行う工程で下記のことがわかった。すなわち、
Ｙ方向（ウェーハのオリエンテーションフラットに垂直
な方向）の重ね合わせ誤差のウェーハごとの平均値がウ
ェーハ間でバラツキが大きく、０．２μｍ程度差のある
２つのピークを持つ分布現象が見出された。
このような誤差のピークの生ずる原因を調べたところ、
（１００）面を４°傾斜させる方向はウニへの面の向き
により２種類があり、これに対応してＹ方向ウェーハ平
均型ね合わせ誤差が２つ忙分かれることがわかった。具
体的にいえば、ＬＯＣＯ８の酸化先端が酸化中に進行す
る際、結晶方位による酸化速度の差により上下あるいは
左右で非対象を生じ、それがウェハの４°傾斜の２種類
でＹ方向のみ異るためであることがわかった。Ｙ方向の
みに表われる原因は、４°傾斜の方向はＹ−−Ｘの軸の
まわりにＸの正の方向から見て時計方向に傾けると決ま
っているが、そのようにしてスライスしたウェーハを鏡
面研摩する際に、Ｙ軸について１８００回転した裏と表
と２種類のウェー・・が生じるためである。実際のミラ
ーウェーハでは４°傾斜には、Ｙ−Ｘを軸にしてＸの負
の方から見て時計まわりＫ［’ｆｆだものが混在してし
まう。このため、傾斜のＸ方向成分はＹ軸のまわりにＹ
の負方向から見て十約２．８°の一種類であるが、Ｘ方
向成分にはＸの正方向から見て十約２．８°と一約２．
８°の２種類が生じ、１０００８段差にもＹ軸に平行な
、即ちＹ方向のアライメントに用いるパターンのみに２
種類の非対称が生ずるためである。
（１００）面を４°傾斜させる方向はウニへの面の向き
により２種類があり、これに対応してＹ方向ウェーハ平
均型ね合わせ誤差が２つ忙分かれることがわかった。具
体的にいえば、ＬＯＣＯ８の酸化先端が酸化中に進行す
る際、結晶方位による酸化速度の差により上下あるいは
左右で非対象を生じ、それがウェハの４°傾斜の２種類
でＹ方向のみ異るためであることがわかった。Ｙ方向の
みに表われる原因は、４°傾斜の方向はＹ−−Ｘの軸の
まわりにＸの正の方向から見て時計方向に傾けると決ま
っているが、そのようにしてスライスしたウェーハを鏡
面研摩する際に、Ｙ軸について１８００回転した裏と表
と２種類のウェー・・が生じるためである。実際のミラ
ーウェーハでは４°傾斜には、Ｙ−Ｘを軸にしてＸの負
の方から見て時計まわりＫ［’ｆｆだものが混在してし
まう。このため、傾斜のＸ方向成分はＹ軸のまわりにＹ
の負方向から見て十約２．８°の一種類であるが、Ｘ方
向成分にはＸの正方向から見て十約２．８°と一約２．
８°の２種類が生じ、１０００８段差にもＹ軸に平行な
、即ちＹ方向のアライメントに用いるパターンのみに２
種類の非対称が生ずるためである。
以上のような１０００８段差をアライメントターゲット
マークの境界として用いるホトリソグラフィーのアライ
メント誤差と、４°傾斜（１００）ウェーハの関係を新
たに見出した。
マークの境界として用いるホトリソグラフィーのアライ
メント誤差と、４°傾斜（１００）ウェーハの関係を新
たに見出した。
本発明は、４°傾斜（１００）面を持つウエーノ・を用
いたシリコンＩＣの製造のホトリソグラフィーにおいて
、１０００８段差で形成したアライメントターゲットパ
ターンに対する重ね合わせ誤差のＹ方向のウェーハ間バ
ラツキを小さくするウェーハ形状ないし加工法を提供す
ることを目的としている。
いたシリコンＩＣの製造のホトリソグラフィーにおいて
、１０００８段差で形成したアライメントターゲットパ
ターンに対する重ね合わせ誤差のＹ方向のウェーハ間バ
ラツキを小さくするウェーハ形状ないし加工法を提供す
ることを目的としている。
上記目的を達成するために、本発明は結晶量（１００）
面から４°傾斜して切り出したシリコンウェハにおいて
、一側に第１のオリエンテーションフラットを、他の一
側に第２のオリエンテーションフラットを有するウェハ
を使用し、第１のオリエンテーションフラットにより、
ウェハの基軸及び方向を規定するとともに、第２のオリ
エンテーションフラットにより上記のウェハの鏡面研摩
をなすべき主面を確定し、上記主面に対して写真処理に
よる半導体素子を形成するものである。
面から４°傾斜して切り出したシリコンウェハにおいて
、一側に第１のオリエンテーションフラットを、他の一
側に第２のオリエンテーションフラットを有するウェハ
を使用し、第１のオリエンテーションフラットにより、
ウェハの基軸及び方向を規定するとともに、第２のオリ
エンテーションフラットにより上記のウェハの鏡面研摩
をなすべき主面を確定し、上記主面に対して写真処理に
よる半導体素子を形成するものである。
上記のように構成された半導体（シリコン）装置のホト
リソグラフィ処理において、：（１００）面から４傾斜
して切り出したシリコンウェーノーに対し、表面の鏡面
研摩の際に表と裏の区別が可能なウェーハを使用するも
のであって、４°傾斜によって生ずるＬＯＧＯ８段差の
Ｘに平行なものにつぎ、二種類の非対称がウエーノ・間
で発生することが防止でき、Ｙ方向のアライメント誤差
のバラツキを小さくすることが出来前記目的を達成でき
る。
リソグラフィ処理において、：（１００）面から４傾斜
して切り出したシリコンウェーノーに対し、表面の鏡面
研摩の際に表と裏の区別が可能なウェーハを使用するも
のであって、４°傾斜によって生ずるＬＯＧＯ８段差の
Ｘに平行なものにつぎ、二種類の非対称がウエーノ・間
で発生することが防止でき、Ｙ方向のアライメント誤差
のバラツキを小さくすることが出来前記目的を達成でき
る。
以下、実施例について図面を参照し説明する。
第１図の工程フローチャートで示すように、半導体（シ
リコン）インゴットの状態でその一側に第１のオリエン
テーションフラット（０，ＦＩ）を切り出し、次いで他
の一側に第２のオリエンテーションフラット（サブＯ，
Ｆ ： ｏ、ｐｔ ）を切り出す。
リコン）インゴットの状態でその一側に第１のオリエン
テーションフラット（０，ＦＩ）を切り出し、次いで他
の一側に第２のオリエンテーションフラット（サブＯ，
Ｆ ： ｏ、ｐｔ ）を切り出す。
第２図軸） 、 （ｂ）はＯ，Ｆ、 、 ０．Ｆｌの位
置をインゴット断面（又はウェハ面）で示すものである
。
置をインゴット断面（又はウェハ面）で示すものである
。
このあと、インゴットをスライスして半導体ウェハを形
成するが、このときのスライス面は第３図に示すように
インゴットの（１００）面に対し４°傾いた面となる。
成するが、このときのスライス面は第３図に示すように
インゴットの（１００）面に対し４°傾いた面となる。
つづいてスライスされた各シリコンウェハの表面研摩を
行うがウニ八に第１のオリエンテーシ冒ンフラットと第
２のオリエンテーク１ンフラツトを形成しであることに
よりその主面を向きを一方向に限定することができる。
行うがウニ八に第１のオリエンテーシ冒ンフラットと第
２のオリエンテーク１ンフラツトを形成しであることに
よりその主面を向きを一方向に限定することができる。
第４図を参照し鏡面研摩したシリコンウェーハ１の表面
を酸化しその上（Ｓｉｎｇ膜２）Ｋシリコンナイトライ
ド３を化学気相成長法等により堆積する。そしてマスク
を用いてホトリソグラフィーを行い５ｉｓＮ４の一部を
除去してイオンインプランデージ讐ンによりＮウェル領
域４を形成する。第５図に示すようにＳｉ、Ｎ、の無い
部分を酸化（ｌｓｉＯ＊膜５）してから８ｔ、Ｎ、膜を
全面除去し酸化膜の厚さの差によりＮウェルでない領域
にＰウェル６をイオンインプランテーションとアニール
により形成する。
を酸化しその上（Ｓｉｎｇ膜２）Ｋシリコンナイトライ
ド３を化学気相成長法等により堆積する。そしてマスク
を用いてホトリソグラフィーを行い５ｉｓＮ４の一部を
除去してイオンインプランデージ讐ンによりＮウェル領
域４を形成する。第５図に示すようにＳｉ、Ｎ、の無い
部分を酸化（ｌｓｉＯ＊膜５）してから８ｔ、Ｎ、膜を
全面除去し酸化膜の厚さの差によりＮウェルでない領域
にＰウェル６をイオンインプランテーションとアニール
により形成する。
更にこのウェーハの酸化膜の上にｓ；ｎＮａ（図示され
ない）を堆積しアイソレージＩン用のＬホトと呼ばれる
ホトリソグラフィーを行い８ｉ、Ｎ、をエッチし、第６
図に示すようにこの部分のみ選択酸化して７００ｎｍの
酸化膜７を形威し、１０００８段差が形成される（第６
図）。このＬＯＧＯ８段差は対向する一組でバードビー
クの長さＡ、ｌＪ＊が異なり、更に角度に非対称がある
。この酸化膜７に囲まれた半導体表面上にゲート酸化膜
８多結晶シリコンとタングステンシリサイドを堆積しゲ
ート（９）を加工するためのホトリソグラフィーを行い
さらにソースドレインＣ１Ｇ拡散のための数度のホトリ
ソグラフィーとイオンインプランテーションをくり返し
た後層間絶縁膜１０を堆積し、コンタクト用の穴形成の
ホトリソグラフィーを行う（第７図）。この時、先の工
程で一枚露光しウェーハ全体の重ね合わせズレ量を見て
から、後の工程で補正量を露光装置に入力し残りのウェ
ーハを露光する。この時１０ツトのウェーへの中にＹ方
向非対称の向きの異なる２種類は混在することがないの
で残りウェーハ平均重ね合わせ誤差はバラつくことがな
い。たとえば、１．３μｍＨｉＢｉ−ＣＭＯＳメモリに
おいて、ドレインｅスルーホールの合せ精度が従来の３
σ〜０．３μｍから３σ−０，２μｍに向上する。
ない）を堆積しアイソレージＩン用のＬホトと呼ばれる
ホトリソグラフィーを行い８ｉ、Ｎ、をエッチし、第６
図に示すようにこの部分のみ選択酸化して７００ｎｍの
酸化膜７を形威し、１０００８段差が形成される（第６
図）。このＬＯＧＯ８段差は対向する一組でバードビー
クの長さＡ、ｌＪ＊が異なり、更に角度に非対称がある
。この酸化膜７に囲まれた半導体表面上にゲート酸化膜
８多結晶シリコンとタングステンシリサイドを堆積しゲ
ート（９）を加工するためのホトリソグラフィーを行い
さらにソースドレインＣ１Ｇ拡散のための数度のホトリ
ソグラフィーとイオンインプランテーションをくり返し
た後層間絶縁膜１０を堆積し、コンタクト用の穴形成の
ホトリソグラフィーを行う（第７図）。この時、先の工
程で一枚露光しウェーハ全体の重ね合わせズレ量を見て
から、後の工程で補正量を露光装置に入力し残りのウェ
ーハを露光する。この時１０ツトのウェーへの中にＹ方
向非対称の向きの異なる２種類は混在することがないの
で残りウェーハ平均重ね合わせ誤差はバラつくことがな
い。たとえば、１．３μｍＨｉＢｉ−ＣＭＯＳメモリに
おいて、ドレインｅスルーホールの合せ精度が従来の３
σ〜０．３μｍから３σ−０，２μｍに向上する。
本発明によれば４傾斜（１００）面の傾斜方向を一方向
く固定できるので、１０００８段差に対するアライメン
トのアライメント誤差のウェーへ間バラツキを低減する
ことができる。
く固定できるので、１０００８段差に対するアライメン
トのアライメント誤差のウェーへ間バラツキを低減する
ことができる。
こｊによって合せ不良再生率が低減し、製品の歩留りが
大幅に向上できる。
大幅に向上できる。
本発明はＭＯ８Ｌ８Ｉ 、８ ｉ−０ＭＯ８ＬＳＩに適
用した場合にもっとも効果が期待できる。
用した場合にもっとも効果が期待できる。
本発明は、１０００８段差をアライメントターゲットパ
ターンとして用いる全ての（１００）Ｓｉウェハな使用
する半導体装置（ＬＳ１．トランジスタ等）に応用する
ことができる。
ターンとして用いる全ての（１００）Ｓｉウェハな使用
する半導体装置（ＬＳ１．トランジスタ等）に応用する
ことができる。
第１図は本発明の一実施例における要部工程のフローチ
ャート図である。 第２図（ａ） 、 （ｂ）は本発明の一実施例において
半導体インゴットの断面形状（またはウェハの平面形状
）を示す断面（平面）図である。 第３図はインゴットからウェハにスライスする形態を示
す一部側面図である。 第４図乃至第７図は本発明の一実施例におけるウェハ処
理段階の半導体要部工程断面図である。 ｌ・・・半導体（シリコン）基板、２・・・表面酸化（
ＳｉＯｘ）膜、３・・・半導体窒化（Ｓ ｉａＮ＋ ）
膜、４・・・ｎウェル（拡散層）、５・・・厚いＳ ｉ
ｏ、膜、６・・・ｐウェル（拡散層）、７・・・ＬＯＣ
Ｏ８（選択酸化）膜、８・・・ゲート酸化膜、９・・・
ゲート、１ｏ・・・層間絶縁膜。
ャート図である。 第２図（ａ） 、 （ｂ）は本発明の一実施例において
半導体インゴットの断面形状（またはウェハの平面形状
）を示す断面（平面）図である。 第３図はインゴットからウェハにスライスする形態を示
す一部側面図である。 第４図乃至第７図は本発明の一実施例におけるウェハ処
理段階の半導体要部工程断面図である。 ｌ・・・半導体（シリコン）基板、２・・・表面酸化（
ＳｉＯｘ）膜、３・・・半導体窒化（Ｓ ｉａＮ＋ ）
膜、４・・・ｎウェル（拡散層）、５・・・厚いＳ ｉ
ｏ、膜、６・・・ｐウェル（拡散層）、７・・・ＬＯＣ
Ｏ８（選択酸化）膜、８・・・ゲート酸化膜、９・・・
ゲート、１ｏ・・・層間絶縁膜。
Claims (1)
- 【特許請求の範囲】 １、一側にウェハの基軸及び方向を規定する第１のオリ
エンテーションフラットを有し、他側にウェハの主面及
び他主面を規定する第２のオリエンテーションフラット
を形成した半導体ウェハを使用し、上記主面を確定して
その表面に写真処理による半導体素子乃至回路を形成す
ることを特徴とする半導体装置の製造方法。 ２、上記半導体ウェハは結晶面（１００）に対して４°
傾斜してスライスされたシリコンウェハである請求項１
に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63039379A JPH0284713A (ja) | 1988-02-24 | 1988-02-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63039379A JPH0284713A (ja) | 1988-02-24 | 1988-02-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0284713A true JPH0284713A (ja) | 1990-03-26 |
Family
ID=12551388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63039379A Pending JPH0284713A (ja) | 1988-02-24 | 1988-02-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0284713A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5195347A (en) * | 1990-12-27 | 1993-03-23 | Kawasaki Steel Corporation | Guide device for shape rolling |
-
1988
- 1988-02-24 JP JP63039379A patent/JPH0284713A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5195347A (en) * | 1990-12-27 | 1993-03-23 | Kawasaki Steel Corporation | Guide device for shape rolling |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS615580A (ja) | 半導体装置の製造方法 | |
| US4792534A (en) | Method of manufacturing a semiconductor device involving sidewall spacer formation | |
| US6809002B2 (en) | Method of manufacturing an alignment mark | |
| JPS61501483A (ja) | 埋込層の形成および位置づけ方法 | |
| JPH035058B2 (ja) | ||
| JPH0284713A (ja) | 半導体装置の製造方法 | |
| JPH04171979A (ja) | 半導体装置およびその製造方法 | |
| JPH0473296B2 (ja) | ||
| JP2788275B2 (ja) | 半導体装置の製造方法 | |
| JPH0523056B2 (ja) | ||
| JPS58106822A (ja) | 不純物導入方法 | |
| JPH0340415A (ja) | アライメントマーク及びアライメントマーク形成方法 | |
| JPH07321015A (ja) | 半導体装置の製造方法 | |
| JPS5827335A (ja) | 半導体装置の製造方法 | |
| JPH06151349A (ja) | 半導体装置の製造方法 | |
| JPS5994439A (ja) | 半導体装置及びその製造方法 | |
| JPS6331097B2 (ja) | ||
| JP2790514B2 (ja) | 半導体装置の製造方法 | |
| JP2841417B2 (ja) | マスクの形成方法 | |
| TWI247335B (en) | Manufacturing method of semiconductor conduction wire and semiconductor mask | |
| JPS59134868A (ja) | 半導体装置の製造方法 | |
| JPS62106621A (ja) | 半導体素子の製造方法 | |
| JPH03283419A (ja) | 半導体装置およびその製造方法 | |
| JPH03231431A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPS58124227A (ja) | 半導体結晶への不純物ド−ピング方法 |