JPS5994439A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS5994439A JPS5994439A JP20374882A JP20374882A JPS5994439A JP S5994439 A JPS5994439 A JP S5994439A JP 20374882 A JP20374882 A JP 20374882A JP 20374882 A JP20374882 A JP 20374882A JP S5994439 A JPS5994439 A JP S5994439A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- gate electrode
- layer
- tapered
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体集積回路に用いて好適の半導体装置及
びその製造方法に係シ、特に、食刻側面形状が基板表面
に対して垂直状のゲート電極部とテーパー状の配線部と
を連続した、がっ、同一の金属膜面内に有する半導体装
置及びその製造方法に関するものである。
びその製造方法に係シ、特に、食刻側面形状が基板表面
に対して垂直状のゲート電極部とテーパー状の配線部と
を連続した、がっ、同一の金属膜面内に有する半導体装
置及びその製造方法に関するものである。
従来、高密度化した半導体集積回路の電極・配線は、ド
ライ・エッチ法を用いて、その食刻側面形状が基板表面
に対して垂直状またけテーパー状となるように形成され
てきた4つ ドライ・エッチ法は、不活性ガスまたは反
応性ガスにょシ形成されたガス・プラズマ中で電極・配
線用材料をエツチング(食刻)するもので、その加工形
状から、被加工膜の食刻された側面が基板表面に対して
垂直になるもの(以下その形状を垂直状と呼び、この方
法を垂直エッチ法と呼ぶことにする)と、側面形状が基
板表面に対してテーノ々−状に傾斜したものとなるテー
パー・エッチ法の2種類に大別できる。
ライ・エッチ法を用いて、その食刻側面形状が基板表面
に対して垂直状またけテーパー状となるように形成され
てきた4つ ドライ・エッチ法は、不活性ガスまたは反
応性ガスにょシ形成されたガス・プラズマ中で電極・配
線用材料をエツチング(食刻)するもので、その加工形
状から、被加工膜の食刻された側面が基板表面に対して
垂直になるもの(以下その形状を垂直状と呼び、この方
法を垂直エッチ法と呼ぶことにする)と、側面形状が基
板表面に対してテーノ々−状に傾斜したものとなるテー
パー・エッチ法の2種類に大別できる。
以下に、電極・配線用材料として高融点金属のMO(モ
リブデン)を用いてMO8型集積回路のワード線を形成
する場合を例にとって、従来の電極 配線の加工形状及
びその加工技術について説明する。なお、ここで言うワ
ード線とは、MO8型集積回路におけるスイッチング用
MOSトランジスタのゲート電極と、ゲート電極へ電圧
を印加するだめの電源からの配線とを指し、同一材料の
同一層で形成されている。従って、ワード線は、ゲート
電極部と配線部の連続する2つの部分から構成されてい
ることになる。
リブデン)を用いてMO8型集積回路のワード線を形成
する場合を例にとって、従来の電極 配線の加工形状及
びその加工技術について説明する。なお、ここで言うワ
ード線とは、MO8型集積回路におけるスイッチング用
MOSトランジスタのゲート電極と、ゲート電極へ電圧
を印加するだめの電源からの配線とを指し、同一材料の
同一層で形成されている。従って、ワード線は、ゲート
電極部と配線部の連続する2つの部分から構成されてい
ることになる。
第1の従来例として、ワード線の形成に垂直エッチ法を
用いた場合について、素子間分離用S1酸化膜の上にM
oワード線の配線部を製作する工程をとり上げ、その一
部を取り出して図面で説明する。第1図(a)〜(d)
は上記従来の半導体装置の配線の製造工程説明図である
。壕ず、第1図(a)に示すように、Si基板10表面
に素子間分離用Si酸化膜2を形成する。次に、第1図
(b)に示すように、ゲート酸化後(ゲート酸化膜の図
は省略)、配線用のMo薄膜6をス・qツタ法捷たは電
子ビーム蒸着法で堆積させる。その上に、第1図(C)
に示すように、レジスト・ノζターフ4をニレジストを
塗布した後にパターンを描いたマスクを用いて露光、現
像等を行なうことにより、形成する。次に、第1図(d
)に示すように、例えばアノード結合方式の平行平板電
極型プラズマ・エツチング法を用いてCCl4と02の
混合ガス・プラズマ中でMo薄膜6をエツチングし、M
oワード線配線部5を形成する。その後、プラズマ・ア
ソシ1ヤーを用いてレジスト・パターン4を除去スるこ
とによりMOワード線配線のノくターンができ上る。
用いた場合について、素子間分離用S1酸化膜の上にM
oワード線の配線部を製作する工程をとり上げ、その一
部を取り出して図面で説明する。第1図(a)〜(d)
は上記従来の半導体装置の配線の製造工程説明図である
。壕ず、第1図(a)に示すように、Si基板10表面
に素子間分離用Si酸化膜2を形成する。次に、第1図
(b)に示すように、ゲート酸化後(ゲート酸化膜の図
は省略)、配線用のMo薄膜6をス・qツタ法捷たは電
子ビーム蒸着法で堆積させる。その上に、第1図(C)
に示すように、レジスト・ノζターフ4をニレジストを
塗布した後にパターンを描いたマスクを用いて露光、現
像等を行なうことにより、形成する。次に、第1図(d
)に示すように、例えばアノード結合方式の平行平板電
極型プラズマ・エツチング法を用いてCCl4と02の
混合ガス・プラズマ中でMo薄膜6をエツチングし、M
oワード線配線部5を形成する。その後、プラズマ・ア
ソシ1ヤーを用いてレジスト・パターン4を除去スるこ
とによりMOワード線配線のノくターンができ上る。
この後の工程としては、図示はされていないが、MOS
トランジスタ形成のだめのイオン注入とアニール、層間
絶縁膜形成、2層目配線形成等の工程が続いてワード線
の配線部ができ上る。
トランジスタ形成のだめのイオン注入とアニール、層間
絶縁膜形成、2層目配線形成等の工程が続いてワード線
の配線部ができ上る。
このようにして形成したMOワード線配線部5の側面形
状は、平行平板電極型プラズマ・エツチング法の特徴に
より、下地のSi酸化膜2の表面に対して垂直状となシ
、かつ、サイド・エツチングが少ないためにレジスト・
パターンに対する寸法変化が小さく、高い加工精度を示
す。しかし、このMoワード線の上に層間絶縁膜を形成
し、さらにその上にA7等からなる第2層目配線を形成
した場合には、Moワード線の側面の急峻な段差形状が
層間絶縁膜表面にも反映する。従って、この段差部分で
第2層目配線も十分な膜厚を保持できず、断線もしくは
それに至らずとも膜厚が減少したことによる抵抗増大を
生じやすくなるという欠、壱を生ずる。寸だ、層間絶縁
膜の側面には逆テーパー状のオーバーハング部を生じる
ため、この部分でAlのエッチ残りが生じやすく、これ
が第7層目配線の短絡の原因となる。
状は、平行平板電極型プラズマ・エツチング法の特徴に
より、下地のSi酸化膜2の表面に対して垂直状となシ
、かつ、サイド・エツチングが少ないためにレジスト・
パターンに対する寸法変化が小さく、高い加工精度を示
す。しかし、このMoワード線の上に層間絶縁膜を形成
し、さらにその上にA7等からなる第2層目配線を形成
した場合には、Moワード線の側面の急峻な段差形状が
層間絶縁膜表面にも反映する。従って、この段差部分で
第2層目配線も十分な膜厚を保持できず、断線もしくは
それに至らずとも膜厚が減少したことによる抵抗増大を
生じやすくなるという欠、壱を生ずる。寸だ、層間絶縁
膜の側面には逆テーパー状のオーバーハング部を生じる
ため、この部分でAlのエッチ残りが生じやすく、これ
が第7層目配線の短絡の原因となる。
一方、上記Moワード線配線部5と同時に形成される垂
直状の側面を持つMoワード線のゲート電極部は、ソー
ス、ドレイン領域とゲート電極との位置合わせを自動的
に行なういわゆるセルフ・アライン・ゲートとして活用
される。即ち、ゲート電極部は、ソース、ドレイン領域
を形成するだめのイオン注入のマスクに利用され、その
垂直状の側面形状と高い加工精度により、ソース、ドレ
イ/間のチャネル長(ゲート電極の下のSi基板表面近
傍のソース領域の端からドレイン領域の端までの距離)
を再現性良く高精度に決定できる。
直状の側面を持つMoワード線のゲート電極部は、ソー
ス、ドレイン領域とゲート電極との位置合わせを自動的
に行なういわゆるセルフ・アライン・ゲートとして活用
される。即ち、ゲート電極部は、ソース、ドレイン領域
を形成するだめのイオン注入のマスクに利用され、その
垂直状の側面形状と高い加工精度により、ソース、ドレ
イ/間のチャネル長(ゲート電極の下のSi基板表面近
傍のソース領域の端からドレイン領域の端までの距離)
を再現性良く高精度に決定できる。
チャネル長のばらつきは、MO8)ランジスタの重要な
特性であるしきい値電圧(ゲート電極の下のSi基板表
面近傍にチャネルを形成するのに必要なゲート電極への
印加電圧)の変動の原因となる。従って、レジスト寸法
からのパターン変化を小さく制御できる垂直エッチ法は
、ゲート電極部の加工に適している。
特性であるしきい値電圧(ゲート電極の下のSi基板表
面近傍にチャネルを形成するのに必要なゲート電極への
印加電圧)の変動の原因となる。従って、レジスト寸法
からのパターン変化を小さく制御できる垂直エッチ法は
、ゲート電極部の加工に適している。
第2の従来例として、ワード線の形成にテーパー・エッ
チ法を用いた場合について、M Oワード線のゲート電
極部を製作する工程をとり上げ、その一部を取り出して
図面で説明する。第2図(a)〜(e)は上記ゲート電
極の製造工程説明図である。
チ法を用いた場合について、M Oワード線のゲート電
極部を製作する工程をとり上げ、その一部を取り出して
図面で説明する。第2図(a)〜(e)は上記ゲート電
極の製造工程説明図である。
捷ず、第2図(、I)に示すように、Sl基板1の表面
に素子間分離用S+酸化膜2を形成する。次に、第2図
(1))に示すように、ゲート酸化膜6を形成した後、
スパック法1だは電子ビーム蒸着法を用いてMo薄膜6
を堆積させる。その後、第2図(C)に示すように、露
光条件の制御により側面にテーパーを付ケたレジスト・
パターン41を形成する。次に、第2図(d)に示すよ
うに、イオン・エツチング法によ、!111M0薄膜6
をエツチングして、テーパー状MOゲート電極7を形成
する。このとき、側面にテーパーを付けたレジスト・パ
ターン41 もエツチングされ、はぼその傾斜角を保
持したまま細ったレジスト・パターン42となる。ただ
し、エツチング前のレジスト・パターンの側面にテーパ
ーが無い場合には、このようにレジスト・パターンが細
まることは無い。このエツチング法は、Mo薄膜のエツ
チングに伴なってレジスト・パターン自身もエツチング
されて細まることを利用し、ゲート電極のテーパー形状
を得るものである。次に、第2図(e)に示すように、
Si基板1と反対の伝導型を示す不純物イオンをテーノ
(−状MOゲート電極7をマスクにして注入し、1Vi
OSトランジスタのソース領域8及びドレイン領域9を
形成する。その後、温度1(:t00℃のアニールをし
て不純物の活性化を行なう。
に素子間分離用S+酸化膜2を形成する。次に、第2図
(1))に示すように、ゲート酸化膜6を形成した後、
スパック法1だは電子ビーム蒸着法を用いてMo薄膜6
を堆積させる。その後、第2図(C)に示すように、露
光条件の制御により側面にテーパーを付ケたレジスト・
パターン41を形成する。次に、第2図(d)に示すよ
うに、イオン・エツチング法によ、!111M0薄膜6
をエツチングして、テーパー状MOゲート電極7を形成
する。このとき、側面にテーパーを付けたレジスト・パ
ターン41 もエツチングされ、はぼその傾斜角を保
持したまま細ったレジスト・パターン42となる。ただ
し、エツチング前のレジスト・パターンの側面にテーパ
ーが無い場合には、このようにレジスト・パターンが細
まることは無い。このエツチング法は、Mo薄膜のエツ
チングに伴なってレジスト・パターン自身もエツチング
されて細まることを利用し、ゲート電極のテーパー形状
を得るものである。次に、第2図(e)に示すように、
Si基板1と反対の伝導型を示す不純物イオンをテーノ
(−状MOゲート電極7をマスクにして注入し、1Vi
OSトランジスタのソース領域8及びドレイン領域9を
形成する。その後、温度1(:t00℃のアニールをし
て不純物の活性化を行なう。
しかし、このようにして形成したMoワード線ゲート電
極部では、テーパー・エッチ法の特徴により、エツチン
グ後のゲート電極幅W2がエツチング前のレジスト・パ
ターン幅W1に比較して狭くなるという欠点がある。こ
のWlからW2への減少量を精度よく制御するのは困難
である。さらに、テーパー状MOゲート電極7のソース
、ドレイン領域8.9に接する裾の部分では、イオン注
入に対する十分なマスク性が得られず、不純物イオンが
透過してSi基板1に壕で達し、この結果、ソース領域
8とドレイン領域9どの間のチャネル長を精度良く制御
するのが困難となり、トランジスタ性能が劣化するとい
う欠点を生ずる。
極部では、テーパー・エッチ法の特徴により、エツチン
グ後のゲート電極幅W2がエツチング前のレジスト・パ
ターン幅W1に比較して狭くなるという欠点がある。こ
のWlからW2への減少量を精度よく制御するのは困難
である。さらに、テーパー状MOゲート電極7のソース
、ドレイン領域8.9に接する裾の部分では、イオン注
入に対する十分なマスク性が得られず、不純物イオンが
透過してSi基板1に壕で達し、この結果、ソース領域
8とドレイン領域9どの間のチャネル長を精度良く制御
するのが困難となり、トランジスタ性能が劣化するとい
う欠点を生ずる。
一方、上記テーパー・エッチ法で形成したワード線では
、側面がテーパー状であるために、垂直エッチ法を使用
した場合に生ずる第2層目配線の断線等の問題は起こり
にくい。
、側面がテーパー状であるために、垂直エッチ法を使用
した場合に生ずる第2層目配線の断線等の問題は起こり
にくい。
以上説明したように、MO8型集積回路のワード線の側
面形状は、ゲート電極部では下地の基板表面に対して垂
直状であることが、配線部ではテーパー状であることが
望ましい。しかしながら、従来の+vros型集積回路
では、ワード線として垂直状のゲート電極部とテーパー
状の配線部とを同時に有するものはなく、壕だ、従来の
エツチング□法では、−垂直状とテーパー状の両側面形
状を同時に形成することはできない。
面形状は、ゲート電極部では下地の基板表面に対して垂
直状であることが、配線部ではテーパー状であることが
望ましい。しかしながら、従来の+vros型集積回路
では、ワード線として垂直状のゲート電極部とテーパー
状の配線部とを同時に有するものはなく、壕だ、従来の
エツチング□法では、−垂直状とテーパー状の両側面形
状を同時に形成することはできない。
本発明の目的は、従来技術での上記した諸問題点を解決
し、電極・配線の側面形状としてテーパー状及び垂直状
の画形状を同一金属膜面内に有する半導体装置と、上記
両側面形状を同時に形成する製造方法とを提供すること
にある。
し、電極・配線の側面形状としてテーパー状及び垂直状
の画形状を同一金属膜面内に有する半導体装置と、上記
両側面形状を同時に形成する製造方法とを提供すること
にある。
本発明の特徴は、上記目的を達成するために、上層の酸
素濃度が下層に比べて高い上下2層構造金属膜を半導体
基板上に形成する工程と、上記2層構造金属膜のうちの
一部の上層のみに第1のパターニングを行なう工程と、
次に全面を対象に第2のパターニングを行々うことによ
り、上層を有する金属膜の下層食刻側面を基板表面にテ
ーパー状に、上層を有しない金属膜の下層食刻側面を基
板表面に垂直状に形成する工程とを含む製造方法とする
こと、及び基板表面に対して垂直な側面形状を有する金
属ゲート電極部と、このゲート電極部と連続かつ同一の
金属膜からなるテーパー状の側面形状を有する配線部と
を備えた半導体装置とすることにある。
素濃度が下層に比べて高い上下2層構造金属膜を半導体
基板上に形成する工程と、上記2層構造金属膜のうちの
一部の上層のみに第1のパターニングを行なう工程と、
次に全面を対象に第2のパターニングを行々うことによ
り、上層を有する金属膜の下層食刻側面を基板表面にテ
ーパー状に、上層を有しない金属膜の下層食刻側面を基
板表面に垂直状に形成する工程とを含む製造方法とする
こと、及び基板表面に対して垂直な側面形状を有する金
属ゲート電極部と、このゲート電極部と連続かつ同一の
金属膜からなるテーパー状の側面形状を有する配線部と
を備えた半導体装置とすることにある。
第6図は、本発明の実施例としてワード線にMoを用い
た場合のMO8型集積回路のメモリ・セル部の要部断面
図及び平面図を示す。なお、説明の便宜上、図中ではパ
シベーション膜等を省略し、簡略化しである。第6図(
a)は第3図(C) iで示した平面図のMoワード線
配線部のAA’に沿った断面図を示し、1は81基板、
2は素子間分離用S1酸化膜、6はゲート酸化膜、8は
ソース領域、15はMoワード線配線部のl\40配線
下層部、16はMoワード線配線部のMO配線上層部、
46はMoキャパシタ電極下層部、44はMoキャパシ
タ電極上層部、18はAl配線をそれぞれ示す。M。
た場合のMO8型集積回路のメモリ・セル部の要部断面
図及び平面図を示す。なお、説明の便宜上、図中ではパ
シベーション膜等を省略し、簡略化しである。第6図(
a)は第3図(C) iで示した平面図のMoワード線
配線部のAA’に沿った断面図を示し、1は81基板、
2は素子間分離用S1酸化膜、6はゲート酸化膜、8は
ソース領域、15はMoワード線配線部のl\40配線
下層部、16はMoワード線配線部のMO配線上層部、
46はMoキャパシタ電極下層部、44はMoキャパシ
タ電極上層部、18はAl配線をそれぞれ示す。M。
配線下層部15の側面形状はテーパー状となっている。
壕だ、Moキャパシタ電極下層部46も側面がテーパー
状であり、Al配線18はこれらのテーパー状側面部を
容易に越えることができる。第6図(1))は、第ろ図
(C)に示した平面図のMOワード線ゲート電極部のI
3B’に沿った断面図を示し、1は81基板、2は素子
間分離用S1酸化膜、6はゲート酸化膜、8はソース領
域、9はドレイン領域、14はMOゲート電極、17は
層間絶縁膜、18はAl配線、43はMoキャパシタ電
極下層部、44uMOキャパシタ電極上層部をそれぞれ
示す。
状であり、Al配線18はこれらのテーパー状側面部を
容易に越えることができる。第6図(1))は、第ろ図
(C)に示した平面図のMOワード線ゲート電極部のI
3B’に沿った断面図を示し、1は81基板、2は素子
間分離用S1酸化膜、6はゲート酸化膜、8はソース領
域、9はドレイン領域、14はMOゲート電極、17は
層間絶縁膜、18はAl配線、43はMoキャパシタ電
極下層部、44uMOキャパシタ電極上層部をそれぞれ
示す。
Moゲート電極14の側面形状は基板表面に垂直状であ
り、これにより、チャネル長が高精度に決定される。第
6図(C)はメモリ・セル部の平面図を示す。Moワー
ド線は、側面が垂直状のMoゲート電極14とMo配線
上層部16及びその下のテーパー状のMo配線下層部1
5とから成り、Moゲート電極14とMo配線下層部1
5は連続した同一のMo膜よりなる。従来は、Moワー
ド線のゲート電極部の側面及び配線部の側面は、共に垂
直状であるかまたは共にテーパー状であった。しかし、
本発明においては、第6図(C)に示すように、1本の
ワード線の側面形状が場所により異なる。これらの特徴
の作用及び効果については、次の製造方法の項でさらに
詳しく述べる。
り、これにより、チャネル長が高精度に決定される。第
6図(C)はメモリ・セル部の平面図を示す。Moワー
ド線は、側面が垂直状のMoゲート電極14とMo配線
上層部16及びその下のテーパー状のMo配線下層部1
5とから成り、Moゲート電極14とMo配線下層部1
5は連続した同一のMo膜よりなる。従来は、Moワー
ド線のゲート電極部の側面及び配線部の側面は、共に垂
直状であるかまたは共にテーパー状であった。しかし、
本発明においては、第6図(C)に示すように、1本の
ワード線の側面形状が場所により異なる。これらの特徴
の作用及び効果については、次の製造方法の項でさらに
詳しく述べる。
第4図は、本発明の製造方法の実施例を説明する図で、
MOをワード線として用いるMO8型集積回路の製造工
程要所における半導体装置の断面図である。々お、説明
の便宜上、ゲート電極部と配線部を同一断面図上に示す
ものとする。まず、第4図(a)に示すように、81基
板10表面に素子間分離用S1酸化膜2を形成する。次
に、第4図(b)に示すように、ゲート酸化膜6を形成
する。
MOをワード線として用いるMO8型集積回路の製造工
程要所における半導体装置の断面図である。々お、説明
の便宜上、ゲート電極部と配線部を同一断面図上に示す
ものとする。まず、第4図(a)に示すように、81基
板10表面に素子間分離用S1酸化膜2を形成する。次
に、第4図(b)に示すように、ゲート酸化膜6を形成
する。
その後、これらのSi酸化膜2及びゲート酸化膜乙の上
に、スパッタ法を用いて7.5 X 1[] Tor
rの圧力のArガス中で膜厚4000 X、含有酸素濃
度ろatomic %の低酸素濃度MO層10を形成す
る。本発明実施例ではこの次の工程が従来と異なる。a
ち、従来は、この低酸素濃度MO層10のみを電極・配
線膜として用い、このMO層の上に直接ホト・レジスト
等のマスク材料を塗布し、レジスト・パターンを形成し
ていた。しかし、本発明実施例においては、上記の低酸
素濃度Mo層10を堆積サセタのと同一のスパッタ装置
内で、さらに酸素ガスを同装置内に導入して、連続して
Mo膜の堆積を進め、含有酸素濃度が20 atomi
c%で膜厚が1ooo′A−の高酸素濃度Mo層11を
形成する。さらに第4図(C)に示すように、ワード線
の配線部となる部分に第1のレジスト・ノぐターフ12
を形成する。次に、第4図(d)に示すように、アノー
ド結合方式の平行平板電極型プラズマ・エツチング法を
用いて、CCl4と02の混合ガス中で、CC1ガスの
流量15 scc / m in、02ガスの流量55
scc/叫口、圧力0.2 Torr の条件下で高酸
素濃度Mo層11をエツチングし、その後、第1のレジ
スト・パターン12を除去する。
に、スパッタ法を用いて7.5 X 1[] Tor
rの圧力のArガス中で膜厚4000 X、含有酸素濃
度ろatomic %の低酸素濃度MO層10を形成す
る。本発明実施例ではこの次の工程が従来と異なる。a
ち、従来は、この低酸素濃度MO層10のみを電極・配
線膜として用い、このMO層の上に直接ホト・レジスト
等のマスク材料を塗布し、レジスト・パターンを形成し
ていた。しかし、本発明実施例においては、上記の低酸
素濃度Mo層10を堆積サセタのと同一のスパッタ装置
内で、さらに酸素ガスを同装置内に導入して、連続して
Mo膜の堆積を進め、含有酸素濃度が20 atomi
c%で膜厚が1ooo′A−の高酸素濃度Mo層11を
形成する。さらに第4図(C)に示すように、ワード線
の配線部となる部分に第1のレジスト・ノぐターフ12
を形成する。次に、第4図(d)に示すように、アノー
ド結合方式の平行平板電極型プラズマ・エツチング法を
用いて、CCl4と02の混合ガス中で、CC1ガスの
流量15 scc / m in、02ガスの流量55
scc/叫口、圧力0.2 Torr の条件下で高酸
素濃度Mo層11をエツチングし、その後、第1のレジ
スト・パターン12を除去する。
この後は、従来の工程と同様に、第4図(e)に示すよ
うに、ワード線のゲート電極部となる部分及び配線部と
なる部分の両方に、第2のレジスト・パターン15を形
成する。その後、第4図(f)に示すように、前述と同
じ平行平板電極型プラズマ・エツチング法を用いて、高
酸素濃度Mo層11及び低酸素濃度MO層10を連続し
てエツチングすることにより、垂直状の側面形状を有す
るMoゲート電極14と、テーパー状の側面形状を有す
るMo配線下層部15及びMo配線下層部16を形成す
る。その後、第4図(g)に示すように、レジスト・パ
ターンを除去してからMoゲート電極14をマスクにし
て、Si基板と反対の伝導型を示す不純物イオンを注入
し、MO8)ランジスタのソース領域8及びドレイン領
域9を形成し、さらにアニールを行なって注入不純物を
活性化する。次に、第4図(11)に示すように、層間
絶縁膜17を堆積させる。次に、第4図(i)に示すよ
うに、イ−ス領域8及びドレイン領域9上の層間絶縁膜
17にコンタクト・ホールを開けた後、2層目のAl配
線18を形成する。以上の工程により、IVIO8型集
積回路のMoゲート電極部及びMo配線部の主要な構造
を得ることができる。なお、実施例では、Mo配線上層
部16を残してそのまま配線に用いだが、第4図(g)
の工程で、前記プラズマ・エツチング法により除去して
も良い。この場合ミマスクを用いずども他の材料とのエ
ツチング速度の違いから選択的に除去できる。例えば、
cc14ガスの流量33 scc 7h1in、02ガ
スの流量16SCC/ m i n 、圧力Q、 2
Torr SRF (Radio Frequency
)電力20口Wの条件では、高酸素濃度MO(20a
tomic%)の低酸素濃度IVo (3atomic
%)に対するエツチング速度の比は2.5、’1flB
+酸化膜2に対゛するエツチング速度の比は100以上
である。
うに、ワード線のゲート電極部となる部分及び配線部と
なる部分の両方に、第2のレジスト・パターン15を形
成する。その後、第4図(f)に示すように、前述と同
じ平行平板電極型プラズマ・エツチング法を用いて、高
酸素濃度Mo層11及び低酸素濃度MO層10を連続し
てエツチングすることにより、垂直状の側面形状を有す
るMoゲート電極14と、テーパー状の側面形状を有す
るMo配線下層部15及びMo配線下層部16を形成す
る。その後、第4図(g)に示すように、レジスト・パ
ターンを除去してからMoゲート電極14をマスクにし
て、Si基板と反対の伝導型を示す不純物イオンを注入
し、MO8)ランジスタのソース領域8及びドレイン領
域9を形成し、さらにアニールを行なって注入不純物を
活性化する。次に、第4図(11)に示すように、層間
絶縁膜17を堆積させる。次に、第4図(i)に示すよ
うに、イ−ス領域8及びドレイン領域9上の層間絶縁膜
17にコンタクト・ホールを開けた後、2層目のAl配
線18を形成する。以上の工程により、IVIO8型集
積回路のMoゲート電極部及びMo配線部の主要な構造
を得ることができる。なお、実施例では、Mo配線上層
部16を残してそのまま配線に用いだが、第4図(g)
の工程で、前記プラズマ・エツチング法により除去して
も良い。この場合ミマスクを用いずども他の材料とのエ
ツチング速度の違いから選択的に除去できる。例えば、
cc14ガスの流量33 scc 7h1in、02ガ
スの流量16SCC/ m i n 、圧力Q、 2
Torr SRF (Radio Frequency
)電力20口Wの条件では、高酸素濃度MO(20a
tomic%)の低酸素濃度IVo (3atomic
%)に対するエツチング速度の比は2.5、’1flB
+酸化膜2に対゛するエツチング速度の比は100以上
である。
このようにして形成したMoワード線の第1の特徴は、
MOゲート電極14が下層の低酸素濃度層のみから構成
されているだめ、その側面形状が垂直状となることであ
る。これは、垂直エッチ法の1つである平行平板電極型
プラズマ・エツチング法の特徴によるものである。壕だ
、サイド・エツチングが少なく、レジスト・パターンに
対する寸法変化も小さいなど高い加工精度を示す。従っ
て、イオン注入のマスクに用いた場合に、チャネル長を
高い精度で制御できるという長所が得られる。
MOゲート電極14が下層の低酸素濃度層のみから構成
されているだめ、その側面形状が垂直状となることであ
る。これは、垂直エッチ法の1つである平行平板電極型
プラズマ・エツチング法の特徴によるものである。壕だ
、サイド・エツチングが少なく、レジスト・パターンに
対する寸法変化も小さいなど高い加工精度を示す。従っ
て、イオン注入のマスクに用いた場合に、チャネル長を
高い精度で制御できるという長所が得られる。
また、側面が垂直状であることから、テーパー状のゲー
ト電極で見られるゲート電極の裾部分での注入イオンの
基板側への漏れは生じない。さらに、本実施例では、ゲ
ート電極部のMOの膜厚を400OAと厚くしているだ
め、例えば加速エネルギー1[]QI(eVのAsイオ
ンをドース量4×1015cm−2として注入しても、
マスクとなるゲート電極は、As イオンを完全に電
極中で阻止できる。
ト電極で見られるゲート電極の裾部分での注入イオンの
基板側への漏れは生じない。さらに、本実施例では、ゲ
ート電極部のMOの膜厚を400OAと厚くしているだ
め、例えば加速エネルギー1[]QI(eVのAsイオ
ンをドース量4×1015cm−2として注入しても、
マスクとなるゲート電極は、As イオンを完全に電
極中で阻止できる。
本実施例により形成したMoワード線の第2の特徴は、
Mo配線上層部16の側面がMo配線下層部15の側面
より、より内側に形成され、かつ、Mo配線下層部15
の側面がテーパー状となることである。このような形状
が形成される原因の1つは、第5図に示すように、本実
施例のエツチング法を用いた場合に、CCl4と02の
混合ガスのプラズマに対して低酸素濃度MO膜と高酸素
濃度M。
Mo配線上層部16の側面がMo配線下層部15の側面
より、より内側に形成され、かつ、Mo配線下層部15
の側面がテーパー状となることである。このような形状
が形成される原因の1つは、第5図に示すように、本実
施例のエツチング法を用いた場合に、CCl4と02の
混合ガスのプラズマに対して低酸素濃度MO膜と高酸素
濃度M。
膜とでエッチ・レートが異なることである。第5図は、
混合ガスの全ガス流量に対する02ガスの流量比をパラ
メータにしているが、いずれの流量比の場合にも、Mo
膜中の酸素濃度の上昇と共にエッチ・レートが増大して
いる。第6図は、テーパー角、即ちテーパー状のMo配
線下層部の側面と下地表面とでなす角、と高酸素濃度M
o層の含有酸素濃度との関係を示す。ただし、高酸素濃
度Mo層の膜厚を1650穴とし、その下層の低酸素濃
度MO層の膜厚を16soA、含有酸素濃度を6a i
Om i c% とじた場合である。この図より、高
酸素濃度Mo層の含有酸素濃度を3 atomic %
から20atomic %まで高めることによシ、テー
パー角を90度から40度まで低減できることがわかる
。このようにして形成したMO配線では、Mo配線側面
をff15層間絶縁膜17の形状もMo配線側面のテー
パー形状を反映してほぼ同じテーパー角を示す。
混合ガスの全ガス流量に対する02ガスの流量比をパラ
メータにしているが、いずれの流量比の場合にも、Mo
膜中の酸素濃度の上昇と共にエッチ・レートが増大して
いる。第6図は、テーパー角、即ちテーパー状のMo配
線下層部の側面と下地表面とでなす角、と高酸素濃度M
o層の含有酸素濃度との関係を示す。ただし、高酸素濃
度Mo層の膜厚を1650穴とし、その下層の低酸素濃
度MO層の膜厚を16soA、含有酸素濃度を6a i
Om i c% とじた場合である。この図より、高
酸素濃度Mo層の含有酸素濃度を3 atomic %
から20atomic %まで高めることによシ、テー
パー角を90度から40度まで低減できることがわかる
。このようにして形成したMO配線では、Mo配線側面
をff15層間絶縁膜17の形状もMo配線側面のテー
パー形状を反映してほぼ同じテーパー角を示す。
従って、この層間絶縁膜17の上に形成されるAl配線
18においても、Mo配線側面の上を、下地の層間絶縁
膜17の表面形状を反映してテーパー角を持たせて覆う
ことができる。これにより、垂直状の側面を有するMO
配線を覆う場合に比べて、Al配線のMo配線側面上で
の断線確率及び断線に至らすとも抵抗増大及びAl配線
の短絡等の現象は、著しく改善される。また、上記した
断線等を起こすことなく、MO配線の膜厚を従来より増
すことができ、これにより配線の抵抗が減少し、回路の
動作を高速化できる利点がある。
18においても、Mo配線側面の上を、下地の層間絶縁
膜17の表面形状を反映してテーパー角を持たせて覆う
ことができる。これにより、垂直状の側面を有するMO
配線を覆う場合に比べて、Al配線のMo配線側面上で
の断線確率及び断線に至らすとも抵抗増大及びAl配線
の短絡等の現象は、著しく改善される。また、上記した
断線等を起こすことなく、MO配線の膜厚を従来より増
すことができ、これにより配線の抵抗が減少し、回路の
動作を高速化できる利点がある。
以上の実施例で説明したように、本発明を適用したMO
8型集積回路のMoワード線では、ゲート電極部の側面
を垂直状とすることができるためMO8)ランジスタの
性能に利点を有し、同時に配線部の側面をテーパー状と
することができるため多層配線を行なう場合の交差部分
の性能に利点を有する。
8型集積回路のMoワード線では、ゲート電極部の側面
を垂直状とすることができるためMO8)ランジスタの
性能に利点を有し、同時に配線部の側面をテーパー状と
することができるため多層配線を行なう場合の交差部分
の性能に利点を有する。
なお、本実施例では、MO8型集積回路のワード線につ
いて示したが、電極・配線として同一金属膜面内に垂直
状及びテーパー状の2種類の側面形状を同時に有するこ
とを必要とする半導体装置及びその製造に対しては、M
OS型やSi半導体に限定されることなく適用可能であ
る。また、本実施例では、電極・配線用金属としてMo
を用い、エツチング法としてアノード結合方式の平行平
板電極型プラズマ・エツチング法を用いたが、膜中へ酸
素を添加することによりエッチ・レートが高くなる金属
とエツチング法の組合せを用いれば、他の金属及びエツ
チング法を用いても、実施例の場合と同様に本発明の適
用が可能である。平行平板電極型プラズマ・エツチング
法を用いる場合には、MO以外にWまだはCrを用いて
も、実施例の場合と同じ効果を得ることが可能である。
いて示したが、電極・配線として同一金属膜面内に垂直
状及びテーパー状の2種類の側面形状を同時に有するこ
とを必要とする半導体装置及びその製造に対しては、M
OS型やSi半導体に限定されることなく適用可能であ
る。また、本実施例では、電極・配線用金属としてMo
を用い、エツチング法としてアノード結合方式の平行平
板電極型プラズマ・エツチング法を用いたが、膜中へ酸
素を添加することによりエッチ・レートが高くなる金属
とエツチング法の組合せを用いれば、他の金属及びエツ
チング法を用いても、実施例の場合と同様に本発明の適
用が可能である。平行平板電極型プラズマ・エツチング
法を用いる場合には、MO以外にWまだはCrを用いて
も、実施例の場合と同じ効果を得ることが可能である。
以上では、電極パターン及び配線パターンについて説明
したが、垂直状側面の形成による利点は重ね位置合せ用
マークパターンにも適用できる。
したが、垂直状側面の形成による利点は重ね位置合せ用
マークパターンにも適用できる。
IC製造工程では、周知のように、素子間分離パターン
形成から配線パターン形成に至る複数の層(一層ゲート
構造では素子間分離、ゲート電極、スルーホール、配線
部パターン形成)が、それぞれ前層で形成されたパター
ンに対して定められた位置に形成される。このために、
通常、各層に次層のレジストパターン形成に必要な重ね
位置合せマークパターンを形成して残すことが行なわれ
る。
形成から配線パターン形成に至る複数の層(一層ゲート
構造では素子間分離、ゲート電極、スルーホール、配線
部パターン形成)が、それぞれ前層で形成されたパター
ンに対して定められた位置に形成される。このために、
通常、各層に次層のレジストパターン形成に必要な重ね
位置合せマークパターンを形成して残すことが行なわれ
る。
素子の微細化とともに位置合せ精度(許容される位置ズ
レ寸法)が厳しくなるので、重ね位置合せパターン形状
の制御が重要である。即ち、重ね位置合せパターンがテ
ーパー状側面を有する場合は、パターンエツジラインの
鮮明度が失なわれることになり、次層パターン形成の際
に、合せパターンの正確な位置出しが困難となる。例え
ば、紫外線露光法によるレジストパターン形成では、ノ
くターン側面がテーパー状になるため、パターンエツジ
を明確に識別できないことにより正確な位置合せが困難
となり、壕だ、電子ビーム描画法では、合せマークパタ
ーンでの電子スキャン照射によるマーク検出の際に、テ
ーパ一部での電子散乱によりパターンエツジ検出が不正
確となり、重ね位置合せに大きな誤差を生じることにな
る。これに対し、本発明では上述した実施例の場合と同
様に、第4図(C)に示した工程において重ね位置合せ
ノくターン領域(図示せず)でレジストが除去されるノ
くターン12を形成するようにすれば、第4図(f)に
おいて、テーパーのない垂直状側面を有する合せマーク
パターンが得られることになり、重ね位置合せにおける
問題点を排除できろ。
レ寸法)が厳しくなるので、重ね位置合せパターン形状
の制御が重要である。即ち、重ね位置合せパターンがテ
ーパー状側面を有する場合は、パターンエツジラインの
鮮明度が失なわれることになり、次層パターン形成の際
に、合せパターンの正確な位置出しが困難となる。例え
ば、紫外線露光法によるレジストパターン形成では、ノ
くターン側面がテーパー状になるため、パターンエツジ
を明確に識別できないことにより正確な位置合せが困難
となり、壕だ、電子ビーム描画法では、合せマークパタ
ーンでの電子スキャン照射によるマーク検出の際に、テ
ーパ一部での電子散乱によりパターンエツジ検出が不正
確となり、重ね位置合せに大きな誤差を生じることにな
る。これに対し、本発明では上述した実施例の場合と同
様に、第4図(C)に示した工程において重ね位置合せ
ノくターン領域(図示せず)でレジストが除去されるノ
くターン12を形成するようにすれば、第4図(f)に
おいて、テーパーのない垂直状側面を有する合せマーク
パターンが得られることになり、重ね位置合せにおける
問題点を排除できろ。
以上説明したように、本発明によれば、半導体装置にお
ける金属電極・配線の側面形状を共に垂直状にするかま
たは共にテーパー状にする従来方式に対して、上層の酸
素濃度が下層に比べて高い」二下2層構造金属膜を堆積
し、この金属膜のうちのゲート電極部となる部分の上層
を予め除去した後に電極・配線用パターニングを行なう
ことにより垂直状ゲート電極とテーパー状配線とを同−
膜面内に同時に形成させることが可能となり、これによ
り、配線部のテーパー状の側面形状は、その配線の上に
さらに層間絶縁膜をはさんで形成される第2層目の配線
に対して、配線の側面の段差を越える部分で生ずる断線
及び抵抗増大を著しく緩和させる効果があシ、また同時
に形成されるゲート電極部の垂直状の側面形状は、配線
部のテーパー形状を保持したまま電極の線幅を高精度に
規定することができ、MO8電極としてソース・ドレイ
ン形成のだめのイオン注入のマスクに使用する−ような
場合にはチャネル長の高精度な制御を可能にする効果が
ある。
ける金属電極・配線の側面形状を共に垂直状にするかま
たは共にテーパー状にする従来方式に対して、上層の酸
素濃度が下層に比べて高い」二下2層構造金属膜を堆積
し、この金属膜のうちのゲート電極部となる部分の上層
を予め除去した後に電極・配線用パターニングを行なう
ことにより垂直状ゲート電極とテーパー状配線とを同−
膜面内に同時に形成させることが可能となり、これによ
り、配線部のテーパー状の側面形状は、その配線の上に
さらに層間絶縁膜をはさんで形成される第2層目の配線
に対して、配線の側面の段差を越える部分で生ずる断線
及び抵抗増大を著しく緩和させる効果があシ、また同時
に形成されるゲート電極部の垂直状の側面形状は、配線
部のテーパー形状を保持したまま電極の線幅を高精度に
規定することができ、MO8電極としてソース・ドレイ
ン形成のだめのイオン注入のマスクに使用する−ような
場合にはチャネル長の高精度な制御を可能にする効果が
ある。
第1図及び第2図は電極・配線の従来の製造工程を説明
するだめの半導体装置の要部拡大断面図、第6図は本発
明による半導体装置を説明するだめのメモリ・セル部の
要部断面図と平面図、第4図は本発明による電極・配線
の製造工程を説明するだめの半導体装置の要部拡大断面
図、第5図はMo膜中の酸素濃度とエッチ・レートとの
関係を示す特性図、第6図は高酸素濃度Mo層の含有酸
素濃度とテーパー角との関係を示す特性図である。 符号の説明 1・・・Si基板 2・・・素子間分離用8i酸化膜 6・・・Mo薄膜 4・・レジスト・パターン 5・ N10ワード線配線部 6・・ゲート酸化膜 7・・テーパー状MOゲート電極 8 ソース領域 9・・・ドレイン領域10・・
低酸素濃度Mo層 11・・・高酸素濃度Mo層12・
第1のレジスト・パターン 1ろ・・・第2のレジスト・パターン 14・・・Moケート電極 15・・・Mo配線下層部
16・・IVo配線上層部 17・・・層間絶縁膜18
・・・Al配線 41・・側面にテーパーを付けたレジスト・パターン4
2・・細ったレジスト・パターン 46・・Moキャパシタ電極下層部 44・ Moキヤパンク電極上層部 W1・・・レジスト・パターン幅 W2・・ゲート電極幅 特許出願人 日本電信電話公社 代理人弁理士 中村純之助 1F1図 ?2図 ?j!:1 才4図 1P6図 高酸キ壌度No層/l!船変り度(衾6柘C%)−1′
シ
するだめの半導体装置の要部拡大断面図、第6図は本発
明による半導体装置を説明するだめのメモリ・セル部の
要部断面図と平面図、第4図は本発明による電極・配線
の製造工程を説明するだめの半導体装置の要部拡大断面
図、第5図はMo膜中の酸素濃度とエッチ・レートとの
関係を示す特性図、第6図は高酸素濃度Mo層の含有酸
素濃度とテーパー角との関係を示す特性図である。 符号の説明 1・・・Si基板 2・・・素子間分離用8i酸化膜 6・・・Mo薄膜 4・・レジスト・パターン 5・ N10ワード線配線部 6・・ゲート酸化膜 7・・テーパー状MOゲート電極 8 ソース領域 9・・・ドレイン領域10・・
低酸素濃度Mo層 11・・・高酸素濃度Mo層12・
第1のレジスト・パターン 1ろ・・・第2のレジスト・パターン 14・・・Moケート電極 15・・・Mo配線下層部
16・・IVo配線上層部 17・・・層間絶縁膜18
・・・Al配線 41・・側面にテーパーを付けたレジスト・パターン4
2・・細ったレジスト・パターン 46・・Moキャパシタ電極下層部 44・ Moキヤパンク電極上層部 W1・・・レジスト・パターン幅 W2・・ゲート電極幅 特許出願人 日本電信電話公社 代理人弁理士 中村純之助 1F1図 ?2図 ?j!:1 才4図 1P6図 高酸キ壌度No層/l!船変り度(衾6柘C%)−1′
シ
Claims (2)
- (1)信号入力端子となるゲート電極とこのゲート電極
への電源からの電圧印加の接続線となる配線とを含む半
導体装置において、基板表面に対して垂直な側面形状を
有する金属ゲート電極部と、この金属ゲート電極部と連
続してかつ同一の金属膜からなるテーパー状の側面形状
を有する配線部とを備えたことを特徴とする半導体装置
。 - (2)信号入力端子となるゲート電極とこのゲート電極
への電源からの電圧印加の接続線となる配線とを含む半
導体装置の製造方法において、上層の酸素濃度が下層に
比べて高い上下2層構造金属膜を基板上に形成する工程
と、この上層のみに第1のパターニングを行なってゲー
ト電極部を覆う範囲の上層だけ?除去する工程と、この
工程終了後の全面にわたって下層金属膜に達する第2の
パターニングを行なって基板表面に対して垂直万側面形
状を有するゲート電極とテーパー状の側面形状を有する
配線を形成する工程とを含んでなる半導体装置製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20374882A JPS5994439A (ja) | 1982-11-22 | 1982-11-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20374882A JPS5994439A (ja) | 1982-11-22 | 1982-11-22 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5994439A true JPS5994439A (ja) | 1984-05-31 |
| JPH0572746B2 JPH0572746B2 (ja) | 1993-10-12 |
Family
ID=16479186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20374882A Granted JPS5994439A (ja) | 1982-11-22 | 1982-11-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994439A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62224947A (ja) * | 1986-03-27 | 1987-10-02 | Agency Of Ind Science & Technol | 化合物半導体集積回路 |
| US6893905B2 (en) | 1997-07-15 | 2005-05-17 | Micron Technology, Inc. | Method of forming substantially hillock-free aluminum-containing components |
| US7161211B2 (en) | 1997-07-15 | 2007-01-09 | Micron Technology, Inc. | Aluminum-containing film derived from using hydrogen and oxygen gas in sputter deposition |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS506293A (ja) * | 1973-05-17 | 1975-01-22 |
-
1982
- 1982-11-22 JP JP20374882A patent/JPS5994439A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS506293A (ja) * | 1973-05-17 | 1975-01-22 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62224947A (ja) * | 1986-03-27 | 1987-10-02 | Agency Of Ind Science & Technol | 化合物半導体集積回路 |
| US6893905B2 (en) | 1997-07-15 | 2005-05-17 | Micron Technology, Inc. | Method of forming substantially hillock-free aluminum-containing components |
| US7161211B2 (en) | 1997-07-15 | 2007-01-09 | Micron Technology, Inc. | Aluminum-containing film derived from using hydrogen and oxygen gas in sputter deposition |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0572746B2 (ja) | 1993-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202286A (en) | Method of forming three-dimensional features on substrates with adjacent insulating films | |
| US5143820A (en) | Method for fabricating high circuit density, self-aligned metal linens to contact windows | |
| US4694564A (en) | Method for the manufacture of a Schottky gate field effect transistor | |
| US4145459A (en) | Method of making a short gate field effect transistor | |
| EP0101960B1 (en) | Method of manufacturing a semiconductor device having a self-aligned gate electrode | |
| JPS615580A (ja) | 半導体装置の製造方法 | |
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| US4892845A (en) | Method for forming contacts through a thick oxide layer on a semiconductive device | |
| JPS6151923A (ja) | 2つのポジテイブフオトレジスト層を重ねる方法 | |
| KR100225327B1 (ko) | 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법 | |
| US5395796A (en) | Etch stop layer using polymers for integrated circuits | |
| US4847673A (en) | Semiconductor device | |
| EP0425787A2 (en) | Method for fabricating high circuit density, self-aligned metal lines to contact windows | |
| JPH0572746B2 (ja) | ||
| JP3034071B2 (ja) | 半導体装置の作製方法 | |
| KR100703998B1 (ko) | 넓은 머리를 갖는 게이트의 제조방법 | |
| JPS6214095B2 (ja) | ||
| KR100523605B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| JP2868771B2 (ja) | 電子ビーム露光用位置合せマークの形成方法 | |
| JP2798041B2 (ja) | 半導体装置の製造方法 | |
| JPS5932126A (ja) | 半導体装置の製造方法 | |
| KR100317581B1 (ko) | 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법 | |
| JPS60120574A (ja) | 電界効果形トランジスタの製造方法 | |
| JPS62299033A (ja) | 半導体装置の製造方法 | |
| JPH02192768A (ja) | 半導体装置の製造方法 |