JPH0284818A - A/d conversion circuit - Google Patents

A/d conversion circuit

Info

Publication number
JPH0284818A
JPH0284818A JP23701388A JP23701388A JPH0284818A JP H0284818 A JPH0284818 A JP H0284818A JP 23701388 A JP23701388 A JP 23701388A JP 23701388 A JP23701388 A JP 23701388A JP H0284818 A JPH0284818 A JP H0284818A
Authority
JP
Japan
Prior art keywords
value
conversion
memory
code
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23701388A
Other languages
Japanese (ja)
Other versions
JP2578940B2 (en
Inventor
Yasunori Kukizawa
柊澤 安徳
Osamu Matsushima
修 松島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63237013A priority Critical patent/JP2578940B2/en
Publication of JPH0284818A publication Critical patent/JPH0284818A/en
Application granted granted Critical
Publication of JP2578940B2 publication Critical patent/JP2578940B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To directly obtain an arbitrary A/D conversion value corresponding to an analog value by providing an address decoder and a memory, and setting a conversion value corresponding to the analog value on the memory in advance. CONSTITUTION:The conversion value corresponding to an analog input value is set on the memory 7A before A/D conversion is performed. For example, when the output code of an A/D converter 3 is a binary code and a binary coded decimal(BCD) code is desired to obtain as digital output 8A, the BCD code is set on a corresponding address on the memory 7A in advance. As a result, the digital output 8A can be obtained directly against analog input as the value of desired code format, which eliminate necessity to perform the conversion of an A/D-converted value again. Therefore, it is possible to efficiently perform the A/D conversion.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アナログ信号をデジタル化する回路(A/D
フンバータ)に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention is a circuit for digitizing an analog signal (A/D
Humbata).

〔従来の技術〕[Conventional technology]

第3図は、従来のA/Dコンバータのブロック図である
。1はアナログ入力、2はサンプルホールド回路、3は
A/Dフンバータ本体、4はA/D変換結果のデジタル
出力である。
FIG. 3 is a block diagram of a conventional A/D converter. 1 is an analog input, 2 is a sample hold circuit, 3 is an A/D humbverter body, and 4 is a digital output of the A/D conversion result.

従来のA/D:2ンバータでは、デジタル変換値の出力
コード形式は、バイナリをはじめ、オフセットバイナリ
、2の補数コード、2進化10進数(BCD)などがあ
るが、その出力コード形式はA/Dコンバータ3本体に
よって定まってしまい、一般にはアナログ入力に比例し
て、デジタル出力が1ずつ増えていくバイナリ出力形式
が多く使われる。そして、得られたバイナリ形式の出力
をそれぞれ目的に合わせて数値変換をしていた。
In conventional A/D:2 inverters, the output code format of the digital conversion value includes binary, offset binary, two's complement code, binary coded decimal (BCD), etc.; It is determined by the D converter 3 itself, and generally a binary output format is often used in which the digital output increases by 1 in proportion to the analog input. The resulting binary output was then converted into numerical values according to each purpose.

つまり、従来のA/Dコンバータでは、まずバイナリ形
式などの値に1度変換した後、その結果をさらに目的に
合わせたフード形式あるいは数値に変換していた。
In other words, in a conventional A/D converter, the value is first converted into a value in a binary format or the like, and then the result is further converted into a food format or numerical value according to the purpose.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のA/Dコンバータでは、変換結果のデジ
タル出力のコード形式は、A/Dコンバータによりあら
かじめ定められたコード形式の値しか得ることができず
、そのコード形式が目的とするコード形式と異なる場合
には、A/Dコンバークにより変換された結果をさらに
目的とするコード形式の値に変換するということが必要
であった。そのために、アナログ信号をデジタル化する
ために、1度デジタル化した後にそのデジタル値をさら
に変換しなければならないという欠点がある。
In the conventional A/D converter described above, the code format of the digital output of the conversion result can only obtain a value in a code format predetermined by the A/D converter, and the code format may not match the intended code format. In the case of different values, it was necessary to further convert the result converted by the A/D converter into a value in the target code format. Therefore, in order to digitize an analog signal, there is a drawback that the digital value must be further converted after being digitized once.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のA/Dコンバータは、従来のA/Dコンバータ
に加えA/Dコンバータの出力コードをデコードするア
ドレスデコーダと、そのアドレスデコーダにより参照さ
れるメモリとを有している。
The A/D converter of the present invention includes, in addition to a conventional A/D converter, an address decoder for decoding the output code of the A/D converter, and a memory referenced by the address decoder.

したがって、あらかじめアナログ値に対する変換値をメ
モリー上に設定しておくことにより、アナログ値に対応
して任意の変換値を直接得ることができる。
Therefore, by setting the converted value for the analog value in the memory in advance, it is possible to directly obtain any converted value corresponding to the analog value.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例を示すブロック図で、第3図
と同一符号は同−又は相当部分を示し、5AはA/Dコ
ンバータ3のデジタル出力4をデコードするアドレスデ
コーダ、6Aはアドレスデコーダ5Aの出力、7Aはア
ドレス選択線によりアクセスされるメモリ、8Aはアド
レス選択線6Aにより選択されたメモリ7Aの出力値で
ある。A/D変換を行う前に、メモリ7A上にアナログ
入力値に対応する変換値を設定しておく0例えばA/D
コンバータ本体3の出力コードがバイナリコードの場合
に、デジタル出力8Aとして、BCDコードが得たい場
合、あらかじめメモリ上の対応するアドレス上にBCD
:l−ドを設定しておく。
FIG. 1 is a block diagram showing an embodiment of the present invention, in which the same reference numerals as in FIG. The output of the address decoder 5A, 7A is the memory accessed by the address selection line, and 8A is the output value of the memory 7A selected by the address selection line 6A. Before performing A/D conversion, set the conversion value corresponding to the analog input value in the memory 7A.
If the output code of the converter body 3 is a binary code, and you want to obtain a BCD code as the digital output 8A, write the BCD code on the corresponding address on the memory in advance.
:L-code is set.

そうすれば、アナログ入力に対してデジタル出力8Aは
、目的に合ったコード形式の値として直接得られ、A/
D変換された値をもう1度変換するという必要がなくな
る。なお、メモリ7上への変換値の設定は、ROMとし
て使用目的に合わせてあらかじめ書き込んでおいてもよ
いし、RAMを用いて変換を開始する前に、変換値を設
定しておいてもよい。第1図では、メモリはROMとし
てあらかじめフード設定されているものとした。
In this way, the digital output 8A for the analog input is directly obtained as a value in the code format suitable for the purpose, and the A/
There is no need to convert the D-converted value again. Note that the conversion values may be set in the memory 7 in advance as a ROM according to the purpose of use, or may be set in the RAM before starting the conversion. . In FIG. 1, it is assumed that the memory is preset as a ROM.

第2図は本発明の第2の実施例を示すブロック図である
。第1図と同一符号は同一、又は相当部分を示す。IB
、2B、3B、4Bはアナログ入力で、5Bはアナログ
入力IB、2B、3B、4Bのうち1つの入力を選択す
るマルチプレクサ、8Bはマルチプレクサ5Bを制御す
る制御部、9Bは入力信号に応じた定数を発生させる定
数部である。
FIG. 2 is a block diagram showing a second embodiment of the invention. The same reference numerals as in FIG. 1 indicate the same or corresponding parts. IB
, 2B, 3B, and 4B are analog inputs, 5B is a multiplexer that selects one input from analog inputs IB, 2B, 3B, and 4B, 8B is a control unit that controls multiplexer 5B, and 9B is a constant depending on the input signal. This is the constant part that generates .

いま、A/Dコンバータ本体3を8ビツトのA/Dコン
バータとし、アドレスデコーダ5Aを、16ビ、ドアド
レスデコーダとする。A/Dコンバータ3のA/D変換
結果を16ビツトアドレスデコーダ5Aの下位側にまた
入力信号IB、2B。
Now, assume that the A/D converter body 3 is an 8-bit A/D converter, and the address decoder 5A is a 16-bit door address decoder. The A/D conversion result of the A/D converter 3 is input to the lower side of the 16-bit address decoder 5A as well as input signals IB and 2B.

3B、4Bに応じて8ビツトの定数を発生する定数発生
部9Bの出力をアドレスデコーダ5Aの上位側に入力す
る。例えばいま、アドレス入力IBが選択されていたと
する。このとき定数発生部9BがIOHを出力すれば、
A/D変換結果は、A/Dフンバータ3の出力に応じ、
上位8ビツトが10ビ1下位8ビットが変換値によるア
ドレスのメモリ値をデジタル出力8Aとして得ることが
できる。
The output of a constant generator 9B that generates an 8-bit constant according to 3B and 4B is input to the upper side of the address decoder 5A. For example, assume that address input IB is currently selected. At this time, if the constant generator 9B outputs IOH,
The A/D conversion result is determined according to the output of the A/D converter 3.
The memory value of the address where the upper 8 bits are 10 bits and the lower 8 bits are the converted value can be obtained as a digital output 8A.

次にアナログ入力が2Bに切り換わり、定数発生部9B
が20Hを出力すれば、変換結果は上位8ビツトが20
H1下位8ビットが変換値によるアドレスのメモリ値を
デジタル出力8Aとして得ることができる。すなわち、
アナログ入力値が同一の値でA/Dコンバータ3の変換
結果が同じであっても、上位アドレスを切り換えること
により、異なったフード形式の焚換結果を得ることがで
きる。
Next, the analog input switches to 2B, and the constant generator 9B
outputs 20H, the conversion result is that the upper 8 bits are 20H.
The memory value of the address whose lower 8 bits of H1 are converted values can be obtained as a digital output 8A. That is,
Even if the analog input value is the same value and the conversion result of the A/D converter 3 is the same, by switching the upper address, it is possible to obtain the combustion result of a different hood type.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、メモリー上にあらかじめ
必要とするデータ形式の値を設定しておくことにより、
目的とするデータ形式の値を任意に選択することができ
、目的とするデータ形式を得るために、あらためて得ら
れた変換結果をもう1度変換するという必要がなく、効
率的なA/D変換が行える。
As explained above, the present invention allows the data format to be set in memory in advance.
The value of the target data format can be arbitrarily selected, and there is no need to convert the obtained conversion result once again to obtain the target data format, resulting in efficient A/D conversion. can be done.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、第2図は
本発明の第2の実施例を示すブロック図、第3図は従来
のA/Dコンバータのブロック図である。 1、IB、2B、3B、4B・・・・・・アナログ入力
、2・・・・・・サンプルホールド回路、3・・・・・
・A/Dコンバータ本体、4・・・・・・A/Dコンバ
ータ本体の変換出力、5A・・・・・・アドレスデコー
ダ、5B・・・・・・マルチプレクサ、6A・・・・・
・アドレス選択線、7A・・・・・・メモリ、8A・・
・・・・A/D変換結果出力、8B・・・・・・マルチ
プレクサ制御部、9B・・・・・・定数発生部。 代理人 弁理士  内 原   晋 茅 面 芽
FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a block diagram showing a second embodiment of the invention, and FIG. 3 is a block diagram of a conventional A/D converter. 1, IB, 2B, 3B, 4B...analog input, 2...sample hold circuit, 3...
・A/D converter main body, 4... Conversion output of A/D converter main body, 5A... Address decoder, 5B... Multiplexer, 6A...
・Address selection line, 7A...Memory, 8A...
...A/D conversion result output, 8B...multiplexer control section, 9B...constant generation section. Agent Patent Attorney Shinkamenme Uchihara

Claims (1)

【特許請求の範囲】[Claims] A/Dコンバータと、前記A/Dコンバータの変換結果
の値をアドレス入力とするメモリとを有し、アドレスに
対応するメモリ上にあらかじめ設定した値をA/D変換
の出力の値とすることを特徴とするA/D変換回路。
It has an A/D converter and a memory that receives the value of the conversion result of the A/D converter as an address input, and sets the value preset in the memory corresponding to the address as the value of the output of the A/D conversion. An A/D conversion circuit characterized by:
JP63237013A 1988-09-20 1988-09-20 A / D conversion circuit Expired - Lifetime JP2578940B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63237013A JP2578940B2 (en) 1988-09-20 1988-09-20 A / D conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63237013A JP2578940B2 (en) 1988-09-20 1988-09-20 A / D conversion circuit

Publications (2)

Publication Number Publication Date
JPH0284818A true JPH0284818A (en) 1990-03-26
JP2578940B2 JP2578940B2 (en) 1997-02-05

Family

ID=17009095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63237013A Expired - Lifetime JP2578940B2 (en) 1988-09-20 1988-09-20 A / D conversion circuit

Country Status (1)

Country Link
JP (1) JP2578940B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132428A (en) * 1985-12-04 1987-06-15 Nec Corp Analog-digital converter
JPS63205726A (en) * 1987-02-20 1988-08-25 Sanyo Electric Co Ltd Microcomputer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132428A (en) * 1985-12-04 1987-06-15 Nec Corp Analog-digital converter
JPS63205726A (en) * 1987-02-20 1988-08-25 Sanyo Electric Co Ltd Microcomputer

Also Published As

Publication number Publication date
JP2578940B2 (en) 1997-02-05

Similar Documents

Publication Publication Date Title
KR920702518A (en) Converter built-in microcomputer
TW331678B (en) Analog-to-digital signal converter.
KR920017371A (en) Signal Clamp Circuits for Analog-to-Digital Converters
US4594576A (en) Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion
DE3687235D1 (en) DEVICE FOR ENCRYPTION AND UNLOCKING.
JPH0284818A (en) A/d conversion circuit
JPH0338925A (en) Digital/analog converter
JPH02266719A (en) Data extension method and data extension circuit
JPH0773212B2 (en) A / D converter
JPS5880565A (en) Monitoring device for process signal
KR890002314B1 (en) Analog-digital converting circuit
SU1656574A1 (en) Data compressor
KR930007592Y1 (en) DA converter
JPS57119516A (en) Digital to analog converter
JPS62271009A (en) Function generator with address direct designating memory
Georgopoulos μP Interfaces in Data Acquisition Systems
KR960032905A (en) Resolution Improvement Method for Analog / Digital Converters Used in Choppers
KR970049365A (en) Analog / Digital Converter Handles Multiple Analog Input Sources with One A / D Conversion Instruction
JPS57129521A (en) Analog-to-digital converting system
KR950001710A (en) Composite digital audio system
JPH06266424A (en) Programmable controller
JPH02108369A (en) Picture signal memory
JPS6423715A (en) Digital protecting relay
KR890010677A (en) Monitor control circuit using computer
JPS60245313A (en) A/D/D/A converter