JPH0284818A - Ａ／ｄ変換回路 - Google Patents
Ａ／ｄ変換回路Info
- Publication number
- JPH0284818A JPH0284818A JP23701388A JP23701388A JPH0284818A JP H0284818 A JPH0284818 A JP H0284818A JP 23701388 A JP23701388 A JP 23701388A JP 23701388 A JP23701388 A JP 23701388A JP H0284818 A JPH0284818 A JP H0284818A
- Authority
- JP
- Japan
- Prior art keywords
- value
- conversion
- memory
- code
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 25
- 238000010586 diagram Methods 0.000 description 6
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アナログ信号をデジタル化する回路（Ａ／Ｄ
フンバータ）に関する。
フンバータ）に関する。
第３図は、従来のＡ／Ｄコンバータのブロック図である
。１はアナログ入力、２はサンプルホールド回路、３は
Ａ／Ｄフンバータ本体、４はＡ／Ｄ変換結果のデジタル
出力である。
。１はアナログ入力、２はサンプルホールド回路、３は
Ａ／Ｄフンバータ本体、４はＡ／Ｄ変換結果のデジタル
出力である。
従来のＡ／Ｄ：２ンバータでは、デジタル変換値の出力
コード形式は、バイナリをはじめ、オフセットバイナリ
、２の補数コード、２進化１０進数（ＢＣＤ）などがあ
るが、その出力コード形式はＡ／Ｄコンバータ３本体に
よって定まってしまい、一般にはアナログ入力に比例し
て、デジタル出力が１ずつ増えていくバイナリ出力形式
が多く使われる。そして、得られたバイナリ形式の出力
をそれぞれ目的に合わせて数値変換をしていた。
コード形式は、バイナリをはじめ、オフセットバイナリ
、２の補数コード、２進化１０進数（ＢＣＤ）などがあ
るが、その出力コード形式はＡ／Ｄコンバータ３本体に
よって定まってしまい、一般にはアナログ入力に比例し
て、デジタル出力が１ずつ増えていくバイナリ出力形式
が多く使われる。そして、得られたバイナリ形式の出力
をそれぞれ目的に合わせて数値変換をしていた。
つまり、従来のＡ／Ｄコンバータでは、まずバイナリ形
式などの値に１度変換した後、その結果をさらに目的に
合わせたフード形式あるいは数値に変換していた。
式などの値に１度変換した後、その結果をさらに目的に
合わせたフード形式あるいは数値に変換していた。
上述した従来のＡ／Ｄコンバータでは、変換結果のデジ
タル出力のコード形式は、Ａ／Ｄコンバータによりあら
かじめ定められたコード形式の値しか得ることができず
、そのコード形式が目的とするコード形式と異なる場合
には、Ａ／Ｄコンバークにより変換された結果をさらに
目的とするコード形式の値に変換するということが必要
であった。そのために、アナログ信号をデジタル化する
ために、１度デジタル化した後にそのデジタル値をさら
に変換しなければならないという欠点がある。
タル出力のコード形式は、Ａ／Ｄコンバータによりあら
かじめ定められたコード形式の値しか得ることができず
、そのコード形式が目的とするコード形式と異なる場合
には、Ａ／Ｄコンバークにより変換された結果をさらに
目的とするコード形式の値に変換するということが必要
であった。そのために、アナログ信号をデジタル化する
ために、１度デジタル化した後にそのデジタル値をさら
に変換しなければならないという欠点がある。
本発明のＡ／Ｄコンバータは、従来のＡ／Ｄコンバータ
に加えＡ／Ｄコンバータの出力コードをデコードするア
ドレスデコーダと、そのアドレスデコーダにより参照さ
れるメモリとを有している。
に加えＡ／Ｄコンバータの出力コードをデコードするア
ドレスデコーダと、そのアドレスデコーダにより参照さ
れるメモリとを有している。
したがって、あらかじめアナログ値に対する変換値をメ
モリー上に設定しておくことにより、アナログ値に対応
して任意の変換値を直接得ることができる。
モリー上に設定しておくことにより、アナログ値に対応
して任意の変換値を直接得ることができる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図で、第３図
と同一符号は同−又は相当部分を示し、５ＡはＡ／Ｄコ
ンバータ３のデジタル出力４をデコードするアドレスデ
コーダ、６Ａはアドレスデコーダ５Ａの出力、７Ａはア
ドレス選択線によりアクセスされるメモリ、８Ａはアド
レス選択線６Ａにより選択されたメモリ７Ａの出力値で
ある。Ａ／Ｄ変換を行う前に、メモリ７Ａ上にアナログ
入力値に対応する変換値を設定しておく０例えばＡ／Ｄ
コンバータ本体３の出力コードがバイナリコードの場合
に、デジタル出力８Ａとして、ＢＣＤコードが得たい場
合、あらかじめメモリ上の対応するアドレス上にＢＣＤ
：ｌ−ドを設定しておく。
と同一符号は同−又は相当部分を示し、５ＡはＡ／Ｄコ
ンバータ３のデジタル出力４をデコードするアドレスデ
コーダ、６Ａはアドレスデコーダ５Ａの出力、７Ａはア
ドレス選択線によりアクセスされるメモリ、８Ａはアド
レス選択線６Ａにより選択されたメモリ７Ａの出力値で
ある。Ａ／Ｄ変換を行う前に、メモリ７Ａ上にアナログ
入力値に対応する変換値を設定しておく０例えばＡ／Ｄ
コンバータ本体３の出力コードがバイナリコードの場合
に、デジタル出力８Ａとして、ＢＣＤコードが得たい場
合、あらかじめメモリ上の対応するアドレス上にＢＣＤ
：ｌ−ドを設定しておく。
そうすれば、アナログ入力に対してデジタル出力８Ａは
、目的に合ったコード形式の値として直接得られ、Ａ／
Ｄ変換された値をもう１度変換するという必要がなくな
る。なお、メモリ７上への変換値の設定は、ＲＯＭとし
て使用目的に合わせてあらかじめ書き込んでおいてもよ
いし、ＲＡＭを用いて変換を開始する前に、変換値を設
定しておいてもよい。第１図では、メモリはＲＯＭとし
てあらかじめフード設定されているものとした。
、目的に合ったコード形式の値として直接得られ、Ａ／
Ｄ変換された値をもう１度変換するという必要がなくな
る。なお、メモリ７上への変換値の設定は、ＲＯＭとし
て使用目的に合わせてあらかじめ書き込んでおいてもよ
いし、ＲＡＭを用いて変換を開始する前に、変換値を設
定しておいてもよい。第１図では、メモリはＲＯＭとし
てあらかじめフード設定されているものとした。
第２図は本発明の第２の実施例を示すブロック図である
。第１図と同一符号は同一、又は相当部分を示す。ＩＢ
、２Ｂ、３Ｂ、４Ｂはアナログ入力で、５Ｂはアナログ
入力ＩＢ、２Ｂ、３Ｂ、４Ｂのうち１つの入力を選択す
るマルチプレクサ、８Ｂはマルチプレクサ５Ｂを制御す
る制御部、９Ｂは入力信号に応じた定数を発生させる定
数部である。
。第１図と同一符号は同一、又は相当部分を示す。ＩＢ
、２Ｂ、３Ｂ、４Ｂはアナログ入力で、５Ｂはアナログ
入力ＩＢ、２Ｂ、３Ｂ、４Ｂのうち１つの入力を選択す
るマルチプレクサ、８Ｂはマルチプレクサ５Ｂを制御す
る制御部、９Ｂは入力信号に応じた定数を発生させる定
数部である。
いま、Ａ／Ｄコンバータ本体３を８ビツトのＡ／Ｄコン
バータとし、アドレスデコーダ５Ａを、１６ビ、ドアド
レスデコーダとする。Ａ／Ｄコンバータ３のＡ／Ｄ変換
結果を１６ビツトアドレスデコーダ５Ａの下位側にまた
入力信号ＩＢ、２Ｂ。
バータとし、アドレスデコーダ５Ａを、１６ビ、ドアド
レスデコーダとする。Ａ／Ｄコンバータ３のＡ／Ｄ変換
結果を１６ビツトアドレスデコーダ５Ａの下位側にまた
入力信号ＩＢ、２Ｂ。
３Ｂ、４Ｂに応じて８ビツトの定数を発生する定数発生
部９Ｂの出力をアドレスデコーダ５Ａの上位側に入力す
る。例えばいま、アドレス入力ＩＢが選択されていたと
する。このとき定数発生部９ＢがＩＯＨを出力すれば、
Ａ／Ｄ変換結果は、Ａ／Ｄフンバータ３の出力に応じ、
上位８ビツトが１０ビ１下位８ビットが変換値によるア
ドレスのメモリ値をデジタル出力８Ａとして得ることが
できる。
部９Ｂの出力をアドレスデコーダ５Ａの上位側に入力す
る。例えばいま、アドレス入力ＩＢが選択されていたと
する。このとき定数発生部９ＢがＩＯＨを出力すれば、
Ａ／Ｄ変換結果は、Ａ／Ｄフンバータ３の出力に応じ、
上位８ビツトが１０ビ１下位８ビットが変換値によるア
ドレスのメモリ値をデジタル出力８Ａとして得ることが
できる。
次にアナログ入力が２Ｂに切り換わり、定数発生部９Ｂ
が２０Ｈを出力すれば、変換結果は上位８ビツトが２０
Ｈ１下位８ビットが変換値によるアドレスのメモリ値を
デジタル出力８Ａとして得ることができる。すなわち、
アナログ入力値が同一の値でＡ／Ｄコンバータ３の変換
結果が同じであっても、上位アドレスを切り換えること
により、異なったフード形式の焚換結果を得ることがで
きる。
が２０Ｈを出力すれば、変換結果は上位８ビツトが２０
Ｈ１下位８ビットが変換値によるアドレスのメモリ値を
デジタル出力８Ａとして得ることができる。すなわち、
アナログ入力値が同一の値でＡ／Ｄコンバータ３の変換
結果が同じであっても、上位アドレスを切り換えること
により、異なったフード形式の焚換結果を得ることがで
きる。
以上説明したように本発明は、メモリー上にあらかじめ
必要とするデータ形式の値を設定しておくことにより、
目的とするデータ形式の値を任意に選択することができ
、目的とするデータ形式を得るために、あらためて得ら
れた変換結果をもう１度変換するという必要がなく、効
率的なＡ／Ｄ変換が行える。
必要とするデータ形式の値を設定しておくことにより、
目的とするデータ形式の値を任意に選択することができ
、目的とするデータ形式を得るために、あらためて得ら
れた変換結果をもう１度変換するという必要がなく、効
率的なＡ／Ｄ変換が行える。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明の第２の実施例を示すブロック図、第３図は従来
のＡ／Ｄコンバータのブロック図である。 １、ＩＢ、２Ｂ、３Ｂ、４Ｂ・・・・・・アナログ入力
、２・・・・・・サンプルホールド回路、３・・・・・
・Ａ／Ｄコンバータ本体、４・・・・・・Ａ／Ｄコンバ
ータ本体の変換出力、５Ａ・・・・・・アドレスデコー
ダ、５Ｂ・・・・・・マルチプレクサ、６Ａ・・・・・
・アドレス選択線、７Ａ・・・・・・メモリ、８Ａ・・
・・・・Ａ／Ｄ変換結果出力、８Ｂ・・・・・・マルチ
プレクサ制御部、９Ｂ・・・・・・定数発生部。 代理人 弁理士 内 原 晋 茅 面 芽
本発明の第２の実施例を示すブロック図、第３図は従来
のＡ／Ｄコンバータのブロック図である。 １、ＩＢ、２Ｂ、３Ｂ、４Ｂ・・・・・・アナログ入力
、２・・・・・・サンプルホールド回路、３・・・・・
・Ａ／Ｄコンバータ本体、４・・・・・・Ａ／Ｄコンバ
ータ本体の変換出力、５Ａ・・・・・・アドレスデコー
ダ、５Ｂ・・・・・・マルチプレクサ、６Ａ・・・・・
・アドレス選択線、７Ａ・・・・・・メモリ、８Ａ・・
・・・・Ａ／Ｄ変換結果出力、８Ｂ・・・・・・マルチ
プレクサ制御部、９Ｂ・・・・・・定数発生部。 代理人 弁理士 内 原 晋 茅 面 芽
Claims (1)
- Ａ／Ｄコンバータと、前記Ａ／Ｄコンバータの変換結果
の値をアドレス入力とするメモリとを有し、アドレスに
対応するメモリ上にあらかじめ設定した値をＡ／Ｄ変換
の出力の値とすることを特徴とするＡ／Ｄ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237013A JP2578940B2 (ja) | 1988-09-20 | 1988-09-20 | Ａ／ｄ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237013A JP2578940B2 (ja) | 1988-09-20 | 1988-09-20 | Ａ／ｄ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0284818A true JPH0284818A (ja) | 1990-03-26 |
| JP2578940B2 JP2578940B2 (ja) | 1997-02-05 |
Family
ID=17009095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63237013A Expired - Lifetime JP2578940B2 (ja) | 1988-09-20 | 1988-09-20 | Ａ／ｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2578940B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62132428A (ja) * | 1985-12-04 | 1987-06-15 | Nec Corp | アナログデイジタル変換器 |
| JPS63205726A (ja) * | 1987-02-20 | 1988-08-25 | Sanyo Electric Co Ltd | マイクロコンピユ−タ |
-
1988
- 1988-09-20 JP JP63237013A patent/JP2578940B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62132428A (ja) * | 1985-12-04 | 1987-06-15 | Nec Corp | アナログデイジタル変換器 |
| JPS63205726A (ja) * | 1987-02-20 | 1988-08-25 | Sanyo Electric Co Ltd | マイクロコンピユ−タ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2578940B2 (ja) | 1997-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920702518A (ko) | 컨버터내장 마이크로 컴퓨터 | |
| TW331678B (en) | Analog-to-digital signal converter. | |
| KR920017371A (ko) | 아날로그-대-디지탈 컨버터용 신호 클램프 회로 | |
| US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
| DE3687235D1 (de) | Einrichtung zur verschluesselung und zur entschluesselung. | |
| JPH0284818A (ja) | Ａ／ｄ変換回路 | |
| JPH0338925A (ja) | デジタル／アナログ変換器 | |
| JPH02266719A (ja) | データ伸張方法及びデータ伸張回路 | |
| JPH0773212B2 (ja) | Ａ／ｄコンバ−タ | |
| JPS5880565A (ja) | プロセス信号の監視装置 | |
| KR890002314B1 (ko) | 아날로그-디지탈 변환 회로 | |
| SU1656574A1 (ru) | Устройство дл сжати информации | |
| KR930007592Y1 (ko) | Da 변환기 | |
| JPS57119516A (en) | Digital to analog converter | |
| JPS62271009A (ja) | 番地直接指定型メモリ付き関数発生装置 | |
| Georgopoulos | μP Interfaces in Data Acquisition Systems | |
| KR960032905A (ko) | 초퍼에 이용되는 아날로그/디지탈변환기의 해상도 향상방법 | |
| KR970049365A (ko) | 한번의 a/d 컨버션 명령으로 복수개의 아날로그 입력원을 처리하는 아날로그/디지탈 컨버터 | |
| JPS57129521A (en) | Analog-to-digital converting system | |
| KR950001710A (ko) | 복합 디지탈 오디오 시스템 | |
| JPH06266424A (ja) | プログラマブルコントローラ | |
| JPH02108369A (ja) | 画像信号記憶装置 | |
| JPS6423715A (en) | Digital protecting relay | |
| KR890010677A (ko) | 컴퓨터를 이용한 모니터 제어회로 | |
| JPS60245313A (ja) | Ａ／ｄ・ｄ／ａ変換器 |