JPH0287525A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0287525A
JPH0287525A JP63239204A JP23920488A JPH0287525A JP H0287525 A JPH0287525 A JP H0287525A JP 63239204 A JP63239204 A JP 63239204A JP 23920488 A JP23920488 A JP 23920488A JP H0287525 A JPH0287525 A JP H0287525A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
internal circuit
corrosion
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63239204A
Other languages
English (en)
Inventor
Takashi Yamazaki
山崎 孝志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63239204A priority Critical patent/JPH0287525A/ja
Publication of JPH0287525A publication Critical patent/JPH0287525A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/981Auxiliary members, e.g. spacers
    • H10W72/983Reinforcing structures, e.g. collars

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層配線構造を有する半導体装置に関し、特に
ポンディングパッドと内部回路を接続するレイアウト方
法に関する。
〔従来の技術〕
従来の多層配線構造を有する半導体装置のポンディング
パッド構造は、第2図の様になっていた。
すなわち第二Aβ配線4で形成されたボンディングパッ
ド及び引き出し電極部から、第−Aρ配線3を用いて内
部回路(第2図ではポリシリコン配線2)へ接続される
レイアウトとなっている。
〔発明が解決しようとする課題〕
上述した従来のレイアウトでは、ポンディングパッドと
内部回路の接続は直列系となっている。
最近のパッケージ薄化、大型化、チップの大型化に伴う
耐湿性の劣化により、ポンディングパッド近傍のAβ配
線腐蝕が問題となっている。この点に関し、従来のレイ
アウトでは、直列系の接続となっている為、上述の問題
が生じた。特にポリイミド等の有機膜を層間膜に用いた
場合、膜の吸湿特性のために、この問題はより顕著にな
り、特に上層Affl配線(図2では、第二Aβ配線)
の腐蝕が進行しやすい。
〔課題を解決するための手段〕
本発明のレイアウトでは、少なくとも2層以上の配線層
でポンディングパッドと内部回路を接続する並列冗長系
となっている。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明の一実施例の縦断面図である。
ここではポリイミドを層間膜としたA422層配線構造
の半導体装置に本発明を適用した例としである。内部回
路としてポリシコン2を想定しており、第1Aβ配線3
と第2An配線4が並列系で接続されている。そのため
、第2Au配線が腐蝕等により断線しても、内部回路へ
の接続は第1A4配線によって維持される。第1図の平
面図を第3図に示す。
第4図は、本発明の他の実施例の平面図である。
内部回路として想定されたポリシコン2に対し、2つの
経路で接続された並列系である事は、第1の実施例と同
等であるが、レイアウト上、平面的に異なる領域を第1
.’17配線3.第2AA配線4が占めている。これは
レイアウト上の種々の制限(トンネル構造等)を避ける
ために有効である。
〔発明の効果〕 以上説明したように、本発明は、ポンディングパッドか
らの内部素子への接続を2つ以上の配線層を用いて行う
事により、並列冗長系を構成する。
その結果、どちらか一方の配線がAρ配線腐蝕等により
断線しても、電気的接続が保たれ、信頼度の向上が計れ
る。
【図面の簡単な説明】
第1図は、本発明の一実施例の縦断面図、第2図は、従
来レイアウトの縦断面図、第3図は、第り図の平面図、
第4図は、第2の実施例の平面図である。 代理人 弁理士  内 原   晋 万2図 第4回 乙グ f・・・ へ゛、ノン1−シBジオ、゛ソイミド:LT
:lj/を間万灸Aでリイミド ボリンリコ〉 第−ALIrL東( タテニALI、 屑藺刹謄を朋(BFδqつ 西美とイとJlが1 シソ]ンノt3旧(。 勇1−Δ乙−ボゾシソコシコンタクト 3F5−A乙−ガニΔ乙コングクト 15−A乙−15二At刀グクF(へ°、71−苦(か
少]入−シへ゛−シgレホ゛ハミFユに1jノシ八へ斤
え1丁こ°ノイミY゛オごソシソjン 万一ΔL配悴 3テニALa巴矛稟 層間M!、*Af(BP、5’? ) 砺試ヒイ乙月歩( シソボン&うl

Claims (1)

    【特許請求の範囲】
  1. 多層配線構造を有する半導体装置に於いて、ボンディン
    グパッドから、内部素子への引き出し部分が少くとも2
    層以上の配線層で構成される事を特徴とする半導体装置
JP63239204A 1988-09-22 1988-09-22 半導体装置 Pending JPH0287525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63239204A JPH0287525A (ja) 1988-09-22 1988-09-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63239204A JPH0287525A (ja) 1988-09-22 1988-09-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH0287525A true JPH0287525A (ja) 1990-03-28

Family

ID=17041283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63239204A Pending JPH0287525A (ja) 1988-09-22 1988-09-22 半導体装置

Country Status (1)

Country Link
JP (1) JPH0287525A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353842U (ja) * 1989-09-29 1991-05-24
JPH0420231U (ja) * 1990-06-12 1992-02-20

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353842U (ja) * 1989-09-29 1991-05-24
JPH0420231U (ja) * 1990-06-12 1992-02-20

Similar Documents

Publication Publication Date Title
US5900643A (en) Integrated circuit chip structure for improved packaging
JP2006108329A (ja) 半導体装置
US6579734B2 (en) Wire bonding method
JPH0287525A (ja) 半導体装置
JPH031538A (ja) 半導体装置
US9070550B2 (en) Semiconductor device and manufacturing method thereof
JP4357862B2 (ja) 半導体装置
JPH03104247A (ja) ウエハ・スケール半導体装置
JPS63250142A (ja) 半導体装置
KR20030018643A (ko) 번-인 테스트용 프루빙 패드의 연결 구조
JP2949830B2 (ja) 半導体装置の故障解析方法
JPS5852854A (ja) 半導体装置
JP2570457B2 (ja) 半導体装置
JP2003332397A (ja) 半導体装置および特性評価装置
JPS63308924A (ja) 半導体装置
JPS5929430A (ja) 半導体装置
KR100707577B1 (ko) 반도체 소자의 공정 불량 모니터링 패턴
TW202527738A (zh) 半導體裝置及製造半導體裝置的方法
TWI242824B (en) Semiconductor device
JP2800525B2 (ja) 半導体装置
JP2985525B2 (ja) 多層配線構造を有する半導体装置の製造方法
JPH0544185B2 (ja)
JPH01179434A (ja) 半導体集積回路装置
JPH0786281A (ja) 半導体装置および半導体装置の製造方法
JPH06349875A (ja) 半導体装置