JPH0290228A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH0290228A JPH0290228A JP24271788A JP24271788A JPH0290228A JP H0290228 A JPH0290228 A JP H0290228A JP 24271788 A JP24271788 A JP 24271788A JP 24271788 A JP24271788 A JP 24271788A JP H0290228 A JPH0290228 A JP H0290228A
- Authority
- JP
- Japan
- Prior art keywords
- register
- instruction
- microprocessor
- holding device
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 101100412394 Drosophila melanogaster Reg-2 gene Proteins 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプロセッサに関し、特に命令コードに
よるレジスタ指定方式をプログラム実行中に変更できる
マイクロプロセッサに関する。
よるレジスタ指定方式をプログラム実行中に変更できる
マイクロプロセッサに関する。
（従来の技術）
従来、マイクロプロセッサにとって、実行しても内部の
状態が変化せず、実質的に意味の無い命令が複数存在す
る。例えば、Ｍ（ＪＶ ｒｅｇｌ、 ｒｅｇ ２のよ
うにｒｅｇ２の内容’ｆｒ： ｒｅｇ １に転送するよ
うな命令で、ｒｅｇｌとｒｅｇ ２によって指定される
レジスタが同一である場合などである。
状態が変化せず、実質的に意味の無い命令が複数存在す
る。例えば、Ｍ（ＪＶ ｒｅｇｌ、 ｒｅｇ ２のよ
うにｒｅｇ２の内容’ｆｒ： ｒｅｇ １に転送するよ
うな命令で、ｒｅｇｌとｒｅｇ ２によって指定される
レジスタが同一である場合などである。
以下に、このように実質的な無効命令を実行するマイク
ロプロセッサの構成ならびに動作について図面を用いて
説明する。
ロプロセッサの構成ならびに動作について図面を用いて
説明する。
第４図は、一般的な汎用マイクロプロセッサのレジスタ
及びデータバスの構成を表した図である。
及びデータバスの構成を表した図である。
第４図において、３０１はデータバス、３０２は汎用レ
ジスタＡＸ、３０３は汎用レジスタＢＸ。
ジスタＡＸ、３０３は汎用レジスタＢＸ。
３０４は汎用レジスタＣＸ、３０５はテンポラリレジス
タである。
タである。
次に本従来例の動作について例を挙げて説明する。
Ｎ３図において、
Ｍ（ＪＶ ＡＸ、 ＡＸ
という命令を実行した場合、汎用レジスタＡＸリード信
号とテンポラリレジスタライト信号がアクティブとなシ
、データバス３０１を介して汎用レジスタＡＸの値がテ
ンポラリレジスタ３０５に書き込まれ、その後テンポラ
リレジスタリード信号と汎用レジスタＡＸライト信号が
アクティブとな、り、７’−ｐハス３０１’ｔ−介して
テンポラリレジスタ３０５の値が汎用レジスタＡＸ３０
２に書き込まれる。このような命令は、マイクロプロセ
ッサの状態を保持したまま、クロック数を費やすための
Ｎｏ−ｕｐｅｒａｔｔｏｎ”命令と同じ効果を持つこと
になる。同様に、 ＭＯＶ ＢＸ、ＢＸ Ｍ（ＪＶ ＯＸ、ＵＸ という命令を実行した場合も、 −Ｎｏ−（Ｊｐｅｒ
ａｔｔｏｎ”命令と同様の効果を持つ。
号とテンポラリレジスタライト信号がアクティブとなシ
、データバス３０１を介して汎用レジスタＡＸの値がテ
ンポラリレジスタ３０５に書き込まれ、その後テンポラ
リレジスタリード信号と汎用レジスタＡＸライト信号が
アクティブとな、り、７’−ｐハス３０１’ｔ−介して
テンポラリレジスタ３０５の値が汎用レジスタＡＸ３０
２に書き込まれる。このような命令は、マイクロプロセ
ッサの状態を保持したまま、クロック数を費やすための
Ｎｏ−ｕｐｅｒａｔｔｏｎ”命令と同じ効果を持つこと
になる。同様に、 ＭＯＶ ＢＸ、ＢＸ Ｍ（ＪＶ ＯＸ、ＵＸ という命令を実行した場合も、 −Ｎｏ−（Ｊｐｅｒ
ａｔｔｏｎ”命令と同様の効果を持つ。
以下、具体的な動作例について述べる。
本従来例に対して、
ＡＸ＝０００１Ｈ
ＢＸ＝０００２Ｈ
ｃｘ＝ｏ００３Ｈ
の状態で
ＭＯＶ ＡＸ、ＡＸ−−−−−−−−−（１）ＡＤＤ
ＡＸ、ＢＸ・用旧・・（２）ＭＯＶ ＡＸ、ＡＸ
・−−−−−−−−（３）という命令列を実行すると、 ＭＯＶ ＡＸ、ＡＸ−−・−−−−−−（１）では何
も変化しないので、 ＡＸ＝０００１Ｈ ｎｘ＝ｏＯＯ２Ｈ ｃｘ＝ｏｏｏ３）１ となシ、 ＡＤＤ ＡＸ、ＢＸ・・・・旧・・（２）によってＡ
ＸＫＢＸの値が加算され Ａｘ＝ｏＯ０３Ｈ ＢＸ＝０００２Ｈ ＣＸ＝ＯＯ０３Ｈ となル、 ＭＯＶ ＡＸ、ＡＸ・・・・・・・・・（３）では何
も変化しないので、 ＡＸ＝ＯＯ０３Ｈ ＢＸ＝０００２Ｈ ｃｘ＝ｏｏｏ３）（ となる。
ＡＸ、ＢＸ・用旧・・（２）ＭＯＶ ＡＸ、ＡＸ
・−−−−−−−−（３）という命令列を実行すると、 ＭＯＶ ＡＸ、ＡＸ−−・−−−−−−（１）では何
も変化しないので、 ＡＸ＝０００１Ｈ ｎｘ＝ｏＯＯ２Ｈ ｃｘ＝ｏｏｏ３）１ となシ、 ＡＤＤ ＡＸ、ＢＸ・・・・旧・・（２）によってＡ
ＸＫＢＸの値が加算され Ａｘ＝ｏＯ０３Ｈ ＢＸ＝０００２Ｈ ＣＸ＝ＯＯ０３Ｈ となル、 ＭＯＶ ＡＸ、ＡＸ・・・・・・・・・（３）では何
も変化しないので、 ＡＸ＝ＯＯ０３Ｈ ＢＸ＝０００２Ｈ ｃｘ＝ｏｏｏ３）（ となる。
（発明が解決しようとする課題）
前記従来例のようなマイクロプロセッサは、実行しても
内部状態が全く何も変化しない“Ｎｏ−０ｐｅｒａｔｉ
ｏｎ”命令と同等で、しかも使用されることのない命令
が多数ある、という欠点ｔ−有していた。
内部状態が全く何も変化しない“Ｎｏ−０ｐｅｒａｔｉ
ｏｎ”命令と同等で、しかも使用されることのない命令
が多数ある、という欠点ｔ−有していた。
本発明の目的は、マイクロプロセッサに於て、従来のマ
イクロプロセッサと命令コードでの互換性を保ちつつ、
なおかつ、従来のマイクロプロセッサで内部状態を変化
させないような命令の幾つかに対して異なった動作を割
夛当て、上記欠点を除去し得るマイクロプロセッサを提
供する事に有る。
イクロプロセッサと命令コードでの互換性を保ちつつ、
なおかつ、従来のマイクロプロセッサで内部状態を変化
させないような命令の幾つかに対して異なった動作を割
夛当て、上記欠点を除去し得るマイクロプロセッサを提
供する事に有る。
（課題を解決するための手段）
本発明の構成は、命令コードの一部分を用いてアクセス
対象のレジスタを指定するマイクロプロセッサに於て、
そのレジスタ指定の変更情報を保持する記憶手段と、前
記命令コードの一部分によってアクセスすべきレジスタ
を指定する信号及び前記記憶手段の内容に従って前記レ
ジスタに対するリード／ライト信号を生成する信号発生
器と、前記命令コードが無効であることを検出する手段
とを具備し、前記検出手段により無効命令であることを
検出したとき前記記憶手段の内容を変更し、前記信号発
生器によって以降の命令コードによるアクセス対象のレ
ジスタ指定とは異なるレジスタに対してリード／ライト
信号を発生する事を特徴とする。
対象のレジスタを指定するマイクロプロセッサに於て、
そのレジスタ指定の変更情報を保持する記憶手段と、前
記命令コードの一部分によってアクセスすべきレジスタ
を指定する信号及び前記記憶手段の内容に従って前記レ
ジスタに対するリード／ライト信号を生成する信号発生
器と、前記命令コードが無効であることを検出する手段
とを具備し、前記検出手段により無効命令であることを
検出したとき前記記憶手段の内容を変更し、前記信号発
生器によって以降の命令コードによるアクセス対象のレ
ジスタ指定とは異なるレジスタに対してリード／ライト
信号を発生する事を特徴とする。
（実施例］
次に、本発明の構成並びに動作について図面を用いて説
明する。
明する。
本発明の第１の実施例のブロック図を第１図に示す。
第１図において、１０１はデータバス、１０２〜１０４
は汎用レジスタ、１０５はレジスタ指定情報保持装置、
１０６はレジスタ指定情報保持装置変更命令検出回路、
１０７は定数発生器である。
は汎用レジスタ、１０５はレジスタ指定情報保持装置、
１０６はレジスタ指定情報保持装置変更命令検出回路、
１０７は定数発生器である。
また、第３図はレジスタ指定情報保持装置１０５の値と
、汎用レジスタ１０２，１０４がそれぞれ割シ当てられ
るレジスタの関係を示す一例の図である。
、汎用レジスタ１０２，１０４がそれぞれ割シ当てられ
るレジスタの関係を示す一例の図である。
次に、本実施例の動作について説明する。
Ｗ、１図に於て、レジスタ指定情報保持装置１０５の値
が、“００１０１０１００”の状態に設定しであるとす
ると、ｉｉ１！３図に従って、汎用レジスタ１０２が従
来例８４図のレジスタＡＸ３０２に、汎用レジスタ１０
３が従来例第４図のレジスタＢＸ３０３に、汎用レジス
タ１０４が従来例第４図のレジスタＣＸ３０４に相当す
る。
が、“００１０１０１００”の状態に設定しであるとす
ると、ｉｉ１！３図に従って、汎用レジスタ１０２が従
来例８４図のレジスタＡＸ３０２に、汎用レジスタ１０
３が従来例第４図のレジスタＢＸ３０３に、汎用レジス
タ１０４が従来例第４図のレジスタＣＸ３０４に相当す
る。
また、従来例に於ては
ＭＯＶ ＡＸ、ＡＸ
という命令は、実行前と実行後でマイクロプロセッサの
内部状態は変わらないが、本実施例に於ては ＭＯＶ ＡＸ ＡＸ という命令をレジスタ指定情報保持装置変更命令検出回
路１２０が受は取ると、レジスタ指定情報保持装置リー
ド信号をアクティブにし、例えば、レジスタ指定情報保
持装置の値が＠″００１０１０１００”ならば、ＢＸと
ＣＸの指定を入れ換えるような動作、すなわち、定数発
生器１２１にデータバス１０１にイミディエートデータ
”００１１０００１０”を発生させ、レジスタ指定情報
保持装置ライト信号をアクティブにして、レジスタ指定
情報保持装置１０５に書き込むような動作ｔ−蔵こす。
内部状態は変わらないが、本実施例に於ては ＭＯＶ ＡＸ ＡＸ という命令をレジスタ指定情報保持装置変更命令検出回
路１２０が受は取ると、レジスタ指定情報保持装置リー
ド信号をアクティブにし、例えば、レジスタ指定情報保
持装置の値が＠″００１０１０１００”ならば、ＢＸと
ＣＸの指定を入れ換えるような動作、すなわち、定数発
生器１２１にデータバス１０１にイミディエートデータ
”００１１０００１０”を発生させ、レジスタ指定情報
保持装置ライト信号をアクティブにして、レジスタ指定
情報保持装置１０５に書き込むような動作ｔ−蔵こす。
ＭＯＶ ＢＸ、ＢＸ
ＭＯＶ ＣＸ ＣＸ
も、それぞれ第３図に従ってＡＸとＣＸの指定の入れ換
え、ＡＸとＢＸの入れ換えを行い、従来例とは異なった
動作をする。
え、ＡＸとＢＸの入れ換えを行い、従来例とは異なった
動作をする。
次に、具体例を挙げて従来例との違いを示す。
本実施例に於て、
（ＡＸに割シ当てられたレジスタ）＝ＯＯ０１Ｈ（ＢＸ
に割り当てられたレジスタ） ＝０００２Ｈ（ＣＸに割
シ当てられたレジスタ）＝ＯＯ０３Ｈの状態で、 ＭＯＶ ＡＸ、ＡＸ・・・・・・・・・（０）ＡＤＤ
ＡＸ、ＢＸ・・・・・・・・・（０）ＭＯＶ Ａ
Ｘ、ＡＸ・−−−−・・・・（０）という３命令から収
る命令列を実行したときの結果は、 （ＡＸに割勺当てられたレジスタ）＝ＯＯ０４Ｈ（ＢＸ
に割シ当てられたレジスタ）＝ＯＯ０２Ｈ（ＣＸに割り
当てられたレジスタ） ＝０００３Ｈとなり、前記従来
例の動作と異なる。これは、ＭＯＶ ＡＸ、ＡＸ−旧
旧−・（１）によって、 （ＡＸに割り当てられたレジスタ）＝０００１Ｈ（ＢＸ
に割シ当てられたレジスタ）”０００３）（（ＣＸに割
シ当てられたレジスタ） ＝０００２Ｈとな夛、 ＡＤＤ ＡＸ、ＢＸ・・・・・・・・・（２）によっ
て、（ＡＸに割り当てられたレジスタ）に（ＢＸに割夛
当てられたレジスタンが加算され、（ＡＸに割り当てら
れたレジスタ）＝０００４Ｈ（ＢＸに割ｇ当てられ九レ
ジスタ） ＝０００３Ｈ（ＣＸに割り当てられたレジス
タ） ＝０００２Ｈとな夛、２度目の ＭＯＶ ＡＸ、ＡＸ・・・・・・・・・（３）によっ
て、 （ＡＸに割り当てられたレジスタ）＝０００４Ｈ（ＢＸ
に割プ当てられたレジスタ） ＝０００２Ｈ（ＣＸに割
り当てられたレジスタ） ＝０００３Ｈとなるからであ
る。
に割り当てられたレジスタ） ＝０００２Ｈ（ＣＸに割
シ当てられたレジスタ）＝ＯＯ０３Ｈの状態で、 ＭＯＶ ＡＸ、ＡＸ・・・・・・・・・（０）ＡＤＤ
ＡＸ、ＢＸ・・・・・・・・・（０）ＭＯＶ Ａ
Ｘ、ＡＸ・−−−−・・・・（０）という３命令から収
る命令列を実行したときの結果は、 （ＡＸに割勺当てられたレジスタ）＝ＯＯ０４Ｈ（ＢＸ
に割シ当てられたレジスタ）＝ＯＯ０２Ｈ（ＣＸに割り
当てられたレジスタ） ＝０００３Ｈとなり、前記従来
例の動作と異なる。これは、ＭＯＶ ＡＸ、ＡＸ−旧
旧−・（１）によって、 （ＡＸに割り当てられたレジスタ）＝０００１Ｈ（ＢＸ
に割シ当てられたレジスタ）”０００３）（（ＣＸに割
シ当てられたレジスタ） ＝０００２Ｈとな夛、 ＡＤＤ ＡＸ、ＢＸ・・・・・・・・・（２）によっ
て、（ＡＸに割り当てられたレジスタ）に（ＢＸに割夛
当てられたレジスタンが加算され、（ＡＸに割り当てら
れたレジスタ）＝０００４Ｈ（ＢＸに割ｇ当てられ九レ
ジスタ） ＝０００３Ｈ（ＣＸに割り当てられたレジス
タ） ＝０００２Ｈとな夛、２度目の ＭＯＶ ＡＸ、ＡＸ・・・・・・・・・（３）によっ
て、 （ＡＸに割り当てられたレジスタ）＝０００４Ｈ（ＢＸ
に割プ当てられたレジスタ） ＝０００２Ｈ（ＣＸに割
り当てられたレジスタ） ＝０００３Ｈとなるからであ
る。
また、本実施例ではＭＯＶ命令を用いたが、ＸＣＨＧ
ＢＸ ＢＸ 命令等を用いても同様の効果を得ることができる。
ＢＸ ＢＸ 命令等を用いても同様の効果を得ることができる。
本実施例で述べたような、
ＭＯＶ ＡＸ、ＡＸ
ＸＣＨＧ ＢＸ ＢＸ
のような命令は、マイクロプロセッサの内部状態を変化
させない命令であシ、従来のマイクロプロセッサで通常
用いられることがなく、単にクロックを費やすときには
”Ｎｏ−０ｐｅｒａｔｉｏｎ”命令を用いるが、本実施
例では”’Ｎｏ−０ｐｅｒａｔ １ｏｎ−命令に対して
は従来と同じ動作をする丸め、命令互換性を保つことが
できる。
させない命令であシ、従来のマイクロプロセッサで通常
用いられることがなく、単にクロックを費やすときには
”Ｎｏ−０ｐｅｒａｔｉｏｎ”命令を用いるが、本実施
例では”’Ｎｏ−０ｐｅｒａｔ １ｏｎ−命令に対して
は従来と同じ動作をする丸め、命令互換性を保つことが
できる。
また、第３図も一例であって、別の論理に従ってもよい
ことは明らかである。
ことは明らかである。
次に、本発明の別の実施例について説明する。
第２の実施例では、第１の実施例で、
ＭＯＶ ＡＸ、ＡＸ
のような意味の無い命令を用いていたのに対し、従来の
マイクロプロセッサでは未定義命令コードとなっている
命令コードを検出した時に、レジスタ指定情報保持装置
２０５の値を変更するように、レジスタ指定情報保持装
置変更命令検出回路１０６０代わりに未定義命令検出回
路２０６ｔ−置いた構成となってお９、他は第１の実施
例と同様である。
マイクロプロセッサでは未定義命令コードとなっている
命令コードを検出した時に、レジスタ指定情報保持装置
２０５の値を変更するように、レジスタ指定情報保持装
置変更命令検出回路１０６０代わりに未定義命令検出回
路２０６ｔ−置いた構成となってお９、他は第１の実施
例と同様である。
第２の実施例の構成を第２図に示す。第２図に於て、２
０１はデータバス、２０２．２０４は汎用レジスタ、２
０５はレジスタ指定情報保持装置、２０６は未定義命令
検出回路である。
０１はデータバス、２０２．２０４は汎用レジスタ、２
０５はレジスタ指定情報保持装置、２０６は未定義命令
検出回路である。
次に、Ｍ２の実施例の動作を説明する。
未定義命令以外の命令を実行する場合は、前記従来例の
動作と全く同一であるが、未定義命令コードが命令コー
ド入力線を介して未定義命令検出回路２０６に入力され
た場合、未定義命令コードの種類によって、定められた
値をレジスタ指定情報保持装置２０５に送シ、汎用レジ
スタ２０２〜２０４の指定を変更する。
動作と全く同一であるが、未定義命令コードが命令コー
ド入力線を介して未定義命令検出回路２０６に入力され
た場合、未定義命令コードの種類によって、定められた
値をレジスタ指定情報保持装置２０５に送シ、汎用レジ
スタ２０２〜２０４の指定を変更する。
以降、命令コードによるアクセス対象のレジスタとは異
なるレジスタに対してリード／ライト動作を行う。
なるレジスタに対してリード／ライト動作を行う。
尚、ｉｉｉ！２の実施例は、第１の実施例と同様に”Ｎ
ｏ−０ｐｅｒａｔｉｏｎ−命令に対して前記従来例と同
じ動作をし、前記従来例における一Ｎｏ−Ｏｐｅｒａｔ
ｉ。
ｏ−０ｐｅｒａｔｉｏｎ−命令に対して前記従来例と同
じ動作をし、前記従来例における一Ｎｏ−Ｏｐｅｒａｔ
ｉ。
ｎ”命令と同等の意味のない命令に対しても前記従来例
と同一の動作をするため、前記従来例の上位互換性を持
つ、というところが前記第１の実施例と比較して特徴的
である。
と同一の動作をするため、前記従来例の上位互換性を持
つ、というところが前記第１の実施例と比較して特徴的
である。
（発明の効果）
以上のように本発明を用いれば、従来のマイクロプロセ
ッサとの命令互換性を保ちつつ、なおかつ、従来のマイ
クロプロセッサで複数存在した、＠Ｎｏ−０ｐｅｒａｔ
ｉｏｎ″命令と同等の意味の無い命令コードｔＶ効に用
い、アクセス対象のレジスタを動的に変化させる、とい
う従来のマイクロプロセッサよル有効な命令を動作させ
ることができる。
ッサとの命令互換性を保ちつつ、なおかつ、従来のマイ
クロプロセッサで複数存在した、＠Ｎｏ−０ｐｅｒａｔ
ｉｏｎ″命令と同等の意味の無い命令コードｔＶ効に用
い、アクセス対象のレジスタを動的に変化させる、とい
う従来のマイクロプロセッサよル有効な命令を動作させ
ることができる。
１０７・・・定数発生器、２０６・・・未定義命令検出
回路、３０２・・・汎用レジスタＡＸ、３０３・・・汎
用レジスタＢＸ、３０４・・・汎用レジスタＣＸ、３０
５・・・テンポラリレジスタ。
回路、３０２・・・汎用レジスタＡＸ、３０３・・・汎
用レジスタＢＸ、３０４・・・汎用レジスタＣＸ、３０
５・・・テンポラリレジスタ。
第１図はＷ、１の実施例の構成図、第２図は第２の実施
例の構成図、第３図は実施例におけるレジスタ指定情報
保持装置の値と汎用レジスタとの対応を示す一例の図、
第４図は従来例の構成図である。
例の構成図、第３図は実施例におけるレジスタ指定情報
保持装置の値と汎用レジスタとの対応を示す一例の図、
第４図は従来例の構成図である。
Claims (1)
- 命令コードの一部分を用いてアクセス対象のレジスタを
指定するマイクロプロセッサに於て、そのレジスタ指定
の変更情報を保持する記憶手段と、前記命令コードの一
部分によってアクセスすべきレジスタを指定する信号及
び前記記憶手段の内容に従って前記レジスタに対するリ
ード／ライト信号を生成する信号発生器と、前記命令コ
ードが無効であることを検出する手段とを具備し、前記
検出手段により無効命令であることを検出したとき前記
記憶手段の内容を変更し、前記信号発生器によって以降
の命令コードによるアクセス対象のレジスタ指定とは異
なるレジスタに対してリード／ライト信号を発生する事
を特徴とするマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24271788A JPH0290228A (ja) | 1988-09-27 | 1988-09-27 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24271788A JPH0290228A (ja) | 1988-09-27 | 1988-09-27 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0290228A true JPH0290228A (ja) | 1990-03-29 |
Family
ID=17093192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24271788A Pending JPH0290228A (ja) | 1988-09-27 | 1988-09-27 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0290228A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007105337A (ja) * | 2005-10-17 | 2007-04-26 | Dainippon Printing Co Ltd | ランチボックス |
-
1988
- 1988-09-27 JP JP24271788A patent/JPH0290228A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007105337A (ja) * | 2005-10-17 | 2007-04-26 | Dainippon Printing Co Ltd | ランチボックス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5812868A (en) | Method and apparatus for selecting a register file in a data processing system | |
| US6178482B1 (en) | Virtual register sets | |
| US6338134B1 (en) | Method and system in a superscalar data processing system for the efficient processing of an instruction by moving only pointers to data | |
| US5615348A (en) | Microprocessor having register bank architecture | |
| JPH0158535B2 (ja) | ||
| US7191315B2 (en) | Method and system for tracking and recycling physical register assignment | |
| JPH0290228A (ja) | マイクロプロセッサ | |
| JP2004030224A (ja) | プロセッサ、レジスタ退避方法およびレジスタ指定方法 | |
| US4816992A (en) | Method of operating a data processing system in response to an interrupt | |
| JP3539984B2 (ja) | プロセッサ | |
| EP0787326B1 (en) | System and method for processing of memory data and communication system comprising such system | |
| JP2000029690A (ja) | デ―タ処理の方法および装置 | |
| US6711655B1 (en) | Finding available memory space by finding its associated memory transfer controller | |
| EP1139214A1 (en) | System for allowing a two word instruction to be executed in a single cycle and method therefor | |
| JP2933569B2 (ja) | 中央演算処理装置 | |
| JP4116752B2 (ja) | 計算機とその制御方法 | |
| JPS62151942A (ja) | タスク切換え方式 | |
| JP2679603B2 (ja) | マイクロコンピュータ | |
| JP2657947B2 (ja) | データ処理装置 | |
| JPH0259933A (ja) | マイクロプロセッサ | |
| JPH04296954A (ja) | メモリシステム | |
| JPH0283623A (ja) | マイクロプロセッサ | |
| JPS59121455A (ja) | プレフイクシング方式 | |
| JPH05241828A (ja) | 命令処理装置 | |
| JPH01188943A (ja) | 記号処理向きデータ処理方式 |