JPH0158535B2 - - Google Patents
Info
- Publication number
- JPH0158535B2 JPH0158535B2 JP59246717A JP24671784A JPH0158535B2 JP H0158535 B2 JPH0158535 B2 JP H0158535B2 JP 59246717 A JP59246717 A JP 59246717A JP 24671784 A JP24671784 A JP 24671784A JP H0158535 B2 JPH0158535 B2 JP H0158535B2
- Authority
- JP
- Japan
- Prior art keywords
- memory module
- memory
- power
- turned
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
- Memory System (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
この発明は、メモリスロツトに増設用のメモリ
モジユールを挿入して使うことのできるポケツト
コンピユータ等の電子機器に関する。
モジユールを挿入して使うことのできるポケツト
コンピユータ等の電子機器に関する。
＜発明の概要＞
この発明は、電源オフ時に乱数や時間情報また
は連番等の不特定情報をメモリモジユール側と本
体側のメモリに書き込むことにより、次に電源オ
ンしたとき両者の値が一致しているかどうかを判
定し、一致しているときにのみそのメモリモジユ
ールの使用を有効にするようにしたものである。
は連番等の不特定情報をメモリモジユール側と本
体側のメモリに書き込むことにより、次に電源オ
ンしたとき両者の値が一致しているかどうかを判
定し、一致しているときにのみそのメモリモジユ
ールの使用を有効にするようにしたものである。
＜発明の背景＞
ポケツトコンピユータ等において、メモリスロ
ツトに増設用メモリモジユールを挿入して使うケ
ースが良くある。メモリモジユールにはRAM、
ROMまたはROM／RAM等があり、その中にプ
ログラムやデータ等が格納されている。このよう
なポケツトコンピユータ等においては、一般にプ
ログラムやデータが何処から何処まで入つている
か、また実行中断時にはそのアドレス等を本体側
にて記憶している。したがつて若しメモリモジユ
ールがコンピユータに挿入された後に電源を切断
して新しいメモリモジユールと交換し、再び電源
を挿入して使用するような場合には、コンピユー
タ内部のプログラムがメモリモジユールのデータ
を参照して動作しようとするときメモリモジユー
ルが交換された後であるために正く動作しないこ
とがある。この問題を解決するためには、コンピ
ユータが電源投入時に以前の電源切断時と同じメ
モリモジユールが挿入されているかどうかを判断
する必要がある。そこでこのモジユール一致の判
断を行う方法として、コンピユータ本体とモジユ
ール側の両方に同じ名前を登録しておく方法が考
えられるが、名前の入力は使用者が行わねばなら
ないために操作上非常に不便であり、且つ入力を
失念する必配もある。
ツトに増設用メモリモジユールを挿入して使うケ
ースが良くある。メモリモジユールにはRAM、
ROMまたはROM／RAM等があり、その中にプ
ログラムやデータ等が格納されている。このよう
なポケツトコンピユータ等においては、一般にプ
ログラムやデータが何処から何処まで入つている
か、また実行中断時にはそのアドレス等を本体側
にて記憶している。したがつて若しメモリモジユ
ールがコンピユータに挿入された後に電源を切断
して新しいメモリモジユールと交換し、再び電源
を挿入して使用するような場合には、コンピユー
タ内部のプログラムがメモリモジユールのデータ
を参照して動作しようとするときメモリモジユー
ルが交換された後であるために正く動作しないこ
とがある。この問題を解決するためには、コンピ
ユータが電源投入時に以前の電源切断時と同じメ
モリモジユールが挿入されているかどうかを判断
する必要がある。そこでこのモジユール一致の判
断を行う方法として、コンピユータ本体とモジユ
ール側の両方に同じ名前を登録しておく方法が考
えられるが、名前の入力は使用者が行わねばなら
ないために操作上非常に不便であり、且つ入力を
失念する必配もある。
＜発明の目的＞
この発明の目的は、使用者の手間を煩わせるこ
となく電源オン時のメモリモジユールの一致判定
を自動的に行うことのできる着脱自在なメモリモ
ジユールを有する電子機器を提供することにあ
る。
となく電源オン時のメモリモジユールの一致判定
を自動的に行うことのできる着脱自在なメモリモ
ジユールを有する電子機器を提供することにあ
る。
＜発明の構成および効果＞
この発明は次のように構成される。
電源オン時に不特定情報を発生し、その不特定
情報を電子機器本体のメモリとメモリモジユール
との両方に書き込む。不特定情報としては例えば
乱数や時間情報または連番等が考えられる。
情報を電子機器本体のメモリとメモリモジユール
との両方に書き込む。不特定情報としては例えば
乱数や時間情報または連番等が考えられる。
次の電源オン時にメモリモジユールに書き込ま
れている不特定情報と電子機器本体のメモリに書
き込まれている不特定情報とを読み出し、一致し
ているかどうかを判定する。
れている不特定情報と電子機器本体のメモリに書
き込まれている不特定情報とを読み出し、一致し
ているかどうかを判定する。
そして両方の不特定情報が一致しているときに
のみそのメモリモジユールの使用を有効にする。
のみそのメモリモジユールの使用を有効にする。
以上のように構成することによつてこの発明に
よれば、使用者の手を煩わせることなく自動的に
電源オン時のメモリモジユールの一致判定を行う
ことができる。また不特定情報は自動的に確実に
メモリモジユールと電子機器本体のメモリとに書
き込まれるために、他のコンピユータでそのモジ
ユールが使われるというような心配もなくなり、
メモリモジユールのセキユリテイーを完全なもの
にすることができる。
よれば、使用者の手を煩わせることなく自動的に
電源オン時のメモリモジユールの一致判定を行う
ことができる。また不特定情報は自動的に確実に
メモリモジユールと電子機器本体のメモリとに書
き込まれるために、他のコンピユータでそのモジ
ユールが使われるというような心配もなくなり、
メモリモジユールのセキユリテイーを完全なもの
にすることができる。
＜実施例＞
第１図はこの発明の実施例であるポケツトコン
ピユータのブロツク図である。CPU１にはROM
２、RAM３、インターフエイス用LSI４、表示
用メモリ６およびメモリスロツトに入るメモリモ
ジユール８がCPUバス９を介して接続されてい
る。ROM２にはシステムの制御プログラムや高
級言語ベーシツクのインタープリタ等が入つてい
る。RAM３にはベーシツクで書かれたプログラ
ムが記憶され、またCPU１のワークエリアや演
算用レジスタさらには不特定情報記憶用のデータ
エリアである乱数用レジスタ等が割り当てられて
いる。インターフエイス用LSI４は外部入力機器
とのインターフエイスを行い、本実施例ではキー
ボード５に接続されている。信号１０はキーボー
ド用のストローブ信号であり、信号１１はその応
答信号である。表示用メモリ６は表示バツフアを
兼用し、ここに表示用データを書くとその内容が
表示体７に表示される。表示体７は液晶表示器で
構成されている。
ピユータのブロツク図である。CPU１にはROM
２、RAM３、インターフエイス用LSI４、表示
用メモリ６およびメモリスロツトに入るメモリモ
ジユール８がCPUバス９を介して接続されてい
る。ROM２にはシステムの制御プログラムや高
級言語ベーシツクのインタープリタ等が入つてい
る。RAM３にはベーシツクで書かれたプログラ
ムが記憶され、またCPU１のワークエリアや演
算用レジスタさらには不特定情報記憶用のデータ
エリアである乱数用レジスタ等が割り当てられて
いる。インターフエイス用LSI４は外部入力機器
とのインターフエイスを行い、本実施例ではキー
ボード５に接続されている。信号１０はキーボー
ド用のストローブ信号であり、信号１１はその応
答信号である。表示用メモリ６は表示バツフアを
兼用し、ここに表示用データを書くとその内容が
表示体７に表示される。表示体７は液晶表示器で
構成されている。
第２図は電源切断時のCPU１の動作を示すフ
ローチヤートである。このフローチヤートに従う
プログラムはROM２に予め入つている。尚、電
源の切断は命令によつて可能であり、また電源切
断時でもRAM３の内容は保護されている。
ローチヤートである。このフローチヤートに従う
プログラムはROM２に予め入つている。尚、電
源の切断は命令によつて可能であり、また電源切
断時でもRAM３の内容は保護されている。
CRU１が電源切断ルーチンを実行し始める
と、まず新しい乱数を求めてRAM３内に割り
当てられている演算用レジスタに格納する。乱
数の発生は公知のソフト処理によつて行う。
と、まず新しい乱数を求めてRAM３内に割り
当てられている演算用レジスタに格納する。乱
数の発生は公知のソフト処理によつて行う。
次にメモリスロツトにRAMが挿入されてい
るかどうかを判定し、RAMが挿入されている
ときはに、そうでなければに進む。
るかどうかを判定し、RAMが挿入されている
ときはに、そうでなければに進む。
乱数を書き込むメモリモジユールのRAMの
番地を求める。メモリモジユールとしては4K
バイトや8Kバイトのような複数のメモリモジ
ユールがあるので、このステツプで各メモリモ
ジユールの種類に応じた乱数格納アドレスを求
める。
番地を求める。メモリモジユールとしては4K
バイトや8Kバイトのような複数のメモリモジ
ユールがあるので、このステツプで各メモリモ
ジユールの種類に応じた乱数格納アドレスを求
める。
で求めた乱数の値をで求めた番地に格納
する。
する。
メモリモジユールにRAMがあることを示す
コード“０”をRAM３に割り当てられている
特定のレジスタ（以下モジユールNo.と呼ぶ。）
に格納する。
コード“０”をRAM３に割り当てられている
特定のレジスタ（以下モジユールNo.と呼ぶ。）
に格納する。
電源を切断する。
でメモリスロツトにRAMがないとき次に
ROMがあるかどうかを判定し、ROMがある
ならばにそうでなければに進む。
ROMがあるかどうかを判定し、ROMがある
ならばにそうでなければに進む。
メモリモジユール内のROMには各々個々の
No.があり、（IDNo.と呼ぶ。）、この内容を読み出
してRAM３に割り当てられている特定のレジ
スタ（IDレジスタと呼ぶ。）に格納する。この
IDレジスタの内容は次に電源を投入したとき
メモリスロツトにあるメモリモジユールが同一
のものかどうかを判定するのに使用される。
No.があり、（IDNo.と呼ぶ。）、この内容を読み出
してRAM３に割り当てられている特定のレジ
スタ（IDレジスタと呼ぶ。）に格納する。この
IDレジスタの内容は次に電源を投入したとき
メモリスロツトにあるメモリモジユールが同一
のものかどうかを判定するのに使用される。
モジユールNo.に“１”を設定する。これはメ
モリモジユールがROMであることを示す。
モリモジユールがROMであることを示す。
メモリスロツトにメモリモジユールが挿入さ
れていなければ“255”をモジユールNo.に入れ
る。“255”はメモリスロツトにメモリモジユー
ルがないことを示している。
れていなければ“255”をモジユールNo.に入れ
る。“255”はメモリスロツトにメモリモジユー
ルがないことを示している。
尚、演算用レジスタは電源切断時や投入時に
は演算用として使われることがないために、上
記モジユールNo.やIDNo.または乱数記憶エリア
はこの演算用レジスタと兼用することが可能で
ある。
は演算用として使われることがないために、上
記モジユールNo.やIDNo.または乱数記憶エリア
はこの演算用レジスタと兼用することが可能で
ある。
第３図は電源投入時のCPU１の動作を示す
フローチヤートである。このフローチヤートに
従うプログラムもROM２に予め書かれてい
る。
フローチヤートである。このフローチヤートに
従うプログラムもROM２に予め書かれてい
る。
電源が投入されると以下の判別ルーチンに
入る。
入る。
メモリスロツトにRAMがあるかどうかを判
定する。RAMがなければに進む。
定する。RAMがなければに進む。
電源切断時のメモリスロツトにRAMがあつ
たかどうかを調べる。即ち、モジユールNo.が
“０”ならば電源切断時にメモリスロツトに
RAMがあつたと見なしそうでなければに進
む。
たかどうかを調べる。即ち、モジユールNo.が
“０”ならば電源切断時にメモリスロツトに
RAMがあつたと見なしそうでなければに進
む。
RAM３の乱数記憶エリアである演算用レジ
スタに格納されている乱数の内容とメモリモジ
ユールの特定のアドレスに格納されている乱数
の内容が等しいかどうかを判定する。両方の内
容が等しければ電源切断時と同じモジユールが
挿入されているものと見なす。そうでなければ
に進む。
スタに格納されている乱数の内容とメモリモジ
ユールの特定のアドレスに格納されている乱数
の内容が等しいかどうかを判定する。両方の内
容が等しければ電源切断時と同じモジユールが
挿入されているものと見なす。そうでなければ
に進む。
電源投入時と電源切断時のモジユールが同じ
状態であつたので次の処理に移る。
状態であつたので次の処理に移る。
メモリスロツトにROMがあるかどうかを判
定し、なければに進む。
定し、なければに進む。
メモリスロツトにROMがあるので電源切断
時にも同じROMが挿入されていたかどうかを
判定する。まず、ここではモジユールNo.が
“１”かどうかを判定する。そうでなければ
に進む。
時にも同じROMが挿入されていたかどうかを
判定する。まず、ここではモジユールNo.が
“１”かどうかを判定する。そうでなければ
に進む。
モジユールNo.が“１”である場合にはメモリ
モジユールのIDNo.とIDレジスタに格納されて
いるIDNo.との比較を行う。両者が一致した時
点でメモリスロツトに挿入されているROMが
電源切断時のROMと同じであると判定するこ
とができる。両方のIDNo.が一致しない場合に
はに進む。
モジユールのIDNo.とIDレジスタに格納されて
いるIDNo.との比較を行う。両者が一致した時
点でメモリスロツトに挿入されているROMが
電源切断時のROMと同じであると判定するこ
とができる。両方のIDNo.が一致しない場合に
はに進む。
電源切断時と電源投入時のメモリスロツト状
態が異なつているので、その処理ルーチンに進
む。以下の処理ルーチンでは少なくとも現在
挿入されているメモリモジユールに対するアク
セスが禁止される。
態が異なつているので、その処理ルーチンに進
む。以下の処理ルーチンでは少なくとも現在
挿入されているメモリモジユールに対するアク
セスが禁止される。
メモリスロツトにメモリモジユールが挿入さ
れていないので電源切断時も同じ状態であつた
かどうかを判定する。この判定はモジユールNo.
が“255”であるかどうかによつて行う。モジ
ユールNo.が“255”でなければ途中でモジユー
ルNo.が抜き取られたとみなされるためにに進
む。
れていないので電源切断時も同じ状態であつた
かどうかを判定する。この判定はモジユールNo.
が“255”であるかどうかによつて行う。モジ
ユールNo.が“255”でなければ途中でモジユー
ルNo.が抜き取られたとみなされるためにに進
む。
の処理としては例えばモジユール内のプログ
ラムを即実行することが考えられる。またの処
理としては上記のように少なくともモジユールに
対するアクセスが禁止されるとともに、モジユー
ルが交換されていることをメツセージ表示するこ
とが考えられる。
ラムを即実行することが考えられる。またの処
理としては上記のように少なくともモジユールに
対するアクセスが禁止されるとともに、モジユー
ルが交換されていることをメツセージ表示するこ
とが考えられる。
以上の動作によつて電源オン時に挿入されてい
るメモリモジユールが、前回の電源オフ時に挿入
されていたメモリモジユールと同一のものかどう
かを自動的にしかも確実に判断することができ
る。尚、本実施例では不特定情報として乱数を使
用したが、乱数に代えて時計情報を使用してもよ
い。この時計情報を使用する場合には電源切断時
の時刻をコンピユータ側とモジユール側にそれぞ
れ書き込む。また不特定情報として連番を使用す
ることもできる。この場合にはコンピユータ本体
とモジユール側とにそれぞれ特定のカウンタを割
り当てておき、電源切断時にそれらの両方のカウ
ンタの内容を＋１する。本実施例のように乱数を
使用する場合には専用のメモリや時計回路等の特
別なハードウエアを使用することなく、簡単に実
現できる利点がある。
るメモリモジユールが、前回の電源オフ時に挿入
されていたメモリモジユールと同一のものかどう
かを自動的にしかも確実に判断することができ
る。尚、本実施例では不特定情報として乱数を使
用したが、乱数に代えて時計情報を使用してもよ
い。この時計情報を使用する場合には電源切断時
の時刻をコンピユータ側とモジユール側にそれぞ
れ書き込む。また不特定情報として連番を使用す
ることもできる。この場合にはコンピユータ本体
とモジユール側とにそれぞれ特定のカウンタを割
り当てておき、電源切断時にそれらの両方のカウ
ンタの内容を＋１する。本実施例のように乱数を
使用する場合には専用のメモリや時計回路等の特
別なハードウエアを使用することなく、簡単に実
現できる利点がある。
第１図はこの発明の実施例であるポケツトコン
ピユータのブロツク図である。第２図は同ポケツ
トコンピユータの電源オフ時のCPUの動作を示
すフローチヤートである。第３図は同ポケツトコ
ンピユータの電源オフ時のCPUの動作を示すフ
ローチヤートである。
ピユータのブロツク図である。第２図は同ポケツ
トコンピユータの電源オフ時のCPUの動作を示
すフローチヤートである。第３図は同ポケツトコ
ンピユータの電源オフ時のCPUの動作を示すフ
ローチヤートである。
Claims (1)
- 【特許請求の範囲】 １ 記録内容を保持する書き換え可能なメモリモ
ジユールが着脱自在である電子機器において、 電源オフ時に不特定情報を発生し、電子機器本
体のメモリとメモリモジユールとに書き込む不特
定情報書き込み手段と、 電源オン時にメモリモジユールに書き込まれて
いる不特定情報と電子機器本体のメモリに書き込
まれている不特定情報とを読み出し一致している
か否かを判定する手段とを備え、 両方の不特定情報が一致しているときにのみそ
のメモリモジユールの使用を有効にするようにし
た着脱自在なメモリモジユールを有する電子機
器。 ２ 前記不特定情報を書き込み手段は不特定情報
として乱数を発生する手段を含む特許請求の範囲
第１項記載の着脱自在なメモリモジユールを有す
る電子機器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59246717A JPS61123959A (ja) | 1984-11-20 | 1984-11-20 | 着脱自在なメモリモジユ−ルを有する電子機器 |
| DE19853541026 DE3541026A1 (de) | 1984-11-20 | 1985-11-19 | Elektronisches geraet, insbesondere tragbarer computer, mit loesbarem speichermodul |
| US06/800,142 US4731748A (en) | 1984-11-20 | 1985-11-20 | Pocket computer with means for checking the detachable memory module before and after power interruption |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59246717A JPS61123959A (ja) | 1984-11-20 | 1984-11-20 | 着脱自在なメモリモジユ−ルを有する電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61123959A JPS61123959A (ja) | 1986-06-11 |
| JPH0158535B2 true JPH0158535B2 (ja) | 1989-12-12 |
Family
ID=17152596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59246717A Granted JPS61123959A (ja) | 1984-11-20 | 1984-11-20 | 着脱自在なメモリモジユ−ルを有する電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4731748A (ja) |
| JP (1) | JPS61123959A (ja) |
| DE (1) | DE3541026A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440693A (en) * | 1990-07-19 | 1995-08-08 | International Business Machines Corp. | Personal computer with drive identification |
| US5734819A (en) * | 1994-10-12 | 1998-03-31 | International Business Machines Corporation | Method and apparatus for validating system operation |
| US6134616A (en) * | 1996-10-28 | 2000-10-17 | International Business Machines Corporation | Method and apparatus for dynamic re-enumeration and reconfiguration of computer devices after system hibernation |
| DE10002203B4 (de) * | 2000-01-19 | 2009-12-10 | Robert Bosch Gmbh | Verfahren zum Schutz eines Mikrorechner-Systems gegen Manipulation von in einer Speicheranordnung des Mikrorechner-Systems gespeicherten Daten |
| DE10211036A1 (de) * | 2002-03-13 | 2003-10-09 | Fujitsu Siemens Computers Gmbh | Zugangsschutz |
| JP2004348579A (ja) * | 2003-05-23 | 2004-12-09 | Mitsubishi Electric Corp | データ不正使用防止装置 |
| JP2005018464A (ja) * | 2003-06-26 | 2005-01-20 | Mitsubishi Electric Corp | 情報処理装置、情報処理方法および記憶媒体 |
| WO2005111772A2 (en) | 2004-05-13 | 2005-11-24 | Matsushita Electric Industrial Co., Ltd. | An information processing apparatus, an integrated circuit, a data transfer controlling method, a data transfer controlling program, a program storage medium, a program transmission medium and a data storage medium |
| JP5065857B2 (ja) * | 2007-11-02 | 2012-11-07 | 京セラドキュメントソリューションズ株式会社 | 情報処理装置，電子機器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4400783A (en) * | 1980-09-05 | 1983-08-23 | Westinghouse Electric Corp. | Event-logging system |
| JPS5764397A (en) * | 1980-10-03 | 1982-04-19 | Olympus Optical Co Ltd | Memory device |
| GB2101370A (en) * | 1981-06-26 | 1983-01-12 | Philips Electronic Associated | Digital data apparatus with memory interrogation |
| US4564922A (en) * | 1983-10-14 | 1986-01-14 | Pitney Bowes Inc. | Postage meter with power-failure resistant memory |
-
1984
- 1984-11-20 JP JP59246717A patent/JPS61123959A/ja active Granted
-
1985
- 1985-11-19 DE DE19853541026 patent/DE3541026A1/de active Granted
- 1985-11-20 US US06/800,142 patent/US4731748A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61123959A (ja) | 1986-06-11 |
| US4731748A (en) | 1988-03-15 |
| DE3541026C2 (ja) | 1989-02-23 |
| DE3541026A1 (de) | 1986-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4324810B2 (ja) | マイクロコンピュータ、電子機器及びフラッシュメモリのプロテクト方式 | |
| JPS6122828B2 (ja) | ||
| EP0398189B1 (en) | Noncacheable address random access memory | |
| US4460972A (en) | Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip | |
| JP2021515308A (ja) | デバイスをデバッグするときにメタデータにアクセスするための装置及び方法 | |
| JPH0724029B2 (ja) | エミュレーション装置 | |
| JPS61123959A (ja) | 着脱自在なメモリモジユ−ルを有する電子機器 | |
| US7373491B2 (en) | Processor with versatile external memory interface | |
| JP4047281B2 (ja) | キャッシュメモリをメインメモリに同期させる方法 | |
| KR880011676A (ko) | 캐쉬 메모리를 사용한 블록 액세스 방식 | |
| JPS58197553A (ja) | プログラム監視装置 | |
| EP0020972A1 (en) | Program controlled microprocessing apparatus | |
| US7130950B1 (en) | Providing access to memory configuration information in a computer | |
| EP1615107A2 (en) | Information processing apparatus, memory managing program, and memory managing method | |
| JP2004318877A (ja) | 知的な待ち方法 | |
| JP2817267B2 (ja) | ブレークアドレス検出装置 | |
| KR100195221B1 (ko) | 프로그램 수행시 명령어의 실행 횟수 측정장치 | |
| JPS58201157A (ja) | バンクメモリの制御回路 | |
| JPH0652507B2 (ja) | マイクロコンピユ−タの開発装置 | |
| JP2026031027A (ja) | マイクロプロセッサ、および、マイクロプロセッサのデバッグ方法 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JPH06187520A (ja) | Ｉｃメモリカード | |
| JPS6229813B2 (ja) | ||
| JPH07141174A (ja) | レジスタ装置 | |
| JPS63237143A (ja) | プログラマブルコントロ−ラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |