JPH0290334A - 障害検出回路のシミュレーション方式 - Google Patents
障害検出回路のシミュレーション方式Info
- Publication number
- JPH0290334A JPH0290334A JP63243687A JP24368788A JPH0290334A JP H0290334 A JPH0290334 A JP H0290334A JP 63243687 A JP63243687 A JP 63243687A JP 24368788 A JP24368788 A JP 24368788A JP H0290334 A JPH0290334 A JP H0290334A
- Authority
- JP
- Japan
- Prior art keywords
- detection circuit
- fault detection
- logic
- fault
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置の診断方式に係り、特に稼働中
に発生する障害に対する障害検出回路の動作確認に好適
な論理シミュレーション方式に関する。
に発生する障害に対する障害検出回路の動作確認に好適
な論理シミュレーション方式に関する。
大型計算機をはじめとする情報処理装置は一般にその用
途の多用性、公共性、実時間性等から高度の信頼性が要
求されている。これに対応するために情報処理装置の一
部として障害検出回路や自動回復機構や保守機能があら
かじめ組み込まれている。情報処理装置の稼働中に発生
した障害を障害検出回路が検出すると同時に、その障害
の原因となった故障を含む不良交換単位（パッケージ）
を指摘し、交換することにより、速やかに故障状態から
回復させることが装置診断の役割りである。
途の多用性、公共性、実時間性等から高度の信頼性が要
求されている。これに対応するために情報処理装置の一
部として障害検出回路や自動回復機構や保守機能があら
かじめ組み込まれている。情報処理装置の稼働中に発生
した障害を障害検出回路が検出すると同時に、その障害
の原因となった故障を含む不良交換単位（パッケージ）
を指摘し、交換することにより、速やかに故障状態から
回復させることが装置診断の役割りである。
装置診断の性能を表現する指標として、検出率。
分解能が従来から用いられている。検出率は装置内で発
生した障害を検出する能力を示す指標であり、分解能は
障害を検出した際にその原因となった不良交換部品の位
置を絞り込む能力を示す指標である。これら検出率２分
解能の値は障害検出回路を装置内にどのように組み込み
、配置するかによって決定される。性能の良い装置診断
を実現するためには検出率２分解能の高い障害検出回路
を設計することが重要であり、そのためには検出率。
生した障害を検出する能力を示す指標であり、分解能は
障害を検出した際にその原因となった不良交換部品の位
置を絞り込む能力を示す指標である。これら検出率２分
解能の値は障害検出回路を装置内にどのように組み込み
、配置するかによって決定される。性能の良い装置診断
を実現するためには検出率２分解能の高い障害検出回路
を設計することが重要であり、そのためには検出率。
分解能を論理設計段階で正確に評価することが不可欠で
ある。
ある。
従来、検出率９分解能のＨ１算は装置全体の論理図を人
手でトレースして得られた情報をもとに、行われていた
。近年、部品の高集積化に伴う装置の大規模化とともに
人手工数の急増および人手作業のミスによる信頼度の低
下が顕在化し、自動化が切望されていた。
手でトレースして得られた情報をもとに、行われていた
。近年、部品の高集積化に伴う装置の大規模化とともに
人手工数の急増および人手作業のミスによる信頼度の低
下が顕在化し、自動化が切望されていた。
このような背景から、障害検出回路の検出率。
分解能の計算および障害検出不能領域の表示の自動化を
目的としたＥ ＬＴ（Ｅｒｒｏｒ Ｌａｔｃｈ Ｔｒａ
ｃｅ）法が、デザイン・オートメーション・コンファレ
ンス（１９８１）・プロシーディングの第３５５頁から
第３５９頁（ＤＡＣ（１９８１）、ｐ ｐ ３５５〜３
５９）において述べられている。このＥＬＴ法により設
計段階で障害検出回路の性能を容易に把握でき、必要に
応じて性能向上のための設計変更が可能となる。
目的としたＥ ＬＴ（Ｅｒｒｏｒ Ｌａｔｃｈ Ｔｒａ
ｃｅ）法が、デザイン・オートメーション・コンファレ
ンス（１９８１）・プロシーディングの第３５５頁から
第３５９頁（ＤＡＣ（１９８１）、ｐ ｐ ３５５〜３
５９）において述べられている。このＥＬＴ法により設
計段階で障害検出回路の性能を容易に把握でき、必要に
応じて性能向上のための設計変更が可能となる。
上記従来技術は、障害検出回路の動作確認の自動化とい
う点については配慮がされておらず、装置の論理規模の
拡大（すなわち、障害検出回路の数の増大）に伴う障害
検出回路の動作確認に要する人手工数の増大、および人
手作業（障害検出回路とそのチエツク対象論理の対応づ
け等）のミスに伴う信頼性の低下が、依然として問題の
ままであった。
う点については配慮がされておらず、装置の論理規模の
拡大（すなわち、障害検出回路の数の増大）に伴う障害
検出回路の動作確認に要する人手工数の増大、および人
手作業（障害検出回路とそのチエツク対象論理の対応づ
け等）のミスに伴う信頼性の低下が、依然として問題の
ままであった。
また、上記従来技術では、障害検出回路の守備範囲内に
発生する障害は、該障害検出回路によって１００％検出
可能であることを前提として性能評価（検出率２分解能
の計算）を行っているが、該障害検出回路が動作不能で
あっては、その評価も役に立たないので、動作確認は重
要である。
発生する障害は、該障害検出回路によって１００％検出
可能であることを前提として性能評価（検出率２分解能
の計算）を行っているが、該障害検出回路が動作不能で
あっては、その評価も役に立たないので、動作確認は重
要である。
本発明の目的は、このような従来の問題を解決し、情報
処理装置の論理設計情報にもとづき、自動的に高精度な
障害検出回路の動作確認を行え、装置の論理規模の増大
に伴う障害検出回路の動作確認に伴う人手工数を削減可
能とする障害検出回路のシミュレーション方式を提供す
ることにある。
処理装置の論理設計情報にもとづき、自動的に高精度な
障害検出回路の動作確認を行え、装置の論理規模の増大
に伴う障害検出回路の動作確認に伴う人手工数を削減可
能とする障害検出回路のシミュレーション方式を提供す
ることにある。
上記目的を達成するため、本発明の障害検出回路のシミ
ュレーション方式は、情報処理装置の稼働中に発生した
障害を検出するために、前記装置内に組み込まれた障害
検出回路に対応して、論理設計段階で該障害検出回路を
障害検出（点灯）せしめる検証データを用いて、前記障
害検出回路が正常に動作するか否かを確認する論理シミ
ュレーション方式において、情報処理装置の論理設計情
報を入力とし、該論理設計情報から障害を検出する回路
と、該障害検出回路が検出対象とする回路群（レジスタ
群）を含む障害検出回路の検出可能領域（守備範囲）を
自動的に抽出する手段と、障害検出回路の動作確認のた
めの検証データを自動的に作成する手段と、該検証デー
タを前記障害検出回路の守備範囲内の特定部分に適用さ
せ、論理シミュレーションを実行し、前記障害検出回路
が正常に動作するか否かを確認する手段とを有すること
に特徴がある。
ュレーション方式は、情報処理装置の稼働中に発生した
障害を検出するために、前記装置内に組み込まれた障害
検出回路に対応して、論理設計段階で該障害検出回路を
障害検出（点灯）せしめる検証データを用いて、前記障
害検出回路が正常に動作するか否かを確認する論理シミ
ュレーション方式において、情報処理装置の論理設計情
報を入力とし、該論理設計情報から障害を検出する回路
と、該障害検出回路が検出対象とする回路群（レジスタ
群）を含む障害検出回路の検出可能領域（守備範囲）を
自動的に抽出する手段と、障害検出回路の動作確認のた
めの検証データを自動的に作成する手段と、該検証デー
タを前記障害検出回路の守備範囲内の特定部分に適用さ
せ、論理シミュレーションを実行し、前記障害検出回路
が正常に動作するか否かを確認する手段とを有すること
に特徴がある。
障害検出回路の代表的な例としてパリティ・ジェネレー
タ（Ｐ Ｇ）とパリティ・チエッカ（ｐｃ）があり、こ
れらは情報処理装置で広く利用されている。第３図にパ
リティ・ジェネレータとパリティ・チエッカの一般的使
用例を示す。入力側のレジスタ３１０と出力側のレジス
タ３４０との間のデータ転送路３３０内で発生した１ビ
ツト・エラーをパリティ・チエッカ（ＰＣ）３５０で検
出することができる。入力側のレジスタ３１０をパリテ
ィ・ジェネレート対象レジスタ（ＰＧＲ）、出力側のレ
ジスタ３４０をパリティ・チエツク対象レジスタ（Ｐ
ＣＲ）と称する。データ転送路３３０内で故障が発生し
、パリティ・チエッカ（ＰＣ）３５０がその故障を検出
すると障害検出表示ラッチ（ＣＨＫ）３６０が点灯し、
これによりシステムは障害の発生を検知することができ
る。
タ（Ｐ Ｇ）とパリティ・チエッカ（ｐｃ）があり、こ
れらは情報処理装置で広く利用されている。第３図にパ
リティ・ジェネレータとパリティ・チエッカの一般的使
用例を示す。入力側のレジスタ３１０と出力側のレジス
タ３４０との間のデータ転送路３３０内で発生した１ビ
ツト・エラーをパリティ・チエッカ（ＰＣ）３５０で検
出することができる。入力側のレジスタ３１０をパリテ
ィ・ジェネレート対象レジスタ（ＰＧＲ）、出力側のレ
ジスタ３４０をパリティ・チエツク対象レジスタ（Ｐ
ＣＲ）と称する。データ転送路３３０内で故障が発生し
、パリティ・チエッカ（ＰＣ）３５０がその故障を検出
すると障害検出表示ラッチ（ＣＨＫ）３６０が点灯し、
これによりシステムは障害の発生を検知することができ
る。
このパリティ・ジェネレート対象レジスタ（ＰＧＲ）と
パリティ・チエツク対象レジスタ（ＰＣＲ）とで囲まれ
たデータ転送路、すなわち障害検出表示ラッチが点灯時
にその原因となる故障を含んだ範囲を、障害検出回路の
守備範囲と称する。
パリティ・チエツク対象レジスタ（ＰＣＲ）とで囲まれ
たデータ転送路、すなわち障害検出表示ラッチが点灯時
にその原因となる故障を含んだ範囲を、障害検出回路の
守備範囲と称する。
従来、論理設計情報から自動的にこの障害検出回路の守
備範囲を認識する方式がある。この方式で認識された守
備範囲内に発生する障害は、該守備範囲対象の障害検出
回路によって１００％障害検出される。すなわち、障害
検出表示ラッチが点灯する。
備範囲を認識する方式がある。この方式で認識された守
備範囲内に発生する障害は、該守備範囲対象の障害検出
回路によって１００％障害検出される。すなわち、障害
検出表示ラッチが点灯する。
そこで、本発明では逆に、この障害検出回路の守備範囲
内の任意の特定部分に擬似障害を発生させるような検証
データを用いて、論理シミュレーションを実行する。こ
こで用いる検証データは、論理のＡＮＤ、ＯＲ等のゲー
トを認識することにより、各論理に接続される信号が、
固定、可変パターンのいずれかに決定でき、擬似障害を
発゛生させたい時に、固定信号を反転させることにより
、作り込みが可能となり、信号の組合せも限定可能とな
る。
内の任意の特定部分に擬似障害を発生させるような検証
データを用いて、論理シミュレーションを実行する。こ
こで用いる検証データは、論理のＡＮＤ、ＯＲ等のゲー
トを認識することにより、各論理に接続される信号が、
固定、可変パターンのいずれかに決定でき、擬似障害を
発゛生させたい時に、固定信号を反転させることにより
、作り込みが可能となり、信号の組合せも限定可能とな
る。
また、擬似障害を発生させる場所も、レジスタに接続さ
れている信号を対象にすることにより限定した数となり
、論理シミュレーション上での実行時間の制約からも、
実現可能な数値となる。こうして実施された論理シミュ
レーションの結果より、論理設計段階で、障害検出表示
ラッチが点灯するかどうか、すなわち障害検出回路が正
常に動作するか否かを確認することができる。これによ
り、障害検出のためのチエツク論理が正しくない等動作
不能の場合、論理設計段階で障害検出回路の論理変更を
行うことができる。
れている信号を対象にすることにより限定した数となり
、論理シミュレーション上での実行時間の制約からも、
実現可能な数値となる。こうして実施された論理シミュ
レーションの結果より、論理設計段階で、障害検出表示
ラッチが点灯するかどうか、すなわち障害検出回路が正
常に動作するか否かを確認することができる。これによ
り、障害検出のためのチエツク論理が正しくない等動作
不能の場合、論理設計段階で障害検出回路の論理変更を
行うことができる。
以下、本発明の一実施例を、図面により詳細に説明する
。
。
第１図は、本発明の実施例を示す障害検出回路のシミュ
レーション方式の処理フローチャー１−である。ここで
、１は本実施例での障害検出回路のシミュレーションの
処理手順の概要を示している。
レーション方式の処理フローチャー１−である。ここで
、１は本実施例での障害検出回路のシミュレーションの
処理手順の概要を示している。
入力情報は、制御情報１０と設計情報２０である。制御
情報１０は障害検出回路を識別するために必要となる補
助情報や守備範囲抽出を制御する情報、あるいは検証デ
ータ作成を制御する情報からなる。設計情報２０は対象
となる装置の論理結線情報であり、装置を構成する部品
間の結線関係および部品内のゲートやラッチ等の論理要
素間の結線関係を示す。出力情報は障害検出回路のシミ
ュレーション実行後、ステップ３０で障害検出回路が正
常に動作するか否かの確認が行われ、その結果正常に動
作しなければ、設計情報２０内の障害検出回路の論理変
更をする（ステップ４０）など、フィードバックされた
設計情報５０である。
情報１０は障害検出回路を識別するために必要となる補
助情報や守備範囲抽出を制御する情報、あるいは検証デ
ータ作成を制御する情報からなる。設計情報２０は対象
となる装置の論理結線情報であり、装置を構成する部品
間の結線関係および部品内のゲートやラッチ等の論理要
素間の結線関係を示す。出力情報は障害検出回路のシミ
ュレーション実行後、ステップ３０で障害検出回路が正
常に動作するか否かの確認が行われ、その結果正常に動
作しなければ、設計情報２０内の障害検出回路の論理変
更をする（ステップ４０）など、フィードバックされた
設計情報５０である。
設計情報５０は、以上ステップ３０〜４０のフィードバ
ックをすべての障害検出回路に対して繰り返すことによ
り完成され、設計情報２０より洗練されている。処理は
障害検出回路の守備範囲抽出処理部２００．検証データ
自動作成部３００゜論理シミュレーション部４００に大
別される。従来は、設計情報から人手にて障害検出回路
とその守備範囲を認識し検証データを作成して、論理シ
ミュレーションを実行していたのに対し、本実施例では
、これを自動化している。以下に各処理の詳細を説明す
る。
ックをすべての障害検出回路に対して繰り返すことによ
り完成され、設計情報２０より洗練されている。処理は
障害検出回路の守備範囲抽出処理部２００．検証データ
自動作成部３００゜論理シミュレーション部４００に大
別される。従来は、設計情報から人手にて障害検出回路
とその守備範囲を認識し検証データを作成して、論理シ
ミュレーションを実行していたのに対し、本実施例では
、これを自動化している。以下に各処理の詳細を説明す
る。
第２図は、第１図における守備範囲抽出処理部２００の
処理手順を示すフローチャートである。
処理手順を示すフローチャートである。
以下、第２図のフローに従い、守備範囲抽出処理につい
て説明する。
て説明する。
まず、入力された設計情報２０から障害検出回路の識別
と守備範囲の始点、停止点（終点）の抽出を行う（ステ
ップ２１０）。障害検出回路は障害検出表示ラッチ、パ
リティ・ジェネレータ（ＰＧ）。
と守備範囲の始点、停止点（終点）の抽出を行う（ステ
ップ２１０）。障害検出回路は障害検出表示ラッチ、パ
リティ・ジェネレータ（ＰＧ）。
パリティ・チエッカ（ＰＣ）やその他のチエツク回路か
らなる。代表例としてパリティ・ジェネレータ（ＰＧ）
とパリティ・チエッカ（ｐｃ）を用いると、第３図で説
明したように、守備範囲の始点と停止点はそれぞれ障害
検出表示ラッチ（ＣＨＫ）とパリティ・ジェネレート対
象レジスタ（ＰＧＲ）、パリティ・チエツク対象レジス
タ（Ｐ ＣＲ）である。
らなる。代表例としてパリティ・ジェネレータ（ＰＧ）
とパリティ・チエッカ（ｐｃ）を用いると、第３図で説
明したように、守備範囲の始点と停止点はそれぞれ障害
検出表示ラッチ（ＣＨＫ）とパリティ・ジェネレート対
象レジスタ（ＰＧＲ）、パリティ・チエツク対象レジス
タ（Ｐ ＣＲ）である。
次に、障害検出回路を始点として登録しくステップ２２
０）、該始点である障害検出回路よりバックトレースを
開始して、着目素子のソース素子を順次取り出す（ステ
ップ２３０）。このとき、従来手法と同じく当該素子が
障害検出回路の守備範囲の境界点、すなわち前記停止点
に到達した場合には（ステップ２４０）、その素子に対
して１〜レースを終了する。停止点でない場合には、そ
の素子を守備範囲に含まれるものとして登録する（ステ
ップ２５０）。すべてのソース素子が何らかの形で停止
点となった場合に処理を終了する（ステップ２６０）。
０）、該始点である障害検出回路よりバックトレースを
開始して、着目素子のソース素子を順次取り出す（ステ
ップ２３０）。このとき、従来手法と同じく当該素子が
障害検出回路の守備範囲の境界点、すなわち前記停止点
に到達した場合には（ステップ２４０）、その素子に対
して１〜レースを終了する。停止点でない場合には、そ
の素子を守備範囲に含まれるものとして登録する（ステ
ップ２５０）。すべてのソース素子が何らかの形で停止
点となった場合に処理を終了する（ステップ２６０）。
このステップ２１０〜２６０の処理をすべての障害検出
回路について繰り返すことにより、守備範囲の抽出が行
われる。
回路について繰り返すことにより、守備範囲の抽出が行
われる。
第４図は、障害検出回路の守備範囲の概念図を示したも
のである。ここで、４１０は障害検出回路、４１１は障
害検出回路４１０の守備範囲、４１２〜４１５は交換単
位、４．１６，４１７は論理シミュレーション開始点で
ある。
のである。ここで、４１０は障害検出回路、４１１は障
害検出回路４１０の守備範囲、４１２〜４１５は交換単
位、４．１６，４１７は論理シミュレーション開始点で
ある。
守備範囲４１１内に論理シミュレーション開始点４１６
，４１７を指定する。この開始点は守備範囲内ならば自
由に指定することが可能で、例えば第１図の制御情報１
０により人手で障害検出回路４１０からのゲート段数や
ラッチ段数などの距離を用いて指定したり、乱数などを
用いて各障害検出回路毎に開始点を指定することができ
る。
，４１７を指定する。この開始点は守備範囲内ならば自
由に指定することが可能で、例えば第１図の制御情報１
０により人手で障害検出回路４１０からのゲート段数や
ラッチ段数などの距離を用いて指定したり、乱数などを
用いて各障害検出回路毎に開始点を指定することができ
る。
最後に、論理シミュレーション開始点４１６゜４１７に
対して擬似障害を発生させるような検証データを作成し
て（処理ブロック３００）、論理シミュレーションを実
行する（処理ブロック４００）。
対して擬似障害を発生させるような検証データを作成し
て（処理ブロック３００）、論理シミュレーションを実
行する（処理ブロック４００）。
検証データ自動作成部３００では、論理シミュレーショ
ン開始点を指定する場合と同様に、制御情報１０を用い
て人手により検証データを指定したり、チエツク論理に
応じて内蔵されたルールテーブルを用いて、乱数や障害
検出回路からの距離などのパラメータによって検証デー
タを自動的に作成することが可能である。
ン開始点を指定する場合と同様に、制御情報１０を用い
て人手により検証データを指定したり、チエツク論理に
応じて内蔵されたルールテーブルを用いて、乱数や障害
検出回路からの距離などのパラメータによって検証デー
タを自動的に作成することが可能である。
このように、本実施例においては、従来人手で論理図を
用いて障害検出回路とそのチエツク対象論理回路群を対
応づけ、検証データを作成し、実行していた論理シミュ
レーション（障害検出回路の動作確認）を、論理情報フ
ァイルを入力して、自動的に守備範囲を認識し、検証デ
ータを作成して論理シミュレーションを実行することに
より、人手工数を大幅に削減できる。また５人手作業に
伴うミスによる障害検出回路の動作確認の精度劣化を防
ぐことができる。さらに、動作確認を設計段階で容易に
行うことができるため、動作不能の場合の論理変更、検
出精度向上のチエツク論理変更を促進できる。
用いて障害検出回路とそのチエツク対象論理回路群を対
応づけ、検証データを作成し、実行していた論理シミュ
レーション（障害検出回路の動作確認）を、論理情報フ
ァイルを入力して、自動的に守備範囲を認識し、検証デ
ータを作成して論理シミュレーションを実行することに
より、人手工数を大幅に削減できる。また５人手作業に
伴うミスによる障害検出回路の動作確認の精度劣化を防
ぐことができる。さらに、動作確認を設計段階で容易に
行うことができるため、動作不能の場合の論理変更、検
出精度向上のチエツク論理変更を促進できる。
以上説明したように、本発明によれば、対象としている
装置の論理情報とそれを補足するわずかな制御情報を与
えるだけで自動的に障害検出回路の動作確認が可能であ
り、人手工数を７０〜８０％削減できる効果がある。ま
た、人手作業に伴うミスを除去できるので、動作確認精
度が向」〕シ、これにより論理設計へのフィードバック
も正確となる。このため、従来、情報処理装置において
、障害検出回路の検証が不十分だったためにユーザサイ
ドでの障害発生時に正常動作せずに検出できなかった不
良を的確に補えることが可能となり、障害回復処理の作
業時間の短縮に寄与することができる。
装置の論理情報とそれを補足するわずかな制御情報を与
えるだけで自動的に障害検出回路の動作確認が可能であ
り、人手工数を７０〜８０％削減できる効果がある。ま
た、人手作業に伴うミスを除去できるので、動作確認精
度が向」〕シ、これにより論理設計へのフィードバック
も正確となる。このため、従来、情報処理装置において
、障害検出回路の検証が不十分だったためにユーザサイ
ドでの障害発生時に正常動作せずに検出できなかった不
良を的確に補えることが可能となり、障害回復処理の作
業時間の短縮に寄与することができる。
第１図は、本発明の実施例を示す障害検出回路のシミュ
レーション方式の処理フローチャート、第２図は第１図
における障害検出回路の守備範囲抽出処理部の処理フロ
ーチャート、第３図はパリティ・ジェネレータ、パリテ
ィ・チエッカの使用例を示す図、第４図は障害検出回路
と対象守備範囲の概念図を示す図である。 ■＝障害検出回路のシミュレーション方式の処理手順、
１０：制御情報、２０．５０：設計情報。 ３０：動作確認の判定処理、４０：論理変更処理。 ２００：障害検出回路の守備範囲抽出処理部、３００：
検証データ自動作成処理部、４００：論理シミュレーシ
ョン部。 代 理 人
レーション方式の処理フローチャート、第２図は第１図
における障害検出回路の守備範囲抽出処理部の処理フロ
ーチャート、第３図はパリティ・ジェネレータ、パリテ
ィ・チエッカの使用例を示す図、第４図は障害検出回路
と対象守備範囲の概念図を示す図である。 ■＝障害検出回路のシミュレーション方式の処理手順、
１０：制御情報、２０．５０：設計情報。 ３０：動作確認の判定処理、４０：論理変更処理。 ２００：障害検出回路の守備範囲抽出処理部、３００：
検証データ自動作成処理部、４００：論理シミュレーシ
ョン部。 代 理 人
Claims (1)
- １、情報処理装置の稼働中に発生した障害を検出するた
めに、前記装置内に組み込まれた障害検出回路に対応し
て、論理設計段階で該障害検出回路を障害検出（点灯）
せしめる検証データを用いて、前記障害検出回路が正常
に動作するか否かを確認する論理シミュレーション方式
において、情報処理装置の論理設計情報を入力とし、該
論理設計情報から障害を検出する回路と、該障害検出回
路が検出対象とする回路群（レジスタ群）を含む障害検
出回路の検出可能領域（守備範囲）を自動的に抽出する
手段と、障害検出回路の動作確認のための検証データを
自動的に作成する手段と、該検証データを前記障害検出
回路の守備範囲内の特定部分に適用させ、論理シミュレ
ーションを実行し、前記障害検出回路が正常に動作する
か否かを確認する手段とを有することを特徴とする障害
検出回路のシミュレーション方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63243687A JPH0290334A (ja) | 1988-09-28 | 1988-09-28 | 障害検出回路のシミュレーション方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63243687A JPH0290334A (ja) | 1988-09-28 | 1988-09-28 | 障害検出回路のシミュレーション方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0290334A true JPH0290334A (ja) | 1990-03-29 |
Family
ID=17107493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63243687A Pending JPH0290334A (ja) | 1988-09-28 | 1988-09-28 | 障害検出回路のシミュレーション方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0290334A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8276108B2 (en) | 2008-07-01 | 2012-09-25 | Fujitsu Limited | Circuit design apparatus and circuit design method |
-
1988
- 1988-09-28 JP JP63243687A patent/JPH0290334A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8276108B2 (en) | 2008-07-01 | 2012-09-25 | Fujitsu Limited | Circuit design apparatus and circuit design method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ball et al. | Effects and detection of intermittent failures in digital systems | |
| US11520963B2 (en) | System and method for formal fault propagation analysis | |
| CN110543420B (zh) | 一种软件测试方法、系统、终端及存储介质 | |
| US20180364298A1 (en) | System and method for formal circuit verification | |
| US10605863B2 (en) | Mapping physical shift failures to scan cells for detecting physical faults in integrated circuits | |
| Toth et al. | Automated database-driven digital testing | |
| CN100428174C (zh) | 一种嵌入式故障注入系统及其方法 | |
| Sun et al. | Effect-cause intra-cell diagnosis at transistor level | |
| EP3553681B1 (en) | Method and apparatus for error test coverage determination for a circuit by simulation | |
| JPH0290334A (ja) | 障害検出回路のシミュレーション方式 | |
| US11816410B2 (en) | System and method for formal fault propagation analysis | |
| Bashkow et al. | A programming system for detection and diagnosis of machine malfunctions | |
| EP3642637B1 (en) | System and method for formal fault propagation analysis | |
| CN106802848A (zh) | 一种寄存器传输级n模冗余验证方法 | |
| CN120596322B (zh) | 故障注入测试方法、装置、计算机设备及存储介质 | |
| CN110598320B (zh) | 一种基于硬件仿真加速器的指令集模拟器校准方法 | |
| JPH0391846A (ja) | 障害検出回路の相互関係図生成方式 | |
| JP2008134808A (ja) | 論理回路の機能検証装置、機能カバレッジアイテムの検証方法及びプログラム | |
| Sun et al. | An FPGA-Based Emulation Platform for Functional Safety Verification in Automotive SoC Systems | |
| CN101802794B (zh) | 飞行器机载系统的运行软件的调试方法和实施该方法的设备 | |
| JPS6310244A (ja) | 故障辞書作成方法 | |
| JPH0259935A (ja) | 論理装置の故障診断辞書作成方式 | |
| CN117453470A (zh) | 一种系统级芯片中存储体的校验方法、装置、设备及介质 | |
| Rifenberg | Safeguard Data‐Processing System: The Dictionary Approach to Digital Maintenance | |
| Darty et al. | Built-in diagnostics for advanced power management |