JPH02923A - 液晶表示デバイスの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、透明な基板上に、少なくとも１組の不透明な
事実上平行なアドレス導体と、個々の画素電極のマトリ
ックスアレーと、スイッチング素子とを形成する工程を
有し、このスイッチング素子の夫々は画素電極を該スイ
ッチング素子に電気的に接続する相互接続部が設けられ
て各画素位置に隣接して位置されまたこれ等スイッチン
グ素子を経て画素電極がアドレス導体に接続される、個
々に動作可能な液晶画素のマトリックスを有する種類の
液晶表示デバイスの製造方法に関するものである。

アクティブマトリックスアドレス液晶表示デバイス（ａ
ｃｔｉｖｅ　ｍａｔｒｉｘ　ａｄｄｒｅｓｓｅｄ　１ｉ
ｑｕｉｄ　ｃｒｙｓｔａｌｄｉｓｐｌａｙ）は英数字ま
たはビデオ、例えばＴＶ、情報の表示に適している。こ
の表示デバイスは、代表的には極めて多数おそらくは２
００．０００またはそれ以上の画素より成ることができ
る。

ＴＶ画像の表示に適し、薄膜トランジスタ（ＴＰＴ）を
スイッチング素子として使用した液晶表示デバイスの公
知の例では、画素は、行と列のマトリックスに配され、
一方の基板上の各駆動電極と他方の基板上に支持された
１つの共通電極の対向した部分とで、対向電極間に液晶
を配して形成される。

ＴＰＴは、関係の駆動電極と接続された各ＴＰＴのドレ
ーン電極を有する一方の基板上に、それ等の各画素の駆
動電極と隣接して側方に位置される。同じ列のすべての
ＴＰＴのソース電極は画素の隣接列間を延在する１組の
列導体の各１つに接続され、この列導体にはデータ信号
が加えられる。同じ行のすべてのＴＰＴのゲート電極は
画素の隣接行間を延在する１組の行導体の各１つに接続
され、この行導体には、スイッチング（ゲーティング）
信号が加えれる。このデバイスは、各列のすべてのＴＰ
Ｔを順ぐりにターンオンするように行導体を１時１行に
順次に反復して走査することにより、またデイスプレィ
を形成するように画素の各行に対して略々同期的にデー
タ信号を列導体に加えることにより駆動される。ＴＰＴ
がオン状態にある時データ信号が関係の画素駆動電極に
加えられ、かくして画素を充電する。行走査信号の停止
によってＴＰＴがターンオフされていると、電荷が、関
係の画素に該画素が次に行走査信号でアドレスされる迄
蓄えられるが、これは、普通ビデオデイスプレィの場合
には次のフィールド周期においてである。

別のタイプの公知のアクティブマトリックス液晶表示デ
バイスは、２端子非線形素子例えば背中合せ（ｂａｃｋ
−ｔｏ−ｂａｃｋ）ダイオード、ダイオードリングまた
はＭＩＭ　（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔ
ａｌ）デバイスのようなダイオード構造をスイッチング
素子として使用する。前と同様に、画素は行と列のマト
リックスアレーに配される。けれども、これ等のデバイ
スでは、一方の組のアドレス導体すなわち行走査導体は
一方の基板上に支持され、他方の組のアドレス導体すな
わちデータ列導体は他方の基板上に支持される。画素は
、間をアドレス導体が延在する一方の基板上に支持され
た個々の画素電極と、他方の基板上に支持されたアドレ
ス導体の上方部分とにより、その間の液晶材料と共に形
成される。個々の画素電極は、電極の側方に配設された
非線形スイッチング素子を経て関係のアドレス導体に夫
々接続される。非線形スイッチング素子はしきい値特性
を示し、このしきい値を超えた走査およびデータ電圧の
アドレス列の組への印加が、画素の充電を生じる。前と
同じように、画素は表示を形成するように１時１列に順
次にアドレスされる。

両タイプの液晶表示デバイスは透過モードで作動され、
この場合価々の画素はシャッターとして働いてデバイス
の一方の側に位置する光源よりデバイスを通って他方の
側への光の透過を制御し、こ＼で発生された表示が眺め
られる。この表示デバイスは、不透明な領域例えばスイ
ッチング素子で占められた領域および更にはアドレス導
体の組で占められた領域（これ等が不透明な導電材料で
形成されたものとして）と、画素電極の面積で決まる透
過光が制御される領域（すなわちアクティブ領域）と、
制御されない且つ透明な領域とを有する。

表示デバイスのアクティブな全領域の割合は、最適な表
示明るさを与えるために理想的には最大にされるべきで
ある。このことは、光がデバイスの一方の側に向けられ
、表示される画像に応じてデバイスにより変調され、変
調された光が次いで投写レンズを経て表示スクリーンに
投写されるようにした投写システム用の表示デバイスに
特に重要である、というのは、このようなデバイスにお
ける個々の画素の物理的な寸法は比較的小さいからであ
る。

表示デバイスの使用に当って、制御されない透明領域が
コントラストの全般的な損失を生ずることもわかった。

本発明の目的は、デバイスのアクティブ領域が最大にさ
れる改良されたアクティブマトリックスアドレス液晶表
示デバイスを得ることにある。

本発明のもう一つの目的は、制御されない透明領域が最
小にされるアクティブマトリックスアドレス液晶表示デ
バイスを得ることにある。

本発明によれば、冒頭に記載した液晶表示デバイスの製
造方法において、画素電極を、前記の少なくともＩ＆ｌ
ｌのアドレス導体の後に、画素電極の縁を形成するため
にアドレス導体を用いた自動位置合せ工程によって形成
することを特徴とするものである。

本発明によって電極を形成するために自動位置合せ（ａ
ｕｔｏｒｅｇｉｓｔｒａｔｉｏｎ）工程を用いることに
著しい利点が得られる。公知の表示デバイスでは、制御
されない透明領域は、主に画素電極の形成に通常使用さ
れる製造工程より生ずる。公知のデバイスの製造に代表
的に使用される工程においては、個々の画素電極は、関
係の基板上へのアドレス導体のデポジションと、例えば
ＩＴＯの層が、アドレス導体を有する基板上にデポジッ
トされ、次いでマスクを使用して基板のその側から形成
されるようにした通常の写真印刷技術を用いたアドレス
導体間の領域におけるスイッチング素子の製造とに続い
て形成される。けれども、この形成では、この種の工程
に付随するアライメント許容誤差と、更に、電極とアド
レス導体間の望ましくないオーバーラツプ（これは恐ら
く望ましくない容量の影響を生じるので）を防止すると
いう要求とを考慮に入れることが必要である。したがっ
て、電極の縁を故意にずらせて形成し、すなわちアドレ
ス導体より成る距離おいて形成し、望ましくないオーバ
ーラツプを防ぐのが慣例である。この結果できたスペー
スが、制御されない領域を構成する。

デバイスの動作時にこれ等の領域を通過し、そのま〜で
はコントラストの損失につながることになる光を阻止す
るために、ライトマスクが用いられる。個々の画素が、
画素電極と位置合せされ且つ寸法の対応した赤、緑およ
び青フィルター素子より成る、対面する基板上に支持さ
れたカラーフィルタモザイクによって特定のカラーを与
えられるようにしたカラー表示デバイスの場合には、前
記のライトマスクは、フィルタ素子を取囲みまたアドレ
ス導体と隣接領域を被覆する不透明なグリッドの形であ
る。この光マスクグリッドは写真印刷工程を用いて同様
に形成され、したがって、やはりアライメント許容誤差
を考慮するように故意に大きくされ、その結果ライトマ
スクの縁が画素電極の縁とオーバラップすることになる
。

それ故、従来の写真印刷工程の使用、したがって画素電
極とアドレス導体間およびライトマスク縁と画素電極間
のアライメント許容誤差を考慮する必要性は、４つのア
ライメント許容誤差の幅および高さの両方に損失をもた
らす。したがって、第１にデバイスのアクティブ領域を
最大にすることができる程度、第２には制御されない透
明領域を最小にすることができる程度については限度が
ある。実例で説明すると、一方の基板上に行と列導体の
交差した組を画素電極と共に有する装置において、隣接
した行導体と隣接した列導体が夫々６０マイクロメート
ル離され、画素電極に利用可能な３，６００平方マイク
ロメートルの方形面積が残されたとすると（簡単のため
にスイッチング素子で占められた面積は無視する）、最
悪の場合２つの形成すなわち画素電極とライトマスクの
形成の夫々に対して約２マイクロメートルのアライメン
ト許容誤差では、許容誤差に基く考えられるアクティブ
マトリックス素子電極の損失は略々９００平方マイクロ
メートル（略々６０マイクロメートル×４マイクロメー
トルの４つの縁の条帯）になる。この面積は、交差導体
内の利用可能な面積の約２５％であり、したがって潜在
アクティブ領域の著しい損失を構成する。

他方において、本発明は、画素電極に利用可能な面積が
より有効に使用されることを可能にする。

アドレス導体を実際にマスクとして使用する場合、かく
て形成された画素電極の縁はアドレス導体の隣接した縁
と事実上−敗し、同時に、望ましくないオーバラップが
生じないことが保証される。

基板上の丁度１組のアドレス導体によって、導体の各隣
接対の対面する縁は、画素電極がその導体の間の利用可
能なスペースを満たすようにその間の画素電極の夫々の
対向した縁を限界する役をし、これにより、１つのディ
メンションすなわち画素電極の場合によって高さまたは
幅を最大にし、そのディメンションにおける制御されな
い透明領域を除去する。

したがって、唯１組のアドレス導体を支持する基板の場
合でも、本発明は顕著な改良を呈することがわかる。電
極全体を形成するために、従来用いられてきたような通
常の成形技法を用いて他方のディメンションにおける電
極の対向縁を形成することもできるが、１つのディメン
ションの最大化によってアクティブ領域は太き（なり、
より大きな明るさを生じる。その上、その１組のアドレ
ス導体の方向に延在する光マスクは不必要となる。

２組の交差するアドレス導体すなわち行導体と列導体を
１つの基板上に用いる種類の表示デバイスではなおさら
大きな利点が得られる。この場合、両方の組の導体の隣
接した対の対面する縁を、その間に形成された画素電極
の縁を形成するのに用いることができる。したがって、
関係の２対の導体の４つの縁が電極の４つの縁を限界す
る役をし、このため電極の２つのディメンションすなわ
ち高さと幅の両方が最大にされ、導体の縁と事実上−致
し、この場合画素電極は利用可能なスペースを事実上完
全に満たす。

したがって、この方法を用いることにより最大のアクテ
ィブ領域が得られる。その上、画素電極とアドレス導体
間にギャップがあることにより生ずる制御されない透明
な領域は除がれ、ライトマスクは最早や必要ない。

光電導枠性を示す成る種のスイッチング素子例えばポリ
シリコンＴＰＴでは、公知のように各スイッチング素子
を覆う小さな面積の光じゃ蔽が必要とされることがある
。

本発明の好ましい一実施態様では、画素電極を形成する
工程は、少なくとも１組のアドレス導体と、その上に構
成された不可欠ではないが好ましくはスイッチング素子
とを有する基板上に透明導電層例えばＩＴＯをデポジッ
トし、この透明導電層をネガティブフォトレジストで被
覆し、露光光線を基板を通してこのフォトレジストに向
けることより成る。この光線に不透明なアドレス導体と
スイッチング素子は、上にあるフォトレジスト部分を露
光よりじゃ蔽する。フォトレジストは、該フォトレジス
トの非露光部分が除去されるように現像され、次いで透
明導電層の下にある部分がエツチングにより公知のよう
にして除去される。露光されたフォトレジストは次いで
エツチングにより除かれ、アドレス導体とスイッチング
素子の縁と位置合せされた縁を有する画素電極を構成す
る導電層の個別の領域が残される。

画素電極とそれ等に関係したスイッチングデバイスの端
子との接続部を形成するために、電極の形成前に設けら
れる場合には、本発明の方法は更に次の工程を含むこと
ができる、すなわち、フォトレジストによる被覆に続い
て、所望の接点領域に対応したフォトレジストの選択さ
れた部分を、前述の他方の側よりの露光の前または後で
、アドレス導体が支持された基板の側よりマスクを用い
て露光する。続く処理操作の間、フォトレジストのこれ
等露光された部分の下にある導電層の部分は保持される
。

画素電極とアドレス導体間のオーバラップはこれに基因
する容量上の影響の見地から一般に望ましくないことは
前に述べたが、けれども、実際上は各画素電極と前の行
の走査アドレス導体の間に成る制御された量のオーバラ
ップを有することは電荷を蓄積する目的から有用なこと
がある。若しこのことが必要ならば、画素電極の必要な
オーバラップ部分を、接点領域と該オーバラップ部分の
両方を露光するように適当な形のメツシュを用いて前述
の接点領域と同時に形成することができる。

ダイオード構造のような２端子非線形スイツチング素子
を用い、行導体と列導体とが夫々の基板上に形成された
種類のアクティブマトリクス表示デバイスでは、１組の
導体で自動位置合せされない画素電極と若し使用される
ならばオーバラップ部分とは、接点部分と同時に通常の
写真印刷工程を用いて形成することができる。代りに、
これ等の別の縁は、自動位置合せ工程の間に、基板を通
してフォトレジストを照射する時にこれ等の縁を形成す
るためにマスクを用いて形成することができる。

以下に本発明を添付の図面を参照して実施例で説明する
。

第１図において、ＴＶ画像を表示するのに適した液晶表
示デバイスは、個々の一般には正方形の画素の行と列と
を有するが、図面には簡単のためその僅かだけを符号１
０で示しである。実際には、画素の総数は１００，００
０またはそれ以上になる。画素は１組の平行なアドレス
導体１２と１組の平行な列導体１４の間の領域に位置さ
れ、この場合各画素は行および列導体の夫々の隣接した
対の部分で境界される。各画素は夫々の行および列導体
にスイッチング素子によって接続され、このスイッチン
グ素子は、この場合、関係の行および列導体の交点に隣
接して位置された薄膜トランジスタ（ＴＰＴ）　１６で
、このスイッチング素子を経て画素がアドレスされる。

同じ行の画素と関連したすべてのＴＦＴ　１６のゲート
電極は同じ行導体１２に接続され、この行導体に、デバ
イスの動作時、スイッチング（ゲーティング）電圧信号
が加えられる。同じ列の画素と関連したＴＦＴ　１６の
ソース電極は同じ列導体１４に接続され、この列導体に
はビデオデータ信号が加えられる。

ＴＰＴのドレイン電極は、関係の画素の部分を形成し且
つ関係の画素の領域を規定する夫々の画素電極２０に接
続される。

行と列アドレス導体１２と１４、ＴＦＴ　１６および画
素電極２０はすべて表示デバイスの透明基板上に支持さ
れる。すべての画素１０と関係した第１図には見えない
１つの共通な対向電極が前記の基板と平行に延在し且つ
該基板とその間に配設されたＴＮ液晶材料で離間された
別の透明な基板上に支持される。

対向する基板には公知のように偏光子と検光子が設けら
れる。

この種の表示デバイスの動作はよく知られているのでこ
＼では詳細な説明は省略する。けれども、簡単に云えば
、液晶材料は、画素電極２０、共通電極の対向した部分
およびその間の液晶材料により形成された各画素１０に
よりそこに加えられた電圧に依存してデバイスを通る光
を変調する役目をし、この場合デバイスを通る光の透過
をその電極に加えられた駆動電圧に応じて変えるように
個々に動作することができる。画素と整列され、別の基
板上に支持されたカラーフィルタ素子が３色付加原理（
ｔｒｉ−ｃｏｌｏｕｒ　ａｄｄｉｔｉｖｅ　ｐｒｉｎｃ
ｉｐｌｅｓ）を用いてフルカラー表示を生じる。

画素のアレーの行アドレシングは、行導体１２にゲート
信号を加えることにより行われる。これによりその行の
すべてのＴＰＴがターンオンされる。

このデバイスは、各行のすべてのＴＰＴを順々にターン
オンするようにゲート信号で順次に行導体を走査するこ
とにより、１時１行が駆動される。ビデオデータ信号は
画素の各行に対してゲート信号と同期して順ぐりに列導
体１４に加えられ、これ等のデータ信号は、その行のＴ
ＰＴを経て画素の適当な行に送られる。フィールド周期
の残りの間その行のＴＰＴはオフで、それ等の機能は、
素子の固有キャパシタンスにより、関係の画素を横切る
ビデオデータ電圧を保つことである。画素の各行を順々
にアドレスすることにより、完全なＴＶ画像が形成され
る。

第２　（ａ）図から第２（ｅ）図を参照して表示デバイ
スの製造方法を説明する。この特定のデバイスの例では
、スイッチング素子はポリシリコンＴＦＴタイプより成
るが、代りに他の形のスイッチング素子を用いてもよい
ことは当業者には明らかであろう。第２（ａ）図から第
２　（ｄ）図は簡単のために画素および関連のスイッチ
ング素子の代表的なもの＼製造のみを示しているが、ア
レーのその他の画素およびスイッチング素子が説明する
処理工程を用いて同時に形成されることは了解されるで
あろう。

ポリシリコンの層が低圧化学蒸着技法によってガラスま
たは石英の透明基板２５上にデポジットされ、パターン
マスクを用いて写真印刷技術により個別の領域２６に形
成される。二酸化珪素の被覆ゲート酸化物層２７が熱酸
化により成長される。代りに、このゲート酸化物２７を
別個の層としてデポジットしてもよい。

ポリシリコンまたは金属の別の層が次いでデポジットさ
れ、最後にはＴＰＴゲートを形成する領域２８を残すよ
うに形成される。金属が使用される場合には、この形成
段階は、デポジットされた金属から、前記の領域より紙
面に垂直に延在するブリッジ部分（図示せず）を形成す
るのにも使用され、このブリッジ部分は、紙面に平行に
延在するストリップ状部分に通じ、このストリップ状部
分は、行導体１２を形成し、またその長さに沿って同じ
行の他のスイッチング素子のゲート形成部分をつなげる
同様なブリッジ部分を有する。

この構造物は次いで第２（ｂ）図に矢印で示すように、
ポリシリコン層２６に夫々ソース領域２９とドレーン領
域３０をつくるために隣の打込み操作を受け、次いでア
ニールされる。

ゲート２８を形成するのにポリシリコンが用いられる場
合には、この操作の後に、行導体および同じ行のすべて
のＴＰＴのゲートへの一体のブリッジ部分を形成するた
めに、金属層例えばアルミニウムのデポジションとこれ
に続く形成が行われる。

構造体の表面は次いで絶縁性の二酸化珪素層３１で被覆
される。

構造体が水素プラズマアニーリング操作を受けた後、第
２（Ｃ）図に示すように、マスクを用いてフォトエツチ
ングによりソースおよびドレーン領域２９および３０上
に接点穴が２つの二酸化珪素層３１と２７を通って開け
られる。

場合によってはその上にクロムのバッファ層を有する別
の金属層が次いでデポジットされ、写真印刷技術を用い
て形成され、（第４（ｄ）図に示すように）ソース電極
およびドレーン電極３２および３３と、ソース電極３２
と一体に列導体１４を構成するストリップとを形成する
。このストリップは紙面に垂直に延在し、同じ列の他の
ＴＰＴのソース電極に同様に接続される。

二酸化珪素の別の絶縁層３６が次いで構造体の表面にデ
ポジットされ、ドレーン電極３３上方のこの層に写真印
刷技術により窓が開けられる。

このように基板２５上にＴＦＴ　１６と行および列アド
レス導体１２および１４が形成されると、次いで画素電
極２０が、該画素電極の縁を形成するために行および列
導体１２および１４を用いて自動位置合せ工程により形
成される。透明なインジウム錫酸化物（ＩＴＯ）の層が
先づ構造体上にデポジットされ、その後ネガティブフォ
トレジストの層が設けられる。

次いで紫外線が構造体の下から基板２５を経てフォトレ
ジストの方向に向けられる。不透明な行および列導体１
２および１４とＴＦＴ構造を直接覆うフォトレジストの
部分は露光されないま−でいる。

最終的な画素電極２０とドレーン電極３３との間に接点
を得るために、また更に、画素電極と画素電極の直ぐ前
の行と関係した行導体の隣接部分との間のオーバーラツ
プ領域に電荷蓄積の目的で制御キャパシタを形成するこ
とが若し所望されるならば、フォトレジストは、構造体
上方のマスクを用いて、接点領域およびオーバーラツプ
領域の必要個所に相当する領域に通常の方法で選択的に
紫外線で露光される。前者は第１図および第２（ｄ）Ｉ
ｌｆｆｌに３７で示される。

次いで、フォトレジストは現像されて該フォトレジスト
の非露光部分が除去され、１７０層の下にある部分が次
いでエツチングにより除去され、画素電極２０を形成す
るＩＴＯＦＪ域の所望パターン、電極２０とＴＦＴ　ド
レーン電極３３間の接点領域、および、必要ならば、前
述のオーバーラツプ領域を残す。

その後、残っているフォトレジストが取り除かれる。

基板の縁における接点パッドを列および行導体と接続す
る導入トラックは１７０層より形成することができ、こ
れ等のトラックは、接点領域形成ステップと同時に形成
される。

位置合せされた電極縁を形成するために行および列導体
を用いて前述のように画素電極を自動位置合せすること
により次のことがわかるであろう、すなわち、このよう
に形成された画素電極２０は例えば第３図に示すように
、ＴＦＴ　１６の領域を除いて、行導体１２と列導体１
４の隣接対間のスペースを完全に満たし、この場合電極
２０の縁は、幅および高さの両方向に、行および列導体
の対の夫々の対面する垂直および水平縁と一致する。

したがって画素電極２０は利用可能なスペースを完全に
占め、これにより画素のアクティブ領域を最大にする。

ＴＦＴ　１６の領域内の画素電極２０の形は第１図に極
く簡単化して示されている。この領域における電極の縁
は不透明なＴＰＴ構造の形に従うことがわかるであろう
。

不活性化およびアライメント層４０が第２（ｅ）図に示
すように構造体の表面にデポジットされ、デバイスのこ
の部分を完成する。基板２５は、次いで、図に４２で示
した共通電極と、カラーフィルタ４３と、別の不活性化
およびアライメント層４４とを支持する別の透明基板４
１と公知のようにして組立てられ、液晶材料４５が２つ
の基板の間のスペースに導入されてデバイスを完成する
。

画素電極は、公知のデバイスにくらべて制御された透過
を増し、垂直方向に迷走光を除去して最大コントラスト
で改良された明るさをもたらす。

前述したと同様の方法は、スイッチング素子としてのダ
イオード構造のような２端子非線形スイツチング素子を
用い、行および列の組が夫々の基板上に支持されるよう
にした種類のアクティブマトリックス液晶表示デバイス
の製造に用いることができる。

この方法では、平行な導体例えば列導体の一組が、１つ
の基板上に、該基板と通常の方法で接続されたダイオー
ド構造例えばダイオードリングまたはＭＩＭと共に形成
される。前と同様に、この後にＩＴＯの層および次いで
ネガティブフォトレジストの層が設けられる。この構造
体は、不透明な導体の組とスイッチング素子でじゃ蔽さ
れてないフォトレジストの領域を露光するように、下方
から紫外線で露光される。この工程においては、列導体
の組を用いた自動位置合せによって形成されない最終画
素電極の他の縁を形成するためにマスクを用いることが
でき、或は代りに、これ等の他の縁を、基板の表面上方
にマスクを用いて別個の通常の写真印刷技術により続い
て形成することができる。

電極とスイッチング素子間の接点は、前のように基板上
方よりのマスクを介した露光によって形成される。

以後は同じプロセスが用いられ、現像され、１７０層の
所望しない領域が除かれる。

したがって、この方法により、画素の１つのディメンシ
ョン、この例では幅、の寸法が最大にされ、この場合、
このディメンションにおける各画素電極の縁は、隣接し
た列導体の対の対面した縁と一致する。したがって、公
知のデバイスに対して制御されるアクティブ領域の増加
および迷走光を生じる幾つかの制御されない透明領域の
除去が依然として得られ、増大されたコントラストにお
いて改良された明るを、生じる。

前述の方法の変形では、リフト−オフ（ｌｉｆｔ−ｏｆ
ｆ）技法を採用することができる。第２（ａ）図から第
２（ｃ）図について説明した方法に関して、１方の基板
上に行および列導体とスイッチング素子とを形成するの
に同じプロセスが用いられる。二酸化珪素の最後の層上
にポジティブフォトレジストの層がデポジットされ、こ
の層は次いで基板下方から紫外線で照射され、このため
、不透明な導体１２および１４やＴＦＴでさえぎられな
いフォトレジスト領域は露光される。これ等の露光され
た領域は、次いで、下方にある二酸化珪素層３６迄現像
によって除去され、このため直接に導体とスイッチング
素子の上にあるフォトレジストの部分だけが残る。構造
体の表面は次いでＩＴＯの層で覆われ、この構造体はフ
ォトレジストの残りの部分を除去するように処理される
が、これは、１７０層のピンホールが除去剤のこの層を
通っての侵入を許すため可能である。

フォトレジストの残った部分の除去は更に１７０層の上
にある領域でもこのようなリフト−オフ技法で公知のよ
うにして除去される結果を生じ、これ等の領域は実際上
フォトレジストと共に洗い流される。結果として、行お
よび列導体と自動位置合せされたＩＴＯｉの領域は残っ
て画素電極を構成する。

前と同じように、スイッチング素子と画素電極間の接点
領域は、該接点領域を露光するために上方からのマスク
を用いた通常の写真印刷技術によって形成されるが、こ
れは、フォトレジストの現像とエツチング以前に行われ
る。

従って、やはり、行および列導体と自動位置合せされた
画素電極が得られる。この変形工程においては、画素電
極が透明材料である必要はなく、したがって不透明導電
材料を代りに用い、透過モード表示デバイスよりも寧ろ
反射モード表示デバイスの製造を可能にする。

【図面の簡単な説明】

第１図は出来上った液晶表示デバイスの一部の略平面図
、 第２（ａ）図から第２（ｅ）図は液晶表示デバイスの種
々の製造段階における状態を示す一部略断面図、第３図
は第１図のＩＩＩ−Ｉ［１における断片的断面図である
。 １０・・・画素 １４・・・列導体 ２０・・・画素電極 ２６・・・個別領域 ２８・・・ゲート領域 ３０・・・ドレーン領域 ３２・・・ソース電極 ３６・・・絶縁層 ４０、４４・・・不活性化およびアライメント層４１・
・・別の基板 ４３・・・カラーフィルタ ４５・・・液晶材料 １２・・・行導体 １６・・・スイッチング素子 ２５・・・基板 ２７・・・ゲート酸化物層 ２９・・・ソース領域 ３１・・・二酸化珪素層 ３３・・・ドレーン電極

Claims (1)

1. 【特許請求の範囲】 １、透明な基板上に、少なくとも１組の不透明な事実上
   平行なアドレス導体と、個々の画素電極のマトリックス
   アレーと、スイッチング素子とを形成する工程を有し、
   このスイッチング素子の夫々は画素電極を該スイッチン
   グ素子に電気的に接続する相互接続部が設けられて各画
   素位置に隣接して位置されまたこれ等スイッチング素子
   を経て画素電極がアドレス導体に接続されるようにした
   、個々に動作可能な液晶画素のマトリックスを有する種
   類の液晶表示デバイスの製造方法において、画素電極を
   、前記の少なくとも１組のアドレス導体の後に、画素電
   極の縁を形成するためにアドレス導体を用いた自動位置
   合せ工程によって形成することを特徴とする液晶表示デ
   バイスの製造方法。 ２、アドレス導体の１組の隣接する導体の対面する縁を
   、画素電極の対向した各縁を形成するのに用いる請求項
   １記載の液晶表示デバイスの製造方法。 ３、アドレス導体の１つの組だけを基板上に形成し、画
   素電極の他の縁をマスクを用いて写真印刷技術により形
   成する請求項２記載の液晶表示デバイスの製造方法。 ４、スイッチング素子は２端子非線形デバイスより成る
   請求項２または３記載の液晶表示デバイスの製造方法。 ５、一方の組が他方の組に対して事実上直角に延在する
   ようにして事実上平行なアドレス導体の２組を基板上に
   形成して行および列導体を設け、両組の隣接した導体の
   対面する縁を用いて画素電極の夫々対向する縁を形成す
   る請求項２記載の液晶表示デバイスの製造方法。 ６、スイッチング素子は薄膜トランジスタより成る請求
   項５記載の液晶表示デバイスの製造方法。 ７、スイッチング素子を、画素電極の形成に先立って基
   板上につくる請求項１乃至６の何れか１項記載の液晶表
   示デバイスの製造方法。 ８、画素電極を、その上に形成された少なくとも１組の
   アドレス導体を有する基板上に透明導電層をデポジット
   することにより形成し、この透明導電層をネガティブフ
   ォトレジスト材料で被覆し、露光光線を基板を通して前
   記フォトレジスト材料の方に向け、このフォトレジスト
   材料の露光されない部分および透明導電層の下にある部
   分を除去する請求項７記載の液晶表示デバイスの製造方
   法。 ９、画素電極を、その上に形成された少なくとも１組の
   アドレス導体を有する基板上にフォトレジスト材料をデ
   ポジットすることにより形成し、露光光線を基板を通し
   て前記のフォトレジスト材料に向け、このフォトレジス
   ト材料の露光部分を除去し、構造体の表面に導電層をデ
   ポジットし、次いで残りの露光されなかったフォトレジ
   スト材料と導電層の上にある部分とを除去する請求項７
   記載の液晶表示デバイスの製造方法。 １０、フォトレジスト材料による被覆に続いて、このフ
   ォトレジスト材料の選択された部分を、アドレス導体が
   形成された基板の側からマスクを経て露光光線にさらし
   、スイッチング素子の端子との接点領域として役立つ導
   電層の対応部分を形成する請求項９記載の液晶表示デバ
   イスの製造方法。