JPH0293702A - 二重化伝送装置 - Google Patents
二重化伝送装置Info
- Publication number
- JPH0293702A JPH0293702A JP63245290A JP24529088A JPH0293702A JP H0293702 A JPH0293702 A JP H0293702A JP 63245290 A JP63245290 A JP 63245290A JP 24529088 A JP24529088 A JP 24529088A JP H0293702 A JPH0293702 A JP H0293702A
- Authority
- JP
- Japan
- Prior art keywords
- control device
- priority data
- sub
- priority
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野）
この発明は、常用系と待機系制御装置からなる二重化伝
送装置において、待機系制御装置を通して優先データの
送受を行うことでデータ伝送効率を高める二重化伝送装
置に関するものである。
送装置において、待機系制御装置を通して優先データの
送受を行うことでデータ伝送効率を高める二重化伝送装
置に関するものである。
（従来の技術）
第４図は従来の二重化伝送装置の構成を示すブロック構
成図である。二重化伝送装置は図に示すように２台の副
制御装置（Ａ） 、 （Ｂ）より構成され、この２台の
副制御袋ｆｉｔ （Ａ） 、 （Ｂ）中、一方は制御時
に最初に起動し、故障時は待機系になる常用系副制御装
置であり、他方は常用系副制御装置が故障した時に常用
系に変わり動作する待機系副制御装置である。これら、
常用系と待機系のモード設定は主制御装置により行なわ
れる。
成図である。二重化伝送装置は図に示すように２台の副
制御装置（Ａ） 、 （Ｂ）より構成され、この２台の
副制御袋ｆｉｔ （Ａ） 、 （Ｂ）中、一方は制御時
に最初に起動し、故障時は待機系になる常用系副制御装
置であり、他方は常用系副制御装置が故障した時に常用
系に変わり動作する待機系副制御装置である。これら、
常用系と待機系のモード設定は主制御装置により行なわ
れる。
以上のように構成された二重化伝送装置において、（１
）は主制御装置であり、主制御装置（１）には中央処理
装置（１１）と、中央処理装置（１１）が実行する主制
御装置（１）のプログラムを記憶するメモリ（１２）を
備えている。（２）は主制御装置（１）で制御される副
制御装置Ａであり、副制御装置Ａ（２）には中央処理装
置（２１）と、中央処理装置（２１）が処理する動作が
登録されたＲ ＯＭ （２２）と、データの送受信を行
う送受信部（２３）とを備えている。
）は主制御装置であり、主制御装置（１）には中央処理
装置（１１）と、中央処理装置（１１）が実行する主制
御装置（１）のプログラムを記憶するメモリ（１２）を
備えている。（２）は主制御装置（１）で制御される副
制御装置Ａであり、副制御装置Ａ（２）には中央処理装
置（２１）と、中央処理装置（２１）が処理する動作が
登録されたＲ ＯＭ （２２）と、データの送受信を行
う送受信部（２３）とを備えている。
なお、副制御装置Ａ（２）に電源が投入されると、ＲＯ
Ｍ （２２）は中央処理装置（２１）により起動がかけ
られるようになっている。（３）は主制御装置で制御さ
れる副制御装置Ｂであり、前記副制御装置Ａ（２）の構
成と同様である。
Ｍ （２２）は中央処理装置（２１）により起動がかけ
られるようになっている。（３）は主制御装置で制御さ
れる副制御装置Ｂであり、前記副制御装置Ａ（２）の構
成と同様である。
（４） 、 （５）は主制御装置（１）と副制御装置Ａ
、 Ｂ（２） 、 （３） との間に共用記憶装置と
して設けられた２ボートメモリである。２ボートメモリ
（４） 、 （５）は第５図の領域配買図に示すように
、主制御装置（１）の中央処理装置（１１）が副制御装
置Ａ、Ｂ（２）。
、 Ｂ（２） 、 （３） との間に共用記憶装置と
して設けられた２ボートメモリである。２ボートメモリ
（４） 、 （５）は第５図の領域配買図に示すように
、主制御装置（１）の中央処理装置（１１）が副制御装
置Ａ、Ｂ（２）。
（３）のどちらかの常用系に対して送受信の要求。
完了を示す送受信要求フラグ（６１）を有しており、例
えば副制御装置Ａ（２）が常用系であったら、２ボート
メモリ（４）のこの領域に“１″が設定されると副制御
装置Ａ（２）は送受信の処理を行い、処理が終了すると
“２”を設定する。
えば副制御装置Ａ（２）が常用系であったら、２ボート
メモリ（４）のこの領域に“１″が設定されると副制御
装置Ａ（２）は送受信の処理を行い、処理が終了すると
“２”を設定する。
上記のように構成された二重化伝送装置の動作を第６図
に示したフローチャートを参照して説明する。この文中
では、常用系を副制御装置Ａ（２）、待機系を副制御装
置Ｂ（３）として説明する。
に示したフローチャートを参照して説明する。この文中
では、常用系を副制御装置Ａ（２）、待機系を副制御装
置Ｂ（３）として説明する。
まず、主制御装置（１）の中央処理装置（１１）は、常
用系となっている副制御装置Ａ（２）に設けた２ボート
メモリ（４）の送受信要求フラグの領域（６１）に“１
”を設定しくステップ１０１）、その後送受信が完了す
るのを待つ（ステップ１０２）。一方、常用系の副制御
装置Ａ（２）においては、中央処理装置（２１）はＲＯ
Ｍ （２２）に格納されたプログラムによって、２ボー
トメモリ（４）の送受信要求フラグを監視し、この領域
（６１）に“１°゛が設定されていると（ステップ１０
３）、送受信処理を行い（ステップ１０４）、送受信が
完了すると、２ボートメモリ（４）の送受信要求フラグ
（６１）に“２”を設定する（ステップ１０５）。主制
御装置は、送受信要求フラグ（６１）に“２”が設定さ
れるのを確認して、次の送受信を再度繰り返す。一方、
待機系の副制御装置Ｂ（３）は、常用系の副制御装置Ａ
（２）が故障するまで動作せず待機している。
用系となっている副制御装置Ａ（２）に設けた２ボート
メモリ（４）の送受信要求フラグの領域（６１）に“１
”を設定しくステップ１０１）、その後送受信が完了す
るのを待つ（ステップ１０２）。一方、常用系の副制御
装置Ａ（２）においては、中央処理装置（２１）はＲＯ
Ｍ （２２）に格納されたプログラムによって、２ボー
トメモリ（４）の送受信要求フラグを監視し、この領域
（６１）に“１°゛が設定されていると（ステップ１０
３）、送受信処理を行い（ステップ１０４）、送受信が
完了すると、２ボートメモリ（４）の送受信要求フラグ
（６１）に“２”を設定する（ステップ１０５）。主制
御装置は、送受信要求フラグ（６１）に“２”が設定さ
れるのを確認して、次の送受信を再度繰り返す。一方、
待機系の副制御装置Ｂ（３）は、常用系の副制御装置Ａ
（２）が故障するまで動作せず待機している。
従来の二重化伝送装置は以上のように、常用系の副制御
装置が動作中は、待機系の副制御装置は動作を停止して
いるため、常用系副制御装置が大量なデータ送受信中に
主制御装置に優先的に伝送するデータが発生した場合、
主制御装置は優先データの伝送を、現在勤作中の常用系
副制御装置の送受信処理が完了するまで待機しなければ
ならず、データ伝送効率が低いと共に、データ送受信に
対する応答性が悪いという問題点があった。
装置が動作中は、待機系の副制御装置は動作を停止して
いるため、常用系副制御装置が大量なデータ送受信中に
主制御装置に優先的に伝送するデータが発生した場合、
主制御装置は優先データの伝送を、現在勤作中の常用系
副制御装置の送受信処理が完了するまで待機しなければ
ならず、データ伝送効率が低いと共に、データ送受信に
対する応答性が悪いという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、常用系副制御装置の動作にも拘わりなく主制
御装置で発生した優先データを応答性良く送受信できる
二重化伝送装置を得ることを目的とする。
たもので、常用系副制御装置の動作にも拘わりなく主制
御装置で発生した優先データを応答性良く送受信できる
二重化伝送装置を得ることを目的とする。
この発明に係る二重化伝送装置は、中央処理装置を内蔵
した主制御装置により常用系と待機系とに設定される複
数の副制御装置中、待機系に設定された副制御装置に主
制御装置で発生した優先データの送受信機能を設け、更
にこの副制御装置と主制御装置間に設けられた共通記憶
装置に、主制御装置より副制御装置に対して立てる優先
データ送信要求フラグ及び優先データ受信完了フラグと
、副制御装置より主制御装置に対して立てる優先データ
送信完了フラグ及び優先データ受信要求フラグの領域を
設けると共に、副制御装置を通して主制御装置と外部装
置とで送受される優先データを一時格納する優先データ
バッファ領域を設けたものである。
した主制御装置により常用系と待機系とに設定される複
数の副制御装置中、待機系に設定された副制御装置に主
制御装置で発生した優先データの送受信機能を設け、更
にこの副制御装置と主制御装置間に設けられた共通記憶
装置に、主制御装置より副制御装置に対して立てる優先
データ送信要求フラグ及び優先データ受信完了フラグと
、副制御装置より主制御装置に対して立てる優先データ
送信完了フラグ及び優先データ受信要求フラグの領域を
設けると共に、副制御装置を通して主制御装置と外部装
置とで送受される優先データを一時格納する優先データ
バッファ領域を設けたものである。
この発明によれば、常用系副制御装置が動作し、大量の
データを送受信している際に、主制御装置において優先
データが発生したならば、動作を停止している待機系制
御装置に設けられた共通記憶装置の優先データバッファ
領域に優先データを書き込み、優先データ送信要求フラ
グ領域を介して待機系制御装置に優先データの送信を要
求し、又、待機系制御装置において優先データを受信し
たのであれば優先データ受信要求フラグ領域を介して主
制御装置に優先データの受信を要求する。
データを送受信している際に、主制御装置において優先
データが発生したならば、動作を停止している待機系制
御装置に設けられた共通記憶装置の優先データバッファ
領域に優先データを書き込み、優先データ送信要求フラ
グ領域を介して待機系制御装置に優先データの送信を要
求し、又、待機系制御装置において優先データを受信し
たのであれば優先データ受信要求フラグ領域を介して主
制御装置に優先データの受信を要求する。
以下、この発明の一実施例を図について説明する。本実
施例による二重化伝送装置の全体構成図は第４図に示し
た従来装置と同様であるが、待機系副制御装置に設けた
２ボートメモリの領域配置に関しては、第３図に示す如
く送信要求時には“１“が立ち、送信完了時には“２“
が立っ優先送信要求フラグ（６２）、受信要求時には“
１”が立ち、受信完了時には“２”が立つ優先受信要求
フラグ（６３）、及び優先データを一時格納する優先送
受ｉ バッファ（６４）の各領域が配置されている。
施例による二重化伝送装置の全体構成図は第４図に示し
た従来装置と同様であるが、待機系副制御装置に設けた
２ボートメモリの領域配置に関しては、第３図に示す如
く送信要求時には“１“が立ち、送信完了時には“２“
が立っ優先送信要求フラグ（６２）、受信要求時には“
１”が立ち、受信完了時には“２”が立つ優先受信要求
フラグ（６３）、及び優先データを一時格納する優先送
受ｉ バッファ（６４）の各領域が配置されている。
次に上記構成に基づき本実施例の動作を第１図及び第２
図に示したフローチャートを参照して説明する。この文
中では、常用系を副制御装置Ａ（２）、待機系を副制御
装置Ｂ（３） として説明する。なお、常用系の副制御
装置Ａ（２）の動作は第６図に示した従来例と全く同じ
である。主制御装置（１）が常用系となっている副制御
装置Ａ（２）に送受信の要求を設定しくステップ１０１
）、完了待ち（ステップ１０２）の間に優先処理（ステ
ップ２００）の処理を行う。一方、待機系の副制御装置
Ｂ（３）に優先処理（ステップ３００）の処理を行う。
図に示したフローチャートを参照して説明する。この文
中では、常用系を副制御装置Ａ（２）、待機系を副制御
装置Ｂ（３） として説明する。なお、常用系の副制御
装置Ａ（２）の動作は第６図に示した従来例と全く同じ
である。主制御装置（１）が常用系となっている副制御
装置Ａ（２）に送受信の要求を設定しくステップ１０１
）、完了待ち（ステップ１０２）の間に優先処理（ステ
ップ２００）の処理を行う。一方、待機系の副制御装置
Ｂ（３）に優先処理（ステップ３００）の処理を行う。
優先処理について、第２図のフローチャートを参照して
説明する。
説明する。
まず、主制御装置（１）にて優先データが有無をチエツ
クしくステップ２０１）、有りならば、優先データを待
機系２ボートメモリ（５）の優先送受信バッファ（６４
）に設定する（ステップ２０２）。待機系２ボートメモ
リ（５）の優先送信要求フラグ（６２）に送信要求“１
”を設定（ステップ２０３）。優先送信要求フラグ（６
２）が送信完了“２“となるのを待つ（ステップ２０４
）。又、相手局からの優先データ受信の有無（優先受信
要求フラグ（６３）が“１”か否か）をチエツクしくス
テップ２０５）、受信要求“１″ならば、優先データを
待機系２ボートメモリ（５）の優先送受信バッファ（６
４）より読み出す（ステップ２０６）。読み出しを終了
したら、待機系２ホードメモリ（５）の優先受信要求フ
ラグ（６３）に受信完了“２”を設定する（ステップ２
０７）。
クしくステップ２０１）、有りならば、優先データを待
機系２ボートメモリ（５）の優先送受信バッファ（６４
）に設定する（ステップ２０２）。待機系２ボートメモ
リ（５）の優先送信要求フラグ（６２）に送信要求“１
”を設定（ステップ２０３）。優先送信要求フラグ（６
２）が送信完了“２“となるのを待つ（ステップ２０４
）。又、相手局からの優先データ受信の有無（優先受信
要求フラグ（６３）が“１”か否か）をチエツクしくス
テップ２０５）、受信要求“１″ならば、優先データを
待機系２ボートメモリ（５）の優先送受信バッファ（６
４）より読み出す（ステップ２０６）。読み出しを終了
したら、待機系２ホードメモリ（５）の優先受信要求フ
ラグ（６３）に受信完了“２”を設定する（ステップ２
０７）。
一方、副制御装置の優先処理においては、２ボートメモ
リ（５）の優先送信要求フラグ（６２）が送信要求“１
”か否かをチエツクしくステップ３０１）、送信要求“
１“ならば、２ボートメモリ（５）の優先送受信バッフ
ァ（６４）の優先データを相手局に送信する（ステップ
３０２）、送信完了したら、優先送信要求フラグ（６２
）に送信完了“２”を設定する（ステップ３０３） 、
又、相手局よりの優先データの有無をチエツクしくステ
ップ３ｏ４）、有ならば、優先データを優先送受信バッ
ファ（６４）に受信シ（ステップ３０５）、優先データ
を受信したことを主制御装置（１）に知らせるため、優
先受信要求フラグ（６３）に受信要求“１”を設定する
（ステップ３０６）、主制御装置（１）が読み出しを終
了するかチエツクし、優先受信要求フラグ（６３）が受
信完了“２”になったら、再度繰り返す（ステップ３０
７）。
リ（５）の優先送信要求フラグ（６２）が送信要求“１
”か否かをチエツクしくステップ３０１）、送信要求“
１“ならば、２ボートメモリ（５）の優先送受信バッフ
ァ（６４）の優先データを相手局に送信する（ステップ
３０２）、送信完了したら、優先送信要求フラグ（６２
）に送信完了“２”を設定する（ステップ３０３） 、
又、相手局よりの優先データの有無をチエツクしくステ
ップ３ｏ４）、有ならば、優先データを優先送受信バッ
ファ（６４）に受信シ（ステップ３０５）、優先データ
を受信したことを主制御装置（１）に知らせるため、優
先受信要求フラグ（６３）に受信要求“１”を設定する
（ステップ３０６）、主制御装置（１）が読み出しを終
了するかチエツクし、優先受信要求フラグ（６３）が受
信完了“２”になったら、再度繰り返す（ステップ３０
７）。
以上のように、この発明によれば従来常用系副制御装置
が動作している時、動作を停止している待機系副制御装
置を起動し、主制御装置で発生した優先データを送受信
できるように構成したので、常用系副制御装置の動作完
了を待たずとも、優先データを迅速に転送できると共に
、装置の稼動効率が高くできる効果がある。
が動作している時、動作を停止している待機系副制御装
置を起動し、主制御装置で発生した優先データを送受信
できるように構成したので、常用系副制御装置の動作完
了を待たずとも、優先データを迅速に転送できると共に
、装置の稼動効率が高くできる効果がある。
第１．２図はこの発明の実施例の動作を示すフローチャ
ート、第３図は上記実施例の２ボートメモリの領域配置
図、第４図は二重化伝送装置の構成を示すブロック図、
第５図は従来例の２ボートメモリの領域配置図、第６図
は従来例の動作を示すフローチャートである。 （１）・・・主制御装置、（２）・・・副制御装置Ａ、
（３）・・・副制御装置Ｂ、 （４） 、 （５）・・・２ボートメモリ、（１１）
、 （２１） 、 （３１）・・・中央処理装置、（２
３） 、 （３３）・・・送受信部、（６１）・・・送
受信要求フラグ、 （６２）・・・優先送信要求フラグ、 （６３）・・・優先受信要求フラグ、 （６４）・・・優先送受信バッファ。 なお、各図中同一符号は同一または相当部分を示す。
ート、第３図は上記実施例の２ボートメモリの領域配置
図、第４図は二重化伝送装置の構成を示すブロック図、
第５図は従来例の２ボートメモリの領域配置図、第６図
は従来例の動作を示すフローチャートである。 （１）・・・主制御装置、（２）・・・副制御装置Ａ、
（３）・・・副制御装置Ｂ、 （４） 、 （５）・・・２ボートメモリ、（１１）
、 （２１） 、 （３１）・・・中央処理装置、（２
３） 、 （３３）・・・送受信部、（６１）・・・送
受信要求フラグ、 （６２）・・・優先送信要求フラグ、 （６３）・・・優先受信要求フラグ、 （６４）・・・優先送受信バッファ。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 中央処理装置を内蔵した主制御装置により常用系と待
機系とに設定される複数の副制御装置を備え、通常は常
用系副制御装置にて制御動作を行うものにおいて、上記
待機系に設定された副制御装置に優先データの送受信機
能を備え、且つこの副制御装置と主制御装置間に設けら
れている共通記憶装置に主制御装置より副制御装置に対
して立てる優先データ送信要求フラグ及び優先データ受
信完了フラグと、副制御装置より主制御装置に対して立
てる優先データ送信完了フラグ及び優先データ受信要求
フラグの領域を設けると共に、副制御装置を通して主制
御装置と外部装置とで送受される優先データを一時格納
する優先データバッファ領域を設けたことを特徴とする
二重化伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63245290A JPH0293702A (ja) | 1988-09-29 | 1988-09-29 | 二重化伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63245290A JPH0293702A (ja) | 1988-09-29 | 1988-09-29 | 二重化伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0293702A true JPH0293702A (ja) | 1990-04-04 |
Family
ID=17131466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63245290A Pending JPH0293702A (ja) | 1988-09-29 | 1988-09-29 | 二重化伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0293702A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007172522A (ja) * | 2005-12-26 | 2007-07-05 | Fujifilm Corp | 生産情報管理方法及び生産情報管理システム |
-
1988
- 1988-09-29 JP JP63245290A patent/JPH0293702A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007172522A (ja) * | 2005-12-26 | 2007-07-05 | Fujifilm Corp | 生産情報管理方法及び生産情報管理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799148A (en) | Interrupt control system having a processor for determining service priority among a plurality of modules according to an interrupt status table | |
| JPS58217069A (ja) | マルチ・マイクロコンピユ−タの通信方式 | |
| JPH0293702A (ja) | 二重化伝送装置 | |
| JPH08235092A (ja) | データ転送制御装置 | |
| KR920004061B1 (ko) | 입/출력 제어 시스템 재구성용 시스템 | |
| JP2526621B2 (ja) | ネットワ―ク監視装置 | |
| JPH054040Y2 (ja) | ||
| JPS61260350A (ja) | 並列処理制御方式 | |
| JPS58222634A (ja) | ポ−リング伝送方式 | |
| JPS61196353A (ja) | 多重化バス制御方式 | |
| JPH0764602A (ja) | 二重化制御装置 | |
| JPH1117728A (ja) | 電子メールの送信方法 | |
| JPS61165160A (ja) | バス制御方式 | |
| JP2000105753A (ja) | データ双方向転送方法 | |
| JPH0418652A (ja) | データ通信システム | |
| JPS58222635A (ja) | ポ−リング伝送方式 | |
| JPH06103222A (ja) | バス転送方式 | |
| JPH01162974A (ja) | ロードモジュールの動的置換方式 | |
| JPH063938B2 (ja) | デ−タ転送バツフア方式 | |
| JPH04316246A (ja) | ネットワークシステムにおけるデータ交換方式 | |
| JPH04360342A (ja) | ホスト計算機システムと通信処理装置のバッフア不足回避方式 | |
| JPH0310351A (ja) | 制御情報収集方式 | |
| JPH03219361A (ja) | データ通信方式 | |
| JPH02211569A (ja) | 情報処理装置 | |
| JPH07105796B2 (ja) | ２次局におけるポ−リング制御方式 |