JPS61196353A - 多重化バス制御方式 - Google Patents

多重化バス制御方式

Info

Publication number
JPS61196353A
JPS61196353A JP3635885A JP3635885A JPS61196353A JP S61196353 A JPS61196353 A JP S61196353A JP 3635885 A JP3635885 A JP 3635885A JP 3635885 A JP3635885 A JP 3635885A JP S61196353 A JPS61196353 A JP S61196353A
Authority
JP
Japan
Prior art keywords
bus
data
transferring
expansion
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3635885A
Other languages
English (en)
Inventor
Takafumi Mazaki
真崎 孝文
Toshihiko Matsuda
敏彦 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3635885A priority Critical patent/JPS61196353A/ja
Publication of JPS61196353A publication Critical patent/JPS61196353A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、多重化バス制御方式に関し、特に任意の装置
間のデータ転送制御において各装置固有のデータ処理能
力に対応してシステムデータ転送速度の最適化を図るの
に好適な多重化バス制御方式に関するものである。
〔発明の背景〕
一般に、データ転送システムを構成する場合。
システム処理能力の最大値に応じてバスビット長が固定
長として決定される。したがって、処理能力の低い装置
を接続するときには、データ転送能力が低いにもかかわ
らずシステムのバスビット長が固定長であるため、最大
値のバスビット長を設けないとシステムに接続できない
という欠点があった。また、多重化バス制御を行うデー
タ転送システムでFa害が発生した時に、その障害とな
ったバス系を切離す等の縮退運用を考慮した多重化バス
制御方式の例としては、特開昭56−67424号公報
に記載されている。
しかし、この場合もバスビット長が固定長であるため、
装置固有の処理能力に&適な多重化バスを設定するとい
うことができないという欠点があ一〕た。
〔発明の目的〕
本発明の目的は、このような従来の欠点を数置し、任意
の装置間のデータ転送システムにおいて。
任意の装置間のバス使用数の可変設定が可能な。
かつ、システムデータ転送速度の最適化が図れる多重化
バス制御方式を提供することにある。
〔発明の概要〕
上記目的を達成するために、本発明では、データバスを
介してデータ送受信を制御する送受信口+R1を有する
任意の装置間のデータ転送システムにおいて、前記デー
タバスと並列に1つ以上の拡張用バスを設け、各装置間
の拡張用バスの設定数を前記データバスを介して相互に
認知する手順により2任意の前記装置間のバス使用数を
変更することに特徴がある。
〔発明の実施例〕
以下1本発明の実施例を図面により説明する。
第1図は2本発明の一実施例を示す多重化バス制御方式
を説明するためのデータ転送システムの概略構成図であ
る。ここでは、装MAとBの2つの装に間について説明
する。
第1図において、1〜4は送受信バッファ、5はデータ
バス26は拡張バス、7,8は送受信データW’積メモ
リである。
装@Aは、データバス5に接続された送受信バッファl
と拡張バス6に接続された送受信バッファ2、送受信バ
ッフγ1,2からのデータを蓄積する送受信データ蓄積
メモリ7を有している。同様に装[[3は、データバス
5に接続された送受信バッファ3と拡張バス6に接続さ
れた送受信バッファ4、送受信バッファ3./Iからの
データを蓄積する送受信データ蓄積メモリ8を有してい
る。
第2図は、装置Aから装[Bへの送出コマンド列の概念
図であり、拡張バス6の使用有無を表示するバスビット
長11.装[Bへの書込み読出し等を指示する動作指令
12、装[Bの開始アドレス等を指示する開始情報13
等の順にデータバス5を介して送信されるデータである
第3図は、装置i1Bから装置Aへのステータス列の概
念図であり、拡張バス6の有無を表示するバスビット長
11.動作指令12.開始情報13、および終了結果を
表示する終了情報14等の順にデータバス5を介して送
信されるデータである。
次に、第1図の動作を第2図、第3図を用いて説明する
。また1本実施例では、データバス5を8ビツト長とし
2拡張バスとして8ビツト長の拡張バス6を設けた例と
する。
装置Aから装置Bに対してデータ送受信を要求する場合
、装置A側で送受信バッファ2を有するときには、送出
コマンド列のバスビット長L Iに拡張バス6の使用有
を表示1−、データバス5を介して装[Bへ転送される
。装置B側で送受信バッファ4を有するときには1次に
続くデータ送受信動作をデータバス5と拡張バス6との
両方を同時に用いて実行する。上記動作時、装置Bが送
受信バッファ4を有しないときには、次に続くデータ送
受信動作を実行せず送出ステータスのバスビット長11
に拡張バス6無を表示し、かつ、終了情報14にデータ
送受(n不可を表示して終了する。
装置A側は装置Bからの拡張バス6無を認知すると、送
出コマンドのバスビット長11に拡張バス6の使用無を
表示し、データバス5のみを用いてデータ送受信を再開
する。一方、装置A側で送受信バッファ2を有しないと
きには、送出コマンド列のバスビット長11に拡張バス
6の使用無を表示するため、装[1側では送受信バッフ
ァ4の有無にかかわらず、データバス5のみを用いてデ
ータ送受信が実行されることになる。
このようにして、本実施例によれば、任意の装置間のデ
ータ転送システムにおいて、装置間の接続バスビット長
をシステム処理能力上の最大バスビット長を越えない範
囲内で、装置固有の処理能力に応じて任意に設定可能と
なるため、各装置のデータ転送処理動作時に実行中の装
置の処理能力に応じたデータ転送速度のlrk適化が図
れる。
〔発明の効果〕
以上説明したように、本発明によれば、任意の装置間の
データ転送システムにおいて、任意の装置間のバス使用
数を可変設定ができるようになり、かつ、システムデー
タ転送速度の最適化が図れる多重化バス制御方式を実現
できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す多重化バス制御方式を
説明するための図、第2図は装[Aから転送されるコマ
ンド列の概念図、第3図は装置Bから転送されるステー
タス列の概念図である。 1〜4:送受信バッファ、5:データバス、6:拡張バ
ス、7.8:送受信データ蓄積メモリ、11バスビット
長、12動作指令、13:開始情報、14:終了情報。 第1図

Claims (1)

    【特許請求の範囲】
  1. (1)データバスを介してデータ送受信を制御する送受
    信回路を有する任意の装置間のデータ転送システムにお
    いて、前記データバスと並列に1つ以上の拡張用バスを
    設け、各装置間の拡張用バスの設定数を前記データバス
    を介して相互に認知する手順により、任意の前記装置間
    のバス使用数を変更することを特徴とする多重化バス制
    御方式。
JP3635885A 1985-02-27 1985-02-27 多重化バス制御方式 Pending JPS61196353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3635885A JPS61196353A (ja) 1985-02-27 1985-02-27 多重化バス制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3635885A JPS61196353A (ja) 1985-02-27 1985-02-27 多重化バス制御方式

Publications (1)

Publication Number Publication Date
JPS61196353A true JPS61196353A (ja) 1986-08-30

Family

ID=12467603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3635885A Pending JPS61196353A (ja) 1985-02-27 1985-02-27 多重化バス制御方式

Country Status (1)

Country Link
JP (1) JPS61196353A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269672B2 (en) 2003-08-19 2007-09-11 Fujitsu Limited Bus system design method, bus system, and device unit
US7343522B2 (en) 2003-08-22 2008-03-11 Fujitsu Limited Apparatus having a transfer mode abnormality detecting function, storage controlling apparatus, and interface module for the storage controlling apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269672B2 (en) 2003-08-19 2007-09-11 Fujitsu Limited Bus system design method, bus system, and device unit
US7277969B2 (en) 2003-08-19 2007-10-02 Fujitsu Limited Bus system design method, bus system, and device unit
US7343522B2 (en) 2003-08-22 2008-03-11 Fujitsu Limited Apparatus having a transfer mode abnormality detecting function, storage controlling apparatus, and interface module for the storage controlling apparatus

Similar Documents

Publication Publication Date Title
JPH04267431A (ja) エラスチックバッファ
JPH01211147A (ja) ファイル伝送方式
JPS61260350A (ja) 並列処理制御方式
JPS6236940A (ja) 自動車内デ−タ通信装置
JPH0764602A (ja) 二重化制御装置
JP2658129B2 (ja) データ伝送装置
JPS62192846A (ja) バス切替え制御方式
JPH0511341B2 (ja)
JP2636003B2 (ja) データ転送制御装置
JP2998186B2 (ja) データ転送装置
JP2000293454A (ja) データ通信装置、データ通信方法、および記録媒体
JPH09261226A (ja) プログラマブル・コントローラ
JPH0234518B2 (ja)
JPH0624395B2 (ja) データ通信装置
JP2573790B2 (ja) 転送制御装置
JPS59205848A (ja) 優先制御方式
JP2526621B2 (ja) ネットワ―ク監視装置
JPH0511453B2 (ja)
JPH03150943A (ja) 通信装置
JPH03255749A (ja) 通信制御装置のデータ転送方式
JPS6029987B2 (ja) デ−タ転送制御方式
JPH11327948A (ja) シリアルバスインタフェースマクロ回路の動作テスト方法
JPH0120774B2 (ja)
JPH02149049A (ja) 通信制御方式
JPS6074836A (ja) デ−タ転送方式