JPH0295175A - 半導体スイッチ素子の制御方法 - Google Patents
半導体スイッチ素子の制御方法Info
- Publication number
- JPH0295175A JPH0295175A JP63244793A JP24479388A JPH0295175A JP H0295175 A JPH0295175 A JP H0295175A JP 63244793 A JP63244793 A JP 63244793A JP 24479388 A JP24479388 A JP 24479388A JP H0295175 A JPH0295175 A JP H0295175A
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- signal
- circuit
- generating circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電力変換を行う半導体スイッチ素子と、こ
れに付属するスナバ回路とを小形にできる制御方法に関
する。
れに付属するスナバ回路とを小形にできる制御方法に関
する。
第３図は自己消弧形半導体スイッチ素子で構成した電圧
形インバータの一般的な主回路接続図である。
形インバータの一般的な主回路接続図である。
この第３図において、６個の自己消弧形半導体スイッチ
素子としてのトランジスタ５．Ｕ、５．Ｖ。
素子としてのトランジスタ５．Ｕ、５．Ｖ。
５Ｗ、５Ｘ、５Ｙ、５Ｚのそれぞれ、に６個の還流ダイ
オード６Ｕ、６Ｖ、６Ｗ、６Ｘ、６Ｙ、６Ｚを逆並列接
続し、これらを３相ブリツジ接続することで構成してい
るトランジスタインバータ３は、直流電源２からの直流
電力を、前記６個のトランジスタのオン・オフ動作によ
り交流電力に変換して負荷４に給電している。トランジ
スタインバータ３が直流を交流に変換するさいに、出力
交流に含まれる高調波成分を抑制するには、パルス幅変
調（以下ではＰＷＭと略記する）制御が好適であって、
多用されている。
オード６Ｕ、６Ｖ、６Ｗ、６Ｘ、６Ｙ、６Ｚを逆並列接
続し、これらを３相ブリツジ接続することで構成してい
るトランジスタインバータ３は、直流電源２からの直流
電力を、前記６個のトランジスタのオン・オフ動作によ
り交流電力に変換して負荷４に給電している。トランジ
スタインバータ３が直流を交流に変換するさいに、出力
交流に含まれる高調波成分を抑制するには、パルス幅変
調（以下ではＰＷＭと略記する）制御が好適であって、
多用されている。
第４図はトランジスタをパルス幅変調制御する一般例を
示したブロック図である。
示したブロック図である。
この第４図に示すように、ＰＷＭ発生回路１１は高い周
波数の搬送波を用いて、制御信号を、この制御信号に対
応したパルス幅の信号に変調し、ホトカプラ１２で絶縁
したのち、ヘース駆動回路１３を経てトランジスタ５Ｕ
をオン・オフ動作させる。
波数の搬送波を用いて、制御信号を、この制御信号に対
応したパルス幅の信号に変調し、ホトカプラ１２で絶縁
したのち、ヘース駆動回路１３を経てトランジスタ５Ｕ
をオン・オフ動作させる。
ところでトランジスタインバータ３と直流電源２との間
の回路には配線インダクタンスが存在し、トランジスタ
のスイッチング動作時に、この配線インダクタンスに蓄
積していたエネルギーがサージ電圧となってこのトラン
ジスタのコレクタ・エミッタ間に印加され、これを破損
しようとする。
の回路には配線インダクタンスが存在し、トランジスタ
のスイッチング動作時に、この配線インダクタンスに蓄
積していたエネルギーがサージ電圧となってこのトラン
ジスタのコレクタ・エミッタ間に印加され、これを破損
しようとする。
そこで、このスイッチング時に生じるサージ電圧を抑制
するために、スナバ回路（第３図の場合は符号７なるス
ナバコンデンサ）を設置するのであるが、第３図に示す
ように、スナバコンデンサ７のみでスナバ回路を構成す
ると、スイッチング時にこのスナバコンデンサ７の電流
と電圧が振動する。
するために、スナバ回路（第３図の場合は符号７なるス
ナバコンデンサ）を設置するのであるが、第３図に示す
ように、スナバコンデンサ７のみでスナバ回路を構成す
ると、スイッチング時にこのスナバコンデンサ７の電流
と電圧が振動する。
第５図は第３図に示すスナバコンデンサの電流と電圧の
変化を示したタイムチャートであって、第５図（イ）は
スナバ電流の変化、第５図（ロ）はスナバ電圧め変化を
、それぞれがあられしている。
変化を示したタイムチャートであって、第５図（イ）は
スナバ電流の変化、第５図（ロ）はスナバ電圧め変化を
、それぞれがあられしている。
この第５図において、Ｔｏなる時点でトランジスタがタ
ーンオンしたとすると、その直後の時刻Ｔ１にスナバ電
流の第１ピークがあられれる。このスナバ電流と電圧と
は振動しているので、さらに時間が経過してＴ２なる時
刻にスナバ電流の第２ピークがあられれ、引続きこの電
流は振動しつつ減衰することになる。
ーンオンしたとすると、その直後の時刻Ｔ１にスナバ電
流の第１ピークがあられれる。このスナバ電流と電圧と
は振動しているので、さらに時間が経過してＴ２なる時
刻にスナバ電流の第２ピークがあられれ、引続きこの電
流は振動しつつ減衰することになる。
ここで、特定のトランジスタがターンオンしてから所定
の時間経過後にターンオフする場合を考えると、この経
過時間が第５図に示している第１ピークと第２ピークと
の時間間隔と同じになると、電流は第１ピーク値に第２
ピーク値が重畳したスナバ電流となる。
の時間経過後にターンオフする場合を考えると、この経
過時間が第５図に示している第１ピークと第２ピークと
の時間間隔と同じになると、電流は第１ピーク値に第２
ピーク値が重畳したスナバ電流となる。
第６図はスナバ電流が同期して重畳した場合をあられし
たタイムチャートであって、時刻Ｔ。
たタイムチャートであって、時刻Ｔ。
Ｔ、およびＴ２は第５図と同一の時刻を示している。そ
の結果、スナバ電圧もこれに対応して高い値となる。
の結果、スナバ電圧もこれに対応して高い値となる。
そこで従来は、インバータに使用するトランジスタの定
格選定や、スナバ回路の設計は、上記の現象を考慮して
なされている。たとえば、このような重畳現象が生じた
とき、スナバ電流の最大値は最大負荷電流の約２倍であ
り、これに耐えられるように大容量のトランジスタとス
ナノ＼回路とを選定することとなる。それ故トランジス
タインバータが大形・高価になる欠点を有する。
格選定や、スナバ回路の設計は、上記の現象を考慮して
なされている。たとえば、このような重畳現象が生じた
とき、スナバ電流の最大値は最大負荷電流の約２倍であ
り、これに耐えられるように大容量のトランジスタとス
ナノ＼回路とを選定することとなる。それ故トランジス
タインバータが大形・高価になる欠点を有する。
そこでこの発明の目的は、スナバ回路に流れる電流の最
大値を抑制することで、トランジスタあるいはスナバ回
路の容量を低減できるようにすることにある。
大値を抑制することで、トランジスタあるいはスナバ回
路の容量を低減できるようにすることにある。
上記の目的を達成するために、この発明の制御方法は、
スナバ回路を付属している半導体素子にスイッチング信
号を与えて電力変換を行わせている半導体スイッチ素子
の制御方法において、前記半導体素子に与えるオン信号
のパルス幅、あるいはオフ信号のパルス幅を、前記スナ
バ回路に流れる電流が減衰するのに要する時間よりも長
くするものとする。
スナバ回路を付属している半導体素子にスイッチング信
号を与えて電力変換を行わせている半導体スイッチ素子
の制御方法において、前記半導体素子に与えるオン信号
のパルス幅、あるいはオフ信号のパルス幅を、前記スナ
バ回路に流れる電流が減衰するのに要する時間よりも長
くするものとする。
この発明は、インバータの制御部に、素子に与えるオン
又はオフ信号のパルス幅がある設定時間より短いとき、
オン又はオフ信号の立下りのタイミングを遅延させる回
路を設ければ、スナバ回路に流れる最大電流値を減少で
きることに着目したものであって、このような遅延回路
を制御部に設けることによって、トランジスタのターン
オン又はターンオフの後、その設定時間内は、そのトラ
ンジスタは決してターンオフ又はターンオンできなくな
り、その結果、第６図に示すスナバ電流の重畳現象は解
消され、スナバ回路に流れる最大電流値を１つのトラン
ジスタが単独でスイッチングしたときの最大電流値と等
しくしようとするものである。
又はオフ信号のパルス幅がある設定時間より短いとき、
オン又はオフ信号の立下りのタイミングを遅延させる回
路を設ければ、スナバ回路に流れる最大電流値を減少で
きることに着目したものであって、このような遅延回路
を制御部に設けることによって、トランジスタのターン
オン又はターンオフの後、その設定時間内は、そのトラ
ンジスタは決してターンオフ又はターンオンできなくな
り、その結果、第６図に示すスナバ電流の重畳現象は解
消され、スナバ回路に流れる最大電流値を１つのトラン
ジスタが単独でスイッチングしたときの最大電流値と等
しくしようとするものである。
〔実施例］
第１図は本発明の実施例をあられしたプロ・ンク図であ
る。
る。
この第１図に示すＰＷＭ発生回路１１ ホトカプラ１
２、ベース駆動回路１３およびトランジスタ５Ｕは、第
４図の従来例回路と同しであるが、本発明においては、
パルス発生回路２１ と論理和素子２２ とが、図示の
ようにＰＷＭ発生回路１１とホトカプラ １２ との間
に設けられている。
２、ベース駆動回路１３およびトランジスタ５Ｕは、第
４図の従来例回路と同しであるが、本発明においては、
パルス発生回路２１ と論理和素子２２ とが、図示の
ようにＰＷＭ発生回路１１とホトカプラ １２ との間
に設けられている。
いま、ＰＷＭ発生回路１１からオン信号が出力されると
、その立上りでパルス発生回路２１にトリガをかけて、
これからパルスを発生させる。このパルス発生回路２１
が出力するパルスのパルス幅は、トランジスタが単独で
スイッチングしたとき、スナバ電流が十分に減衰できる
ｔなる時間にしている。それ故ＰＷＭ発生回路１１から
ｔより短かい時間幅のパルスが出力されても、ホトカプ
ラ １２に入力するパルスは、すべてｔなるパルス幅の
信号となり、またＰＷＭ発生回路１１の出力パルスの幅
がｔよりも長い場合は、そのままの信号がホトカプラ１
２に入力する。論理和素子２２はそのためのものである
。
、その立上りでパルス発生回路２１にトリガをかけて、
これからパルスを発生させる。このパルス発生回路２１
が出力するパルスのパルス幅は、トランジスタが単独で
スイッチングしたとき、スナバ電流が十分に減衰できる
ｔなる時間にしている。それ故ＰＷＭ発生回路１１から
ｔより短かい時間幅のパルスが出力されても、ホトカプ
ラ １２に入力するパルスは、すべてｔなるパルス幅の
信号となり、またＰＷＭ発生回路１１の出力パルスの幅
がｔよりも長い場合は、そのままの信号がホトカプラ１
２に入力する。論理和素子２２はそのためのものである
。
第２図は第１図に示す実施例回路の動作をあられしたタ
イムチャートであって、第２図（イ）はＰＷＭ発生回路
１１が出力するパルス信号、第２図（ロ）はパルス発生
回路２１が出力するパルス信号を、それぞれがあられし
ている。
イムチャートであって、第２図（イ）はＰＷＭ発生回路
１１が出力するパルス信号、第２図（ロ）はパルス発生
回路２１が出力するパルス信号を、それぞれがあられし
ている。
上述の説明は、トランジスタをターンオンさせるだめの
パルスの幅が短い場合であるが、ターンオフのパルス幅
が短い場合にも本発明が適用できるのは勿論である。
パルスの幅が短い場合であるが、ターンオフのパルス幅
が短い場合にも本発明が適用できるのは勿論である。
（発明の効果〕
この発明によれば、スナバ回路に流れる振動電流の周期
と、半導体スイッチ素子の動作とが一致することでスナ
バ電流が重畳するのを避けることができる。それ故当該
半導体スイッチ素子に印加されるサージ電圧も抑制でき
る。よって、従来のインバータなどで、サージ電圧の想
定値を変えなければスナバコンデンサの容量を低減でき
るし、スナバ回路を変えなければサージ電圧の最大値を
抑制できるので、使用する半導体スイッチ素子の電圧定
格を切下げることができる。また、サージ電圧の設定値
によっては、スナバコンデンサの容量低減と半導体スイ
ッチ素子の電圧定格の切下げとが両者とも実現できるこ
とになり、いずれにしても装置の小形化とコスト低減と
を実現できる効果を得る。
と、半導体スイッチ素子の動作とが一致することでスナ
バ電流が重畳するのを避けることができる。それ故当該
半導体スイッチ素子に印加されるサージ電圧も抑制でき
る。よって、従来のインバータなどで、サージ電圧の想
定値を変えなければスナバコンデンサの容量を低減でき
るし、スナバ回路を変えなければサージ電圧の最大値を
抑制できるので、使用する半導体スイッチ素子の電圧定
格を切下げることができる。また、サージ電圧の設定値
によっては、スナバコンデンサの容量低減と半導体スイ
ッチ素子の電圧定格の切下げとが両者とも実現できるこ
とになり、いずれにしても装置の小形化とコスト低減と
を実現できる効果を得る。
第１図は本発明の実施例をあられしたブロック図、第２
図は第１図に示す実施例回路の動作をあられしたタイム
チャートであり、第３図は自己消弧形半導体スイッチ素
子で構成した電圧形インバータの一般的な主回路接続図
、第４図はトランジスタをパルス幅変調制御する一般例
を示したブロック図、第５図は第３図に示すスナバコン
デンサの電流と電圧の変化を示したタイムチャート、第
６図はスナバ電流が同期して重畳した場合をあられした
タイムチャートである。 ２・・・直流電源、３・・・トランジスタインバータ、
４・・・負荷、５Ｕ〜５Ｚ・・・半導体スイッチ素子と
してのトランジスタ、６Ｕ〜６Ｚ・・・還流ダイオード
、７・・・スナバコンデンサ、１１・・・ＰＷＭ発生回
路、１２・・・ホトカプラ、１３・・・ベース駆動回路
、２１・・・パルス発生回路、２２・・・論理和素子。 第 １ 図 第 ２ 図
図は第１図に示す実施例回路の動作をあられしたタイム
チャートであり、第３図は自己消弧形半導体スイッチ素
子で構成した電圧形インバータの一般的な主回路接続図
、第４図はトランジスタをパルス幅変調制御する一般例
を示したブロック図、第５図は第３図に示すスナバコン
デンサの電流と電圧の変化を示したタイムチャート、第
６図はスナバ電流が同期して重畳した場合をあられした
タイムチャートである。 ２・・・直流電源、３・・・トランジスタインバータ、
４・・・負荷、５Ｕ〜５Ｚ・・・半導体スイッチ素子と
してのトランジスタ、６Ｕ〜６Ｚ・・・還流ダイオード
、７・・・スナバコンデンサ、１１・・・ＰＷＭ発生回
路、１２・・・ホトカプラ、１３・・・ベース駆動回路
、２１・・・パルス発生回路、２２・・・論理和素子。 第 １ 図 第 ２ 図
Claims (1)
- １）スナバ回路を付属している半導体素子にスイッチン
グ信号を与えて電力変換を行わせている半導体スイッチ
素子の制御方法において、前記半導体素子に与えるオン
信号のパルス幅、あるいはオフ信号のパルス幅を、前記
スナバ回路に流れる電流が減衰するのに要する時間より
も長くすることを特徴とする半導体スイッチ素子の制御
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63244793A JPH0295175A (ja) | 1988-09-29 | 1988-09-29 | 半導体スイッチ素子の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63244793A JPH0295175A (ja) | 1988-09-29 | 1988-09-29 | 半導体スイッチ素子の制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0295175A true JPH0295175A (ja) | 1990-04-05 |
Family
ID=17124015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63244793A Pending JPH0295175A (ja) | 1988-09-29 | 1988-09-29 | 半導体スイッチ素子の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0295175A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005020419A1 (ja) * | 2003-08-25 | 2005-03-03 | Mitsubishi Denki Kabushiki Kaisha | 電力変換器の制御装置 |
| JP2007143336A (ja) * | 2005-11-21 | 2007-06-07 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
-
1988
- 1988-09-29 JP JP63244793A patent/JPH0295175A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005020419A1 (ja) * | 2003-08-25 | 2005-03-03 | Mitsubishi Denki Kabushiki Kaisha | 電力変換器の制御装置 |
| US7426122B2 (en) | 2003-08-25 | 2008-09-16 | Mitsubishi Denki Kabushiki Kaisha | Power-converter control apparatus employing pulse width modulation and adjusting duration of a zero-voltage vector |
| EP1659680A4 (en) * | 2003-08-25 | 2008-12-17 | Mitsubishi Electric Corp | CONTROL FOR A CURRENT TRANSFORMER |
| JP2007143336A (ja) * | 2005-11-21 | 2007-06-07 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5684688A (en) | Soft switching three-level inverter | |
| De Doncker et al. | The auxiliary resonant commutated pole converter | |
| US4730242A (en) | Static power conversion and apparatus having essentially zero switching losses | |
| US6069809A (en) | Resonant inverter apparatus | |
| US4594650A (en) | Inverter device | |
| EP0783203B1 (en) | Bridge power converter | |
| JPH0946201A (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
| Legowski et al. | Hypersonic MOSFET-based power inverter with random pulse width modulation | |
| JPH01502874A (ja) | パルス幅変調コンバータ | |
| JP2003209973A (ja) | 電力変換装置 | |
| US5486994A (en) | Device for control of the oscillating circuit of a voltage inverter operating under quasi-resonance with pulse modulation regulation | |
| US6903911B2 (en) | Protective circuit for a network-controlled thyristor bridge | |
| EP0309919B1 (en) | A power conversion apparatus | |
| Ishikawa et al. | A novel soft-switched PWM current source inverter with voltage clamped circuit | |
| JP6705234B2 (ja) | インバータ装置の制御方法 | |
| US20070223257A1 (en) | Method and Circuit for Controlling a Rectifier | |
| JPH0295175A (ja) | 半導体スイッチ素子の制御方法 | |
| JP2917752B2 (ja) | 直流／直流変換装置 | |
| JP3141925B2 (ja) | ブリッジ型インバ−タ装置 | |
| JP3104736B2 (ja) | ブリッジ型インバ−タ装置 | |
| EP4478614A1 (en) | Power semiconductor bridge leg arrangement | |
| US20260039225A1 (en) | Current sharing of parallel-connected converters | |
| JP2712952B2 (ja) | インバータ装置 | |
| JP2009060708A (ja) | ダブルコンバータ変換装置の制御方式 | |
| JP2005110440A (ja) | 電圧駆動型スイッチング素子の制御方法及びゲート制御回路 |