JPH03101253A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。

Ａ、産業上の利用分野 Ｂ２発明の概要 Ｃ０背景技術［第７図］ Ｂ１発明が解決しようとする問題点 Ｅ２問題点を解決するための手段 １１作用 Ｇ、実施例［第１図乃至第６図］ ａ、第１の実施例［第１図、第２図］ ｂ、第２の実施例［第３図、第４図］ Ｃ０第３の実施例［第５図、第６図］ Ｈ１発明の効果 （Ａ、産業上の利用分野） 本発明は半導体装置、特にｎ型拡散領域とｎ型拡散領域
を有する半導体基板の層間絶縁膜上に、上記ｎ型拡散領
域とｎ型拡散領域の間を接続するポリサイド配線膜又は
シリサイド配線膜を有する半導体装置に関する。

（Ｂ、発明の概要） 本発明は、上記の半導体装置において、高温処理による
ｎ型拡散領域側のｎ型不純物のｎ型拡散領域への拡散に
よってｎ型拡散領域と配線膜とのコンタクト性が低下す
るのを防止するため、 拡散防止膜を設けたものである。

（Ｃ，背景技術）［第７図］ 半導体集積回路装置において、半導体基板のｐ゛型拡散
領域とｎ゛型拡散領域との間を高融点金属（例えばタン
グステン）ポリサイド配線膜により接続することができ
れば配線密度を高くすることができ、配線の自由度が高
くなり、高集積化に非常に有利である。

そこで１本願発明者は半導体基板のｐ０型拡散領域とｎ
゛型拡散領域とをポリサイド配線膜により接続した半導
体装置とその製造方法を案出した。第７図（Ａ）乃至（
Ｆ）はその半導体装置の製造方法を工程順に示す断面図
である。

（Ａ）半導体基板１の表面部を選択的に酸化することに
よりフィールド絶縁膜２を形成し、次いでゲート酸化膜
３を形成し、次いでｎ０型拡散領域４及びｐ゛型拡散領
域５を順次形成し、その後、半導体基板１表面上にＳｉ
Ｏ□からなる層間絶縁膜６を形成する。第３図（Ａ）は
眉間絶縁膜６形成後の状態を示す。

（Ｂ）次に、同図（Ｂ）に示すように眉間絶縁膜６を選
択的にエツチングすることによりｎ′″型拡散領域４を
露出させるコンタクトホール７及びｐ０型拡散領域５を
露出させるコンタクトホール８を同時に形成する。

（Ｃ）次に、同図（Ｃ）に示すように表面に多結晶シリ
コン膜９をＣＶＤにより形成する。

（Ｄ）次に、同図（Ｄ）に示すように多結晶シリコン膜
９のｐ０型拡散領域５と接する側をレジスト膜１０でマ
スクした状態で多結晶シリコン膜９にｎ型不純物、例え
ばリンｐ（あるいは砒素Ａｓ）をドープする。９ｎは多
結晶シリコン膜９のｎ型不純物ｐがドープされた部分を
示す。

（Ｅ）次に、同図（Ｅ）に示すように、多結晶シリコン
膜９の上記工程（Ｄ）でリンｐをドープした部分をレジ
スト膜１０でマスクして多結晶シリコン膜９にｎ型不純
物であるホウ素Ｂをドープする。９ｐは多結晶シリコン
膜９のｎ型不純物がドープされた部分を示す。

（Ｆ）次に、同図（Ｆ）に示すように多結晶シリコン膜
９上にタングステンシリサイド膜１１を形成する。これ
によって多結晶シリコン膜９とシリサイド膜１１からな
るポリサイド膜１２が形成される。

その後、該ポリサイド膜１２を選択的にエツチングする
ことによりポリサイド配線膜を形成する。

（Ｄ、発明が解決しようとする問題点）ところで、第７
図に示すような半導体装置の製造方法によれば、次のよ
うな問題が生じる。即ち、リンｐや砒素Ａｓ等のｎ型不
純物はタングステン等の高融点金属シリサイド膜中にお
ける拡散定数が大きいので、不純物をドープした後の高
温加熱処理（処理温度８００〜９００℃）の際にｎ型不
純物がタングステンシリサイド膜１１中を速く横方向に
拡散してｐ゛型拡散領域５の表面部に入り込み、そこの
ｎ型不純物濃度を低下させる。これは、ポリサイド配線
膜の多結晶シリコン膜とｐ４型拡散領域とのオーミック
コンタクト性を低下させ、バリアが形成される虞れすら
もたらすので問題となるのである。

尤も、熱処理をＲＴ　Ａ　（ｒａｐｉｄ　ｔｈｅｒｍａ
ｌ　ａｎｎｅａｌ）により行なえばそのような虞れは少
ないといえるが、ＲＴＡによれば信頼度が低い。従って
、やはりファーネスアニールにより熱処理をすることが
好ましいのであるが、ファーネスアニールによれば良好
なオーミックコンタクトがとれないという問題が避は得
ないのである。

本発明はこのような問題点を解決すべ（為されたもので
あり、高温処理によるｎ型拡散領域側のｎ型不純物のｐ
型拡散領域への拡散によってｐ型拡散領域と配線膜との
コンタクト性が低下するのを防止することを目的とする
。

（Ｅ、問題点を解決するための手段） 本発明半導体装置は上記問題点を解決するため、ｎ型拡
散領域側のｎ型不純物のｐ型拡散領域への拡散を防止す
る拡散防止膜を備えたことを特徴とする。

（Ｆ、作用） 本発明半導体装置によれば、拡散防止膜によってｎ型拡
散領域側のｎ型不純物のｐ型拡散領域への拡散を防止す
るので、その拡散によるｐ型拡散領域と配線膜とのコン
タクト性の低下を防止することができる。

（Ｇ、実施例）［第１図乃至第６図］ 以下、本発明半導体装置を図示実施例に従って詳細に説
明する。

（ａ、第１の実施例）［第１図、第２図］第１図は本発
明半導体装置の第１の実施例を示す断面図である。

図面において、■は半導体基板、２は半導体基板の表面
部を選択的に酸化することにより形成されたフィールド
絶縁膜、３は半導体基板ｌの素子形成領域上に形成され
たゲート絶縁膜、４は半導体基板１の表面部に形成され
たｎ′″型拡散領域、５は同じ＜ｐ”型拡散領域、６は
眉間絶縁膜、７は該層間絶縁膜６及びゲート絶縁膜３に
形成されたところの上記ｎ°型拡散領域４を露出させる
コンタクトホール、８は同じく上記ｐ０型拡散領域５を
露出させるコンタクトホール、９ｎは上記コンタクトホ
ール７を通じてｎ３型拡散領域４にコンタクトせしめら
れた多結晶シリコン膜で、ｎ型不純物がドープされてい
る。９ｐは上記コンタクトホール８を通じてｐＩ型拡散
領域５にコンタクトせしめられた多結晶シリコン膜で、
ｎ型不純物がドープされている。

１１は多結晶シリコン膜９ｐ、９ｎに形成されたタング
ステンシリサイド膜で、多結晶シリコン膜９ｐとタング
ステンシリサイド膜１１によって、また多結晶シリコン
膜９ｎとタングステンシリサイド膜ｌｌによってポリサ
イド配線膜１２が構成されている。該ポリサイド配線膜
１２は多結晶シリコン膜９ｎ側と多結晶シリコン膜９ｐ
側とが完全に分断されており、１３は分断部である。

１４はポリサイド配線膜１２上に形成されたチタンナイ
トライド（ＴｉＮ）膜であり、拡散防止膜として機能す
るが、また、ポリサイド配線膜１２の多結晶シリコン膜
９ｐ側の部分と多結晶シリコン膜９ｎ側の部分とを電気
的に接続する役割も担う。

この半導体装置はポリサイド配線膜１２のｎ型不純物が
ドープされた多結晶シリコン膜９ｎ内のそのｎ型不純物
がアニールの際にタングステンシリサイド膜１１を通し
てｐ０型拡散領域５内に侵入することを拡散防止膜１４
により阻んでいる。

従って、ｐ゛型拡散領域５内に多結晶シリコン膜９ｎか
らのｎ型不純物が侵入する虞れがなく、ｐ゛型拡散領域
５とポリサイド配線膜１２とのコンタクト性が低下する
のを防止することができる。というのは、タングステン
シリサイド膜はリンＰ、砒素Ａｓ等のｎ型不純物やホウ
素８等ｎ型不純物の拡散係数が非常に小さく、実質的に
不純物の拡散に対する防波堤の如き役割を果たすと共に
、このタングステンシリサイド膜１４が分断部１３にお
いてポリサイド配線膜１２のｎ側とｐ側との間を仕切っ
ているからである。従って、８００〜９００℃の温度で
ファーネスアニールしてもｐ０型拡散領域５に多結晶シ
リコン膜９ｎ中のｎ型不純物が侵入する虞れがないので
ある。

第２図（Ａ）乃至（Ｅ）は第１図に示した半導体装置の
製造方法を工程順に示す断面図である。

（Ａ）半導体基板ｌの表面部を選択酸化することにより
フィールド絶縁膜２を形成し、次いで、全面酸化により
半導体基板１表面にゲート絶縁膜３を形成し、次いで、
半導体基板１表面部にｎ０型拡散領域４及びｐ０型拡散
領域５を順次形成し、次いで、層間絶縁膜６をＣＶＤに
より形成し、次いで、コンタクトホール７及び８をフォ
トエツチングにより形成し、次いで、多結晶シリコン膜
９をＣＶＤにより形成し、しかる後、タングステンシリ
サイド膜１１をＣＶＤ法により形成する。第２図（Ａ）
はタングステンシリサイド膜１１形成後の状態を示す。

（Ｂ）次に、同図（Ｂ）に示すように、ｎ側をレジスト
膜１０によりマスクした状態でｎ型不純物を多結晶シリ
コン膜９にイオン打込みする。

９ｎは多結晶シリコン膜９のｎ型不純物がイオン打込み
された部分を示す。

（Ｃ）次に、同図（Ｃ）に示すように、Ｐ側をレジスト
膜１０によりマスクした状態でｎ型不純物を多結晶シリ
コン膜９にイオン打込みする。

９ｎは多結晶シリコン膜９のｎ型不純物がイオン打込み
された部分を示す。

（Ｄ）次に、同図（Ｄ）に示すように、タングステンシ
リサイド膜１１及び多結晶シリコン膜９を選択的にエツ
チングすることによりｎ側とｐ側との境界部に分断部１
３を形成する。

（Ｅ）その後、同図（Ｅ）に示すようにチタンナイトラ
イド膜１４をスパッタリングにより形成する。

しかる後、チタンナイトライド膜１４と共にポリサイド
膜１２をパターニングしてポリサイド配線膜を得る。

尚、本製造方法によれば多結晶シリコン膜９を形成した
後タングステンシリサイド膜１１を形成し、該タングス
テンシリサイド膜１１越しに多結晶シリコン膜９にｎ型
不純物及びｎ型不純物を順次イオン打込みしていた。し
かし、多結晶シリコン膜９形成後タングステンシリサイ
ド膜１１形成前に不純物のイオン打込みをするようにし
ても良い。

ところで、第１図に示した本実施例においては、チタン
ナイトライド膜１４が単に拡散防止膜として機能するだ
けでなく、ポリサイド配線膜のｐ側とｎ側とを電気的に
接続する役割も担う。

従って、配線抵抗を非常に小さくすることが要求される
場合にはチタンナイトライド膜１４の表面あるいはその
底面（下面）に高融点金属あるいは高融点金属シリサイ
ド膜を形成して拡散防止膜を二層構造にして配線の低抵
抗化を図ることによりその要求に応えると良い。という
のは、チタンナイトライド膜（Ｔ　ｉ　Ｎ）は抵抗率が
充分に低いとはいえないのでそれのみでは配線抵抗をき
わめて小さくすることは難しいが、低比抵抗である高融
点金属あるいは高融点金属シリサイド膜と二層構造とす
ることによりきわめて低抵抗の配線を得ることができる
からである。

（ｂ、第２の実施例）［第３図、第４図］第３図は本発
明半導体装置の第２の実施例を示すものである。

本実施例は第１の実施例と共通する部分を多く有し、そ
の共通部分は既に説明済であるので相違する部分につい
てのみ説明する。

本実施例は多結晶シリコン膜９のみがｐ側（９ｐ）とｎ
側（９ｎ）との間を分断され、その分断部１３上も含め
多結晶シリコン膜９上にチタンナイトライド膜１４を形
成し、タングステンシリサイド膜１１をこのチタンナイ
トライド膜１４上に形成したものである。

このような半導体装置によれば、第１図に示した半導体
装置のようにチタンナイトライド膜１４だけがポリサイ
ド配線膜のｐ側とｎ側との間を電気的に接続する役割を
果たすのではなく、タングステンシリサイド膜１１もそ
の電気的接続をする役割を果たすため配線抵抗が太き（
なる虞れはない。というのは、低抵抗のタングステンシ
リサイド膜１１がチタンナイトライド膜１４に積層され
て配線抵抗を低くするからである。

尚、チタンナイトライド膜１４は多結晶シリコン膜９ｎ
及び多結晶シリコン膜９ｐと、タングステンシリサイド
膜１１との間に介在しており、しかも多結晶シリコン膜
９ｎと多結晶シリコン膜９ｐとの間を分断している。従
って、多結晶シリコン膜９　ｎ、中のｎ型不純物が多結
晶シリコン膜９自身あるいはタングステンシリサイド膜
１１を通じてｐ゛型拡散領域５中に侵入することをチタ
ンナイトライド膜１４によって阻むことができ、ｐ゛型
拡散領域と配線膜とのコンタクト性の劣化を防止するこ
とができることは第１の実施例の場合と同じである。従
って、不純物活性化のためのアニールをＲＴＡではなく
ＳＯＯ〜９００℃でのファーネスアニールによって支障
なく行なうことができる。

第４図（Ａ）乃至（Ｄ）は第３図に示した半導体装置の
製造方法を工程順に示す断面図である。

（Ａ）半導体基板１の表面部に選択的にフィールド絶縁
膜２を形成し、素子形成領域の表面にゲート絶縁膜３を
形成し、半導体基板１の表面部にｎ４型拡散領域４及び
ｐ′″型拡散領域５を順次形成し、層間絶縁膜６を形成
し、該眉間絶縁膜６にコンタクトホール７及び８を形成
し、眉間絶縁膜６上に多結晶シリコン膜９を形成し、そ
の後多結晶シリコン膜９のｐ側をレジスト膜１０でマス
クする。しかる後、多結晶シリコン膜９に対してｎ型不
純物をイオン打込みする。９ｎは多結晶シリコン膜９の
ｎ型不純物がドープされた部分である。第４図（Ａ）は
ドープ時の状態を示す。

（Ｂ）次に、同図（Ｂ）に示すように多結晶シリコン膜
りｎ上をレジスト膜１０でマスクした状態で多結晶シリ
コン膜９にｎ型不純物をイオン打込みする。９ｐは多結
晶シリコン膜９のｎ型不純物がイオン打込みされた部分
を示す。

（Ｃ）次に、同図（Ｃ）に示すように多結晶シリコン膜
９ｐと９ｎの境界部に、レジスト膜１０をマスクとする
多結晶シリコン膜９に対する選択的エツチングにより分
断部１３を形成する。

（Ｄ）次に、同図（Ｄ）に示すように分断部１３を含め
多結晶シリコン膜９ｐ及び９ｎ上にチタンナイトライド
膜１４を例えばスパッタ法により形成する。

その後、タングステンシリサイド膜１１をＣＶＤ法又は
スパッタ法で形成し、しかる後該タングステンシリサイ
ド膜１１、チタンナイトライド膜１４及び多結晶シリコ
ン膜９ｐ、９ｎを選択的にエツチングすることにより配
線膜を形成して第３図に示す半導体装置を得る。

（ｃ、第３の実施例）［第５図、第６図］第５図は本発
明半導体装置の実施例を示す断面図である。

本実施例は第３図に示した第２の実施例とけ共通する部
分を有し、その共通部分は説明済であるので、相違する
部分についてのみ説明する。

本実施例は多結晶シリコン膜９のｐ側のみ不純物（ｎ型
不純物）がドープされており、多結晶シリコン膜９のｎ
側には不純物がドープされておらずノンドープのままに
なっている。

そして、多結晶シリコン膜９はｎ０型拡散領域４とは直
接にはコンタクトしておらず、多結晶シリコン膜９のコ
ンタクトホール７と対応する部分はエツチングにより除
去されており、コンタクトホール７を通してｎ゛型拡散
領域４と直接コンタクトするのは多結晶シリコン膜９上
に形成されたチタンナイトライド膜１４である。

また、第１の実施例、第２の実施例における分断部１３
は本実施例においては設けられていない。というのは、
多結晶シリコン膜９のｎ側にはｎ型不純物が全くドープ
されておらず、しかも多結晶シリコン膜９はｎ゛型拡散
領域４との間を拡散防止膜たるチタンナイトライド膜１
４によって遮ぎられているのでｎ型不純物が横方向拡散
によりｐ＋型拡散領域５中に侵入する虞れがなく、分断
部１３を設ける必要性がないからである。

以上が本実施例の第２の実施例との相違点であるが、そ
れ以外の点では共通している。

本実施例は分断部１３がなく、しかもチタンナイトライ
ド膜１４上には低抵抗のタングステンシリサイド膜１１
が形成されているので配線抵抗を非常に小さ（できると
いう利点を有するだけでなく、多結晶シリコン膜９には
ｎ型不純物のみを選択的（こドープするので、ｎ型不純
物のイオン打込工程、打込み用マスク工程及び分断部形
成用エッチング工程が不要となるという利点を有してい
る。勿論、マスクも２個少な（できる。従って、製造コ
ストの低減をより図り易くすることができる。

第６図（Ａ）乃至（Ｄ）は第５図に示した半導体装置の
製造方法を工程順に示す断面図である。

（Ａ）層間絶縁膜６を形成するまでは第１の実施例、第
２の実施例の半導体装置を製造する場合と全（同じであ
るが、眉間絶縁膜６の形成後のコンタクトホールの形成
が異なる。即ち、眉間絶縁膜６の形成後先ずｐ′″型拡
散領域５の表面を露出させるコンタクトホール８のみを
形成し、コンタクトホール７はこの工程では形成しない
。第６図（Ａ）はコンタクトホール８形成時の状態を示
す。１０はレジスト膜からなるエツチングマスクである
。

（Ｂ）次に、多結晶シリコン膜９を形成し、その後第６
図（Ｂ）に示すようにレジスト膜１０をマスクとして多
結晶シリコン膜９及び層間絶縁膜６をエツチングするこ
とによりｎ０型拡散領域４を露出させるコンタクトホー
ル７を形成する。

（Ｃ）次に、同図（Ｃ）に示すように多結晶シリコン膜
９上にチタンナイトライド膜１４及びタングステンシリ
サイド膜１１を形成する。

（Ｄ）その後、同図（Ｄ）に示すようにｎ側をレジスト
膜ｌＯでマスクした状態で多結晶シリコン膜９にｎ型不
純物をイオン打込みする。９ｐは多結晶シリコン膜９の
ｎ型不純物が打ち込まれた部分を示す。

しかる後、配線膜形成のためのパターニングが行なわれ
る。

（Ｈ，発明の効果） 以上に述べたように、本発明半導体装置は、ｎ型拡散領
域とｎ型拡散領域を有する半導体基板の眉間絶縁膜上に
、上記ｎ型拡散領域とｎ型拡散領域の間を接続するポリ
サイド配線膜又はシリサイド配線膜を有する半導体装置
であって、上記ｎ型拡散領域側のｎ型不純物のｎ型拡散
領域への拡散を防止する拡散防止膜を備えたことを特徴
とするものである。

従って、本発明半導体装置によれば、拡散防止膜によっ
てｎ型拡散領域側のｎ型不純物のｎ型拡散領域への拡散
を防止することができる。依って、そのｎ型不純物の拡
散によるｎ型拡散領域と配線膜とのコンタクト性の低下
を防止することができるのである。

【図面の簡単な説明】

第１図は本発明半導体装置の第１の実施例を示す断面図
、第２図（Ａ）乃至（Ｅ）は第１図に示した半導体装置
の製造方法を工程順に示す断面図、第３図は本発明半導
体装置の第２の実施例を示す断面図、第４図（Ａ）乃至
（Ｄ）は第３図に示した半導体装置の製造方法を工程順
に示す断面図、第５図は本発明半導体装置の第３の実施
例を示す断面図、第６図（Ａ）乃至（Ｄ）は第５図に示
した半導体装置の製造方法を工程順に示す断面図、第７
図（Ａ）乃至（Ｆ）は背景技術を説明するための半導体
装置の製造方法を工程順に示す断面図である。 製造方法左工程類に示す断面図 第２図 符号の説明 ｌ・・・半導体基板、４・・・ｎ型拡散領域、５・・・
ｎ型拡散領域、６・・・層間絶縁膜、９・・・多結晶シ
リコン膜、 １１・・・高融点金属シリサイド膜、 ９・１１・・・ポリサイド配線膜、 １４・・・拡散防止膜。 ノ４・・・孤取閘止原 Ｐ″寸Ｕθコ ′Ｉｉ４造ｒ５法宛工程順に示を断面図第４図 背景抜術を工程順に示す断面図 第７図 ｇ−寸ｕ）ｑコ

Claims (1)

【特許請求の範囲】
1. （１）ｎ型拡散領域とｐ型拡散領域を有する半導体基板
   の層間絶縁膜上に、上記ｎ型拡散領域とｐ型拡散領域の
   間を接続するポリサイド配線膜又はシリサイド配線膜を
   有する半導体装置であって、 上記ｎ型拡散領域側のｎ型不純物のｐ型拡散領域への拡
   散を防止する拡散防止膜を備えた ことを特徴とする半導体装置