JPH06291077A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06291077A JPH06291077A JP10348993A JP10348993A JPH06291077A JP H06291077 A JPH06291077 A JP H06291077A JP 10348993 A JP10348993 A JP 10348993A JP 10348993 A JP10348993 A JP 10348993A JP H06291077 A JPH06291077 A JP H06291077A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- film
- contact hole
- sio
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 高集積化が可能であるにも拘らず、信頼性が
高く消費電力も少なく動作速度も速い半導体装置を提供
する。 【構成】 Ｓｉ基板１１の活性領域には、形成直後のパ
ターンのＳｉＯ2 膜１２をマスクにして拡散層１３が形
成されており、層間絶縁膜１４には、拡散層１３の少な
くとも一部とＳｉＯ2 膜１２のうちで上記の一部に接す
る部分とを包含するコンタクト孔１５が開孔されてい
る。そして、コンタクト孔１５を開孔した後の層間絶縁
膜１４とＳｉＯ2 膜１２とをマスクにして、不純物濃度
が拡散層１３の１０倍程度である拡散層１６が形成され
ている。このため、拡散層１３に比べて拡散層１６とＳ
ｉ基板１１との間の逆耐圧が高く且つ漏れ電流も少な
い。
高く消費電力も少なく動作速度も速い半導体装置を提供
する。 【構成】 Ｓｉ基板１１の活性領域には、形成直後のパ
ターンのＳｉＯ2 膜１２をマスクにして拡散層１３が形
成されており、層間絶縁膜１４には、拡散層１３の少な
くとも一部とＳｉＯ2 膜１２のうちで上記の一部に接す
る部分とを包含するコンタクト孔１５が開孔されてい
る。そして、コンタクト孔１５を開孔した後の層間絶縁
膜１４とＳｉＯ2 膜１２とをマスクにして、不純物濃度
が拡散層１３の１０倍程度である拡散層１６が形成され
ている。このため、拡散層１３に比べて拡散層１６とＳ
ｉ基板１１との間の逆耐圧が高く且つ漏れ電流も少な
い。
Description
【０００１】
【産業上の利用分野】本発明は、コンタクト孔を介して
配線が拡散層にコンタクトしている半導体装置及びその
製造方法に関するものである。
配線が拡散層にコンタクトしている半導体装置及びその
製造方法に関するものである。
【０００２】
【従来の技術】半導体素子の拡散層と配線との結合部の
面積を縮小することができれば、半導体装置を微細化し
て集積度を高めることができる。そこで、半導体基板の
活性領域に拡散層を形成した後、この拡散層の少なくと
も一部と素子分離領域とに跨がるコンタクト孔を開孔
し、コンタクト孔を介して活性領域に不純物を導入した
後、このコンタクト孔を覆う配線を形成して、コンタク
ト孔を開孔する際の位置合わせ余裕を不要にした技術が
ある（例えば、特開昭５２−６０５７１号公報、特開昭
５９−２５２２１号公報）。
面積を縮小することができれば、半導体装置を微細化し
て集積度を高めることができる。そこで、半導体基板の
活性領域に拡散層を形成した後、この拡散層の少なくと
も一部と素子分離領域とに跨がるコンタクト孔を開孔
し、コンタクト孔を介して活性領域に不純物を導入した
後、このコンタクト孔を覆う配線を形成して、コンタク
ト孔を開孔する際の位置合わせ余裕を不要にした技術が
ある（例えば、特開昭５２−６０５７１号公報、特開昭
５９−２５２２１号公報）。
【０００３】
【発明が解決しようとする課題】しかし、拡散層と素子
分離領域とに跨がるコンタクト孔を開孔すると、素子分
離領域における絶縁膜のうちで膜厚の薄いバーズビーク
部等の端部も除去されるが、この端部下には拡散層が形
成されていない。
分離領域とに跨がるコンタクト孔を開孔すると、素子分
離領域における絶縁膜のうちで膜厚の薄いバーズビーク
部等の端部も除去されるが、この端部下には拡散層が形
成されていない。
【０００４】このため、コンタクト孔を介して活性領域
に不純物を導入して新たに拡散層を形成したとしても、
この新たに形成した拡散層の不純物濃度が当初から形成
されている拡散層の不純物濃度と同等程度でしかなけれ
ば、素子分離領域における絶縁膜と拡散層との境界部を
介して、半導体基板へ漏れ電流が流れる。
に不純物を導入して新たに拡散層を形成したとしても、
この新たに形成した拡散層の不純物濃度が当初から形成
されている拡散層の不純物濃度と同等程度でしかなけれ
ば、素子分離領域における絶縁膜と拡散層との境界部を
介して、半導体基板へ漏れ電流が流れる。
【０００５】この結果、基板電位が不安定になって信頼
性が低下し、消費電力も増大し、印加電圧が低下して動
作速度も遅くなるという問題があった。
性が低下し、消費電力も増大し、印加電圧が低下して動
作速度も遅くなるという問題があった。
【０００６】そこで、本発明の目的は、高集積化が可能
であるにも拘らず、信頼性が高く消費電力も少なく動作
速度も速い半導体装置及びその製造方法を提供すること
である。
であるにも拘らず、信頼性が高く消費電力も少なく動作
速度も速い半導体装置及びその製造方法を提供すること
である。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置は、半導体基板の活性領域の少
なくとも一部を包含し且つ素子分離領域に接するコンタ
クト孔が設けられており、前記活性領域のうちで前記一
部以外の部分における第１の拡散層と同一導電型で且つ
この第１の拡散層よりも不純物濃度の高い第２の拡散層
が前記コンタクト孔下の前記活性領域に形成されてお
り、前記コンタクト孔を介して配線が前記第２の拡散層
にコンタクトしている。
に、本発明の半導体装置は、半導体基板の活性領域の少
なくとも一部を包含し且つ素子分離領域に接するコンタ
クト孔が設けられており、前記活性領域のうちで前記一
部以外の部分における第１の拡散層と同一導電型で且つ
この第１の拡散層よりも不純物濃度の高い第２の拡散層
が前記コンタクト孔下の前記活性領域に形成されてお
り、前記コンタクト孔を介して配線が前記第２の拡散層
にコンタクトしている。
【０００８】本発明において好ましくは、前記配線がア
ルミニウムまたはアルミニウム合金から成っている。
ルミニウムまたはアルミニウム合金から成っている。
【０００９】本発明において好ましくは、前記配線と前
記第２の拡散層との間に遷移金属から成るバリアメタル
層が設けられている。
記第２の拡散層との間に遷移金属から成るバリアメタル
層が設けられている。
【００１０】本発明において好ましくは、前記第１の拡
散層の表面における不純物濃度が１×１０19〜１×１０
20原子ｃｍ-3の範囲であり、前記第２の拡散層の表面に
おける不純物濃度が１×１０20〜１×１０21原子ｃｍ-3
の範囲である。
散層の表面における不純物濃度が１×１０19〜１×１０
20原子ｃｍ-3の範囲であり、前記第２の拡散層の表面に
おける不純物濃度が１×１０20〜１×１０21原子ｃｍ-3
の範囲である。
【００１１】また、本発明の半導体装置の製造方法は、
半導体基板の活性領域に第１の拡散層を形成する工程
と、前記第１の拡散層の少なくとも一部と前記半導体基
板の素子分離領域のうちで前記一部に接する部分とを包
含するコンタクト孔を開孔する工程と、前記第１の拡散
層と同一導電型の不純物を前記コンタクト孔を介して前
記活性領域に導入して、前記第１の拡散層よりも不純物
濃度の高い第２の拡散層を形成する工程と、前記コンタ
クト孔を介して前記第２の拡散層にコンタクトする配線
を形成する工程とを有している。
半導体基板の活性領域に第１の拡散層を形成する工程
と、前記第１の拡散層の少なくとも一部と前記半導体基
板の素子分離領域のうちで前記一部に接する部分とを包
含するコンタクト孔を開孔する工程と、前記第１の拡散
層と同一導電型の不純物を前記コンタクト孔を介して前
記活性領域に導入して、前記第１の拡散層よりも不純物
濃度の高い第２の拡散層を形成する工程と、前記コンタ
クト孔を介して前記第２の拡散層にコンタクトする配線
を形成する工程とを有している。
【００１２】
【作用】本発明においては、コンタクト孔が素子分離領
域に接しているので、コンタクト孔が素子分離領域に対
して位置合わせ余裕を有している構造に比べて、半導体
装置に必要な面積を縮小することができる。しかも、コ
ンタクト孔下の第２の拡散層の不純物濃度がそれ以外の
第１の拡散層の不純物濃度よりも高いので、第１の拡散
層に配線をコンタクトさせる場合に比べて、拡散層と半
導体基板との間の逆耐圧が高く且つ漏れ電流も少ない。
域に接しているので、コンタクト孔が素子分離領域に対
して位置合わせ余裕を有している構造に比べて、半導体
装置に必要な面積を縮小することができる。しかも、コ
ンタクト孔下の第２の拡散層の不純物濃度がそれ以外の
第１の拡散層の不純物濃度よりも高いので、第１の拡散
層に配線をコンタクトさせる場合に比べて、拡散層と半
導体基板との間の逆耐圧が高く且つ漏れ電流も少ない。
【００１３】また、配線と第２の拡散層との間にバリア
メタル層を設けることによって、半導体基板と配線との
合金化反応によるアロイスパイクを防止して、拡散層と
半導体基板との間の漏れ電流を更に少なくすることがで
きる。
メタル層を設けることによって、半導体基板と配線との
合金化反応によるアロイスパイクを防止して、拡散層と
半導体基板との間の漏れ電流を更に少なくすることがで
きる。
【００１４】
【実施例】以下、本発明の第１及び第２実施例を、図１
〜図４を参照しながら説明する。図１及び図２が、第１
実施例を示している。この第１実施例では、比抵抗が１
〜１２Ω・ｃｍ程度であるＰ型のＳｉ基板１１の表面
に、膜厚が３００〜８００ｎｍ程度のＳｉＯ2 膜１２が
選択的に形成されている。従って、ＳｉＯ2 膜１２で素
子分離領域が形成されており、ＳｉＯ2 膜１２に囲まれ
ている領域が活性領域になっている。
〜図４を参照しながら説明する。図１及び図２が、第１
実施例を示している。この第１実施例では、比抵抗が１
〜１２Ω・ｃｍ程度であるＰ型のＳｉ基板１１の表面
に、膜厚が３００〜８００ｎｍ程度のＳｉＯ2 膜１２が
選択的に形成されている。従って、ＳｉＯ2 膜１２で素
子分離領域が形成されており、ＳｉＯ2 膜１２に囲まれ
ている領域が活性領域になっている。
【００１５】ＳｉＯ2 膜１２に囲まれている活性領域に
は、形成直後のパターンのＳｉＯ2膜１２をマスクにし
た砒素またはリンの導入によって、表面部の不純物濃度
が１×１０19〜１×１０20原子ｃｍ-3程度で、深さが
０．１〜０．３μｍ程度であるＮ型の拡散層１３が形成
されている。
は、形成直後のパターンのＳｉＯ2膜１２をマスクにし
た砒素またはリンの導入によって、表面部の不純物濃度
が１×１０19〜１×１０20原子ｃｍ-3程度で、深さが
０．１〜０．３μｍ程度であるＮ型の拡散層１３が形成
されている。
【００１６】ＳｉＯ2 膜１２及び拡散層１３上には、不
純物を含まないＳｉＯ2 膜または不純物としてリン若し
くはボロンを２〜８重量％の割合で含むＳｉＯ2 膜であ
り、膜厚が５００〜１０００ｎｍ程度である層間絶縁膜
１４が形成されている。この層間絶縁膜１４には、図２
（ａ）〜（ｃ）の何れかのように、拡散層１３の少なく
とも一部とＳｉＯ2 膜１２のうちで上記の一部に接する
部分とを包含するコンタクト孔１５、つまり拡散層１３
の少なくとも一部とＳｉＯ2 膜１２とに跨がるコンタク
ト孔１５が開孔されている。
純物を含まないＳｉＯ2 膜または不純物としてリン若し
くはボロンを２〜８重量％の割合で含むＳｉＯ2 膜であ
り、膜厚が５００〜１０００ｎｍ程度である層間絶縁膜
１４が形成されている。この層間絶縁膜１４には、図２
（ａ）〜（ｃ）の何れかのように、拡散層１３の少なく
とも一部とＳｉＯ2 膜１２のうちで上記の一部に接する
部分とを包含するコンタクト孔１５、つまり拡散層１３
の少なくとも一部とＳｉＯ2 膜１２とに跨がるコンタク
ト孔１５が開孔されている。
【００１７】そして、コンタクト孔１５を開孔した後の
層間絶縁膜１４とＳｉＯ2 膜１２とをマスクにしてコン
タクト孔１５からリンまたは砒素を導入して、表面部の
不純物濃度が１×１０20〜１×１０21原子ｃｍ-3程度と
拡散層１３の不純物濃度の１０倍程度であるＮ型の拡散
層１６が形成されている。
層間絶縁膜１４とＳｉＯ2 膜１２とをマスクにしてコン
タクト孔１５からリンまたは砒素を導入して、表面部の
不純物濃度が１×１０20〜１×１０21原子ｃｍ-3程度と
拡散層１３の不純物濃度の１０倍程度であるＮ型の拡散
層１６が形成されている。
【００１８】ところで、コンタクト孔１５を開孔する
と、図１（ａ）及び（ｂ）に示すように、ＳｉＯ2 膜１
２のうちで膜厚の薄いバーズビーク部も除去される。従
って、コンタクト孔１５を介したリンまたは砒素の導入
によって、拡散層１６の方が拡散層１３よりも０．１〜
０．２μｍ程度だけ横方向へ広がって形成されている。
と、図１（ａ）及び（ｂ）に示すように、ＳｉＯ2 膜１
２のうちで膜厚の薄いバーズビーク部も除去される。従
って、コンタクト孔１５を介したリンまたは砒素の導入
によって、拡散層１６の方が拡散層１３よりも０．１〜
０．２μｍ程度だけ横方向へ広がって形成されている。
【００１９】なお、拡散層１６の深さは、図１（ａ）に
示すように、０．２〜０．４μｍ程度と拡散層１３より
も０．１〜０．２μｍ程度だけ深くしてもよく、図１
（ｂ）に示すように、拡散層１３より浅くしてもよい。
図１（ａ）の場合は、拡散層１６が既に形成してある拡
散層１３を完全に包み込んでいるので、拡散層１３も拡
散層１６になっているが、図１（ｂ）の場合は、拡散層
１３が拡散層１６の下に残っている。
示すように、０．２〜０．４μｍ程度と拡散層１３より
も０．１〜０．２μｍ程度だけ深くしてもよく、図１
（ｂ）に示すように、拡散層１３より浅くしてもよい。
図１（ａ）の場合は、拡散層１６が既に形成してある拡
散層１３を完全に包み込んでいるので、拡散層１３も拡
散層１６になっているが、図１（ｂ）の場合は、拡散層
１３が拡散層１６の下に残っている。
【００２０】拡散層１６には、Ａｌ、Ｃｕ、Ａｕ、Ｐ
ｔ、Ｗ、Ｔｉ、Ｍｏ等やこれらの複合膜から成り膜厚が
５００〜１０００ｎｍ程度である金属配線１７が、コン
タクト孔１５を介してコンタクトしている。
ｔ、Ｗ、Ｔｉ、Ｍｏ等やこれらの複合膜から成り膜厚が
５００〜１０００ｎｍ程度である金属配線１７が、コン
タクト孔１５を介してコンタクトしている。
【００２１】図３が、第２実施例を示している。この第
２実施例は、金属配線１７の代わりに、膜厚が１０〜１
００ｎｍ程度のバリアメタル配線１８と膜厚が５００〜
１０００ｎｍ程度であるアルミニウム合金配線１９との
積層構造が用いられていることを除いて、図１に示した
第１実施例と実質的に同様の構成を有している。Ａｌ合
金配線１９は、例えばＳｉ及びＣｕを０．１〜２％程度
含むＡｌ膜から成っており、バリアメタル配線１８は、
Ｔｉ、Ｗ、ＴｉＮ、ＴｉＷ、ＷＳｉ、Ｍｏやこれらの複
合膜から成っている。
２実施例は、金属配線１７の代わりに、膜厚が１０〜１
００ｎｍ程度のバリアメタル配線１８と膜厚が５００〜
１０００ｎｍ程度であるアルミニウム合金配線１９との
積層構造が用いられていることを除いて、図１に示した
第１実施例と実質的に同様の構成を有している。Ａｌ合
金配線１９は、例えばＳｉ及びＣｕを０．１〜２％程度
含むＡｌ膜から成っており、バリアメタル配線１８は、
Ｔｉ、Ｗ、ＴｉＮ、ＴｉＷ、ＷＳｉ、Ｍｏやこれらの複
合膜から成っている。
【００２２】図４は、図３（ｂ）に示した第２実施例の
製造方法を示している。この第２実施例を製造するため
には、まず、図４（ａ）に示すように、Ｓｉ基板１１の
表面にＬＯＣＯＳ法でＳｉＯ2 膜１２を選択的に形成し
て、このＳｉＯ2 膜１２を形成した領域を素子分離領域
にすると共にＳｉＯ2 膜１２で囲んだ領域を活性領域に
する。
製造方法を示している。この第２実施例を製造するため
には、まず、図４（ａ）に示すように、Ｓｉ基板１１の
表面にＬＯＣＯＳ法でＳｉＯ2 膜１２を選択的に形成し
て、このＳｉＯ2 膜１２を形成した領域を素子分離領域
にすると共にＳｉＯ2 膜１２で囲んだ領域を活性領域に
する。
【００２３】次に、ＳｉＯ2 膜１２をマスクにして、砒
素を３０〜１００ｋｅＶ程度の加速エネルギ及び１×１
０14〜１×１０15原子ｃｍ-2程度のドーズ量で活性領域
にイオン注入する。そして、イオン注入した砒素を８５
０〜１０００℃の温度及び３０〜６０分程度の時間の熱
処理で拡散させて、図４（ｂ）に示すように、Ｎ型の拡
散層１３を形成する。
素を３０〜１００ｋｅＶ程度の加速エネルギ及び１×１
０14〜１×１０15原子ｃｍ-2程度のドーズ量で活性領域
にイオン注入する。そして、イオン注入した砒素を８５
０〜１０００℃の温度及び３０〜６０分程度の時間の熱
処理で拡散させて、図４（ｂ）に示すように、Ｎ型の拡
散層１３を形成する。
【００２４】次に、図４（ｃ）に示すように、不純物を
含まないＳｉＯ2 膜または不純物としてリン若しくはボ
ロンを２〜８重量％の割合で含むＳｉＯ2 膜であり、膜
厚が５００〜１０００ｎｍ程度である層間絶縁膜１４を
ＣＶＤ法で堆積させる。
含まないＳｉＯ2 膜または不純物としてリン若しくはボ
ロンを２〜８重量％の割合で含むＳｉＯ2 膜であり、膜
厚が５００〜１０００ｎｍ程度である層間絶縁膜１４を
ＣＶＤ法で堆積させる。
【００２５】次に、フォトリソグラフィ法及びエッチン
グ法によって、図４（ｄ）に示すように、層間絶縁膜１
４に選択的にコンタクト孔１５を開孔する。このコンタ
クト孔１５は、図２について既に説明したように、拡散
層１３の少なくとも一部とＳｉＯ2 膜１２のうちで上記
の一部に接する部分とを包含するように、つまり拡散層
１３の少なくとも一部とＳｉＯ2 膜１２とに跨がるよう
に開孔する。
グ法によって、図４（ｄ）に示すように、層間絶縁膜１
４に選択的にコンタクト孔１５を開孔する。このコンタ
クト孔１５は、図２について既に説明したように、拡散
層１３の少なくとも一部とＳｉＯ2 膜１２のうちで上記
の一部に接する部分とを包含するように、つまり拡散層
１３の少なくとも一部とＳｉＯ2 膜１２とに跨がるよう
に開孔する。
【００２６】この際、ＳｉＯ2 膜１２のうちで膜厚の薄
いバーズビーク部もエッチングされる。しかし、逆に、
フォトリソグラフィ工程でマスクが位置ずれしても、Ｓ
ｉＯ2 膜１２のうちで膜厚の薄いバーズビーク部しかエ
ッチングされない。従って、フォトリソグラフィ工程に
おけるマスクの位置ずれを吸収することができ、マスク
の位置合わせ余裕が不要である。
いバーズビーク部もエッチングされる。しかし、逆に、
フォトリソグラフィ工程でマスクが位置ずれしても、Ｓ
ｉＯ2 膜１２のうちで膜厚の薄いバーズビーク部しかエ
ッチングされない。従って、フォトリソグラフィ工程に
おけるマスクの位置ずれを吸収することができ、マスク
の位置合わせ余裕が不要である。
【００２７】ところが、図４（ｄ）からも明らかなよう
に、エッチングされたＳｉＯ2 膜１２のバーズビーク部
下には拡散層１３が形成されていない。そこで、層間絶
縁膜１４とＳｉＯ2 膜１２とをマスクにして、砒素また
はリンを３０〜１００ｋｅＶ程度の加速エネルギ及び１
×１０15〜１×１０16原子ｃｍ-2程度のドーズ量で活性
領域にイオン注入する。そして、イオン注入した砒素ま
たはリンを８５０〜１０００℃の温度及び３０〜６０分
程度の時間の熱処理で拡散させて、Ｎ型の拡散層１６を
形成する。
に、エッチングされたＳｉＯ2 膜１２のバーズビーク部
下には拡散層１３が形成されていない。そこで、層間絶
縁膜１４とＳｉＯ2 膜１２とをマスクにして、砒素また
はリンを３０〜１００ｋｅＶ程度の加速エネルギ及び１
×１０15〜１×１０16原子ｃｍ-2程度のドーズ量で活性
領域にイオン注入する。そして、イオン注入した砒素ま
たはリンを８５０〜１０００℃の温度及び３０〜６０分
程度の時間の熱処理で拡散させて、Ｎ型の拡散層１６を
形成する。
【００２８】次に、スパッタリング法またはＣＶＤ法
で、膜厚が１０〜１００ｎｍ程度のＴｉ、Ｗ、ＴｉＮ、
ＴｉＷ、ＷＳｉ、Ｍｏやこれらの複合膜であるバリアメ
タル膜を堆積させる。その後、再びスパッタリング法ま
たはＣＶＤ法で、Ｓｉ及びＣｕを０．１〜２％程度含み
膜厚が１０〜１００ｎｍ程度のアルミニウム合金膜をバ
リアメタル膜上に堆積させる。
で、膜厚が１０〜１００ｎｍ程度のＴｉ、Ｗ、ＴｉＮ、
ＴｉＷ、ＷＳｉ、Ｍｏやこれらの複合膜であるバリアメ
タル膜を堆積させる。その後、再びスパッタリング法ま
たはＣＶＤ法で、Ｓｉ及びＣｕを０．１〜２％程度含み
膜厚が１０〜１００ｎｍ程度のアルミニウム合金膜をバ
リアメタル膜上に堆積させる。
【００２９】最後に、これらのアルミニウム合金膜とバ
リアメタル膜とをパターニングして、図４（ｅ）に示す
ように、バリアメタル配線１８とアルミニウム合金配線
１９とを形成する。
リアメタル膜とをパターニングして、図４（ｅ）に示す
ように、バリアメタル配線１８とアルミニウム合金配線
１９とを形成する。
【００３０】
【発明の効果】本発明によれば、半導体装置に必要な面
積を縮小させることができるので、高集積化が可能であ
り、配線がコンタクトしている拡散層と半導体基板との
間の逆耐圧が高く且つ漏れ電流も少ないので、信頼性が
高く消費電力も少なく動作速度も速い半導体装置を提供
することができる。
積を縮小させることができるので、高集積化が可能であ
り、配線がコンタクトしている拡散層と半導体基板との
間の逆耐圧が高く且つ漏れ電流も少ないので、信頼性が
高く消費電力も少なく動作速度も速い半導体装置を提供
することができる。
【図１】本発明の第１実施例による半導体装置の構成を
示す断面図である。
示す断面図である。
【図２】上記第１実施例の平面図である。
【図３】本発明の第２実施例による半導体装置の構成を
示す断面図である。
示す断面図である。
【図４】上記第２実施例による半導体装置の製造方法を
工程順に示す断面図である。
工程順に示す断面図である。
１１ Ｓｉ基板 １２ ＳｉＯ2 膜 １３ 拡散層 １４ 層間絶縁膜 １５ コンタクト孔 １６ 拡散層 １７ 金属配線 １８ バリアメタル配線 １９ アルミニウム合金配線
Claims (5)
- 【請求項１】 半導体基板の活性領域の少なくとも一部
を包含し且つ素子分離領域に接するコンタクト孔が設け
られており、 前記活性領域のうちで前記一部以外の部分における第１
の拡散層と同一導電型で且つこの第１の拡散層よりも不
純物濃度の高い第２の拡散層が前記コンタクト孔下の前
記活性領域に形成されており、 前記コンタクト孔を介して配線が前記第２の拡散層にコ
ンタクトしていることを特徴とする半導体装置。 - 【請求項２】 前記配線がアルミニウムまたはアルミニ
ウム合金から成っていることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 前記配線と前記第２の拡散層との間に遷
移金属から成るバリアメタル層が設けられていることを
特徴とする請求項２記載の半導体装置。 - 【請求項４】 前記第１の拡散層の表面における不純物
濃度が１×１０19〜１×１０20原子ｃｍ-3の範囲であ
り、 前記第２の拡散層の表面における不純物濃度が１×１０
20〜１×１０21原子ｃｍ-3の範囲であることを特徴とす
る請求項１記載の半導体装置。 - 【請求項５】 半導体基板の活性領域に第１の拡散層を
形成する工程と、 前記第１の拡散層の少なくとも一部と前記半導体基板の
素子分離領域のうちで前記一部に接する部分とを包含す
るコンタクト孔を開孔する工程と、 前記第１の拡散層と同一導電型の不純物を前記コンタク
ト孔を介して前記活性領域に導入して、前記第１の拡散
層よりも不純物濃度の高い第２の拡散層を形成する工程
と、 前記コンタクト孔を介して前記第２の拡散層にコンタク
トする配線を形成する工程とを有することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10348993A JPH06291077A (ja) | 1993-04-06 | 1993-04-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10348993A JPH06291077A (ja) | 1993-04-06 | 1993-04-06 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291077A true JPH06291077A (ja) | 1994-10-18 |
Family
ID=14355423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10348993A Pending JPH06291077A (ja) | 1993-04-06 | 1993-04-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291077A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869872A (en) * | 1995-07-10 | 1999-02-09 | Nippondenso Co., Ltd. | Semiconductor integrated circuit device and manufacturing method for the same |
| JP2006024829A (ja) * | 2004-07-09 | 2006-01-26 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1993
- 1993-04-06 JP JP10348993A patent/JPH06291077A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869872A (en) * | 1995-07-10 | 1999-02-09 | Nippondenso Co., Ltd. | Semiconductor integrated circuit device and manufacturing method for the same |
| JP2006024829A (ja) * | 2004-07-09 | 2006-01-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7964939B2 (en) | 2004-07-09 | 2011-06-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0628266B2 (ja) | 半導体装置の製造方法 | |
| JPH058587B2 (ja) | ||
| JP2762473B2 (ja) | 半導体装置の製造方法 | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| JPH06291077A (ja) | 半導体装置及びその製造方法 | |
| JP3360970B2 (ja) | 半導体装置の製造方法 | |
| EP0712152A1 (en) | Semiconductor device and method for its manufacture | |
| JPS6138858B2 (ja) | ||
| JP2587103B2 (ja) | 半導体装置の製造方法 | |
| JP2922991B2 (ja) | 半導体素子の製造方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JP2765059B2 (ja) | 半導体装置の製造方法 | |
| JP2720592B2 (ja) | 半導体装置の製造方法 | |
| JPH06232394A (ja) | 半導体装置の製造方法 | |
| JP2604550B2 (ja) | 半導体装置 | |
| JP3077146B2 (ja) | 半導体装置の製造方法 | |
| JP2699421B2 (ja) | 半導体装置の製造方法 | |
| JPH08236617A (ja) | 半導体装置の製造方法 | |
| JPH0778787A (ja) | 半導体装置の製造方法 | |
| JPH0441510B2 (ja) | ||
| JPS6150385B2 (ja) | ||
| JPS6145392B2 (ja) | ||
| JPH05211131A (ja) | 半導体装置 | |
| JPH02244716A (ja) | 半導体装置の製造方法 | |
| JPH03261168A (ja) | ＢｉＣＭＯＳ集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011113 |