JPH03101329A - クロック同期方式 - Google Patents

クロック同期方式

Info

Publication number
JPH03101329A
JPH03101329A JP1238062A JP23806289A JPH03101329A JP H03101329 A JPH03101329 A JP H03101329A JP 1238062 A JP1238062 A JP 1238062A JP 23806289 A JP23806289 A JP 23806289A JP H03101329 A JPH03101329 A JP H03101329A
Authority
JP
Japan
Prior art keywords
sampling clock
clock
oscillator
values
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1238062A
Other languages
English (en)
Inventor
Nobuyuki Wada
和田 宜之
Toshio Hanabatake
花畑 利男
Takashi Sakata
隆 坂田
Kosuke Kawakado
浩亮 川角
Yoshiji Nishizawa
西沢 美次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1238062A priority Critical patent/JPH03101329A/ja
Publication of JPH03101329A publication Critical patent/JPH03101329A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概   要〕 映像伝送装置等の符号化伝送装置において送信側からサ
ンプリングクロック情報を受信側に送って両者のサンプ
リングクロック周波数を合わせるための方式に関し、 第1の発振器によるサンプリングクロックで入力信号の
データ符号化を行い、伝送路クロックを与える第2の発
振器を基準にして該サンプリングクロックをカウンタで
カウントして発生したサンプリングクロック情報を送信
データに多重化し、受信側では該送信データから該伝送
路カウンタを抽出して該サンプリングクロック情報を分
離し該伝送路クロックを基準にして該第1の発振器と同
一周波数の第3の発振器によるサンプリングクロックを
カウンタでカウントして8亥サンプリングクロック情報
との差分により該第3の発振器を同期させるクロック同
期方式において、常に両カウンタのダイナミックレンジ
を最大にしておくことを目的とし、 両カウンタに、標準カウント時のカウント値を中間値に
補正設定するための初期値を与えるように構成する。
〔産業上の利用分野〕
本発明は、クロック同期方式に関し、特に映像伝送装置
等の符号化伝送装置において送信側からサンプリングク
ロック情報を受信側に送って両者のサンプリングクロッ
ク周波数を合わせるための方式に関するものである。
第3図は符号化伝送装置としての映像伝送装置を示した
もので、映像信号をA/D変換器31でディジタル信号
に変換し、更に符号化部32で符号化してバッファメモ
リ(BM)33に一旦格納する。
ここまではサンプリングクロック生成部36によって生
成されるサンプリングクロックに基づいて処理が行われ
る。
そして、バッファメモリ33から読み出すときは発振器
37に基づいた伝送路クロックに従って行われ、サンプ
リングクロック生成部36からのサンプリングクロック
情報及び音声データと多重化部(MUX)34で多重化
され、送信部(O3)35から伝送路クロックを含んだ
形で伝送路に送出される。
受信側では、受信部41で受信しフィルタ42で伝送路
クロックを抽出して分離部(DMUX)43で映像デー
タと音声データとサンプリングクロック情報とが分離さ
れ、このサンプリングクロック情報に基づいてサンプリ
ングクロック再生部47がサンプリングクロックを再生
し、このサンプリングクロックに基づいて送信側と丁度
逆にバッファメモリ44、復号化部45及びD/A変換
器46の処理を行って映像信号を再生している。
このように、伝送路クロックは伝送されるが、サンプリ
ングクロックはその情報のみが伝送されるので、誤りな
く伝送・再生する必要がある。
〔従来の技術〕
従来より行われているサンプリングクロック情報の伝送
方式を概略的に説明すると、まず伝送路クロックを適当
に分周し、成る一定の時間間隔を得る。そして、その時
間の中で発生した送信装置のサンプリングクロックの数
をクロック情報として受信側に伝送する。受信側では伝
送路より抽出した伝送路クロックを分周して送信側と同
じ時間間隔を得て、この時間の中で発生する受信側のサ
ンプリングクロックの数をカウントする。この受信側の
カウント値と、送信側から伝送されてきたカウント値が
一致するように受信側のサンプリングクロックを制御す
ることで受信側サンプリング周波数を送信側と一致させ
る。
第4図は、このようなサンプリングクロック情報を生成
する回路(第3図のサンプリングクロック生成部36に
相当)の具体例を示したもので、伝送路クロック32.
064 MHzの映像伝送装置で7,159 MHzの
サンプリングクロックを同期させる例を考える。
この場合、発振器2の伝送路クロックを分周器11(分
周比1002) と分周器12(分周比1024)で1
026048分周してカウンタ3に31.25 Hzの
ロード信号として与える。尚、分周器11の出力(32
KHz )は音声サンプリング用クロックとして使用さ
れる。
カウンタ3のクロックCKは、発振器1の周波数28.
636MHzを分周器13(分周比2)と分周器14(
分周比2)とで分周した周波数7.159 MHzの映
像処理(符号化)用のサンプリングクロックである。尚
、分周器13の出力(14MHz )はA/D変換器用
の映像サンプリングクロックとなるものである。
従って、カウンタ3は、31.25 Hzのロード信号
の間隔で7.159 MHzのサンプリングクロックを
カウントし、且つフリップフロップ(FF)15でラッ
チして発振器lに基づくサンプリングクロック情報とし
て多重化して伝送する。
この場合のカウント値は(37EEO)イ (これは発
振器の周波数が定格となる標準的な値である)になるが
、但しクロック情報としては実際には上位ビットr37
B 、はクロックの周波数精度から考えて固定した値に
なると考えられる。そこで効率的な面からこのカウント
値の下位8ビツトのみが伝送される。
また、受信側では、第5図に示すように、このサンプリ
ングクロック情報を第3図に示したように抽出し、カウ
ンタ5の出力値との差分を減算器21で取り、ループフ
ィルタ22を介して第4図の発振器lと同一周波数の発
振器4を制御し、この発振器4の出力を分周器23(分
周比4)で分周してカウンタ5にサンプリングクロック
として与える。
一方、送信データから抽出された伝送路クロックは第4
図の分周器11.12に対応して設けられた分周器24
.25 (分周比は共に同じ)によって分周されてカウ
ンタ5のロード信号として与えられる。
従って、このカウンタ5のロード信号の周期内でカウン
トされる値が、送られて来たサンプリングクロック情報
と異なるときには、その差分だけ発振器4が制御されて
両者が一致するようにPLL制御されることとなる。
〔発明が解決しようとする課題〕
このようなサンプリングクロック情報は、有効なカウン
ト値が(37EOO) 、I〜(37EFF) n  
(即ちr371Jはカウントしないから(00) M〜
(FF)、の8ビツト)であり、この範囲を越えて発振
器1.4の周波数が変動すると8ビツトのクロック周波
数情報はオーバーフローして正しいクロック情報の伝達
はできない。
従って、入力信号の周波数変動をこの8ビツトのカウン
タで最大限許容(最大ダイナミンクレンジ)するには定
格値の場合の周波数のカウント数が(OOh〜(FF)
++の丁度中間値(7F)Hになるように設定すること
が必要である。
一方、クロックのカウント周期である31.25 Hz
を得るためには上述の如< 1026048分周もの分
周が必要となる。これを専用のカウンタで実現するとハ
ードの増加を招くため、実際には第4図及び第5図に示
したようにシステムとして必要となる他の伝送路クロッ
ク (例えば、音声信号用のサンプリングクロックを伝
送路クロック)に依存した低速クロックを分周して作っ
ている。
このためにカウント周期を自由に選択することができな
くなり、上記の例でも定格値での標準カウント値は(E
O) Hとなっており、これは、第6図(a)に示すよ
うに、最大のダイナミックレンジを与える(7F) H
より右にずれているため、発振器の誤差が右にシフトす
ると直ぐにオーバーフローしてしまうという問題点があ
った。このため、実際には、入力信号の周波数精度に条
件を付けてオーバーフローを防止していた。
従って、本発明は、第1の発振器によるサンプリングク
ロックで入力信号のデータ符号化を行い、伝送路クロッ
クを与える第2の発振器を基準にして1亥サンプリング
クロツクをカウンタでカウントして発生したサンプリン
グクロック情報を送信データに多重化し、受信側では該
送信データから該伝送路クロックを抽出して該サンプリ
ングクロック情報を分離し該伝送路クロックを基準にし
て該第1の発振器と同一周波数の第3の発振器によるサ
ンプリングクロックをカウンタでカウントして該サンプ
リングクロック情報との差分により該第3の発振器を同
期させるクロック同期方式において、常に両カウンタの
ダイナミックレンジを最大にしておくことを目的とする
〔課題を解決するための手段〕
上記の目的を達成するため、本発明に係るクロック同期
方式では、第1図に原理的に示すように、両カウンタ3
,5に、標準カウント時のカウント値を中間値に補正設
定するための初期値を与えるようにしたものである。
〔作  用〕
従来においては、カウンタ3.5の初期値は“0″であ
る。そこで本発明では、カウンタ35の初期値を、発振
器1.4の誤差が無い標準カウント時のカウント値をカ
ウンタの中間値に補正するための値に設定しておく。
これにより、標準カウント時のカウント値が中間値に戻
されていることになり、ダイナミックレンジは最大とな
るのでオーバーフローする確率が最小となる。
〔実 施 例〕
第2図は、本発明に係るクロック同期方式の一実施例を
示した図で、同図(a)は送信側のカウンタ3、同図(
b)は受信側のカウンタ5を示している。
この実施例では、従来例と同様に音声のサンプリングク
ロックを32にHzに選び、更に1024分周して31
.25Hzの間隔のカウンタ3,5のロード信号とし、
このロード信号の間隔においてサンプリングクロック情
報7.159Mtlzのクロックをカウントする。
この結果、前述したように定格値(標準時)でのサンプ
リングクロック情報はこのままだと(EO)Hになるが
、この実施例ではカウンタ3,5の初期値として(9c
) Mを入れれば、クロック情報は第6図(b)に示す
ように、(EO)イー(9C)M =(7F)Mとなり
、ダイナミックレンジは最大になる。
尚、クロック周波数情報は通常用いられるクロック周波
数の確度が高いため、伝送間隔(サンプリング間隔)は
長くても良い、そのため、従来例と同様に、伝送りロッ
クを大きく分周して適当な伝送間隔を得ればよい、但し
、この大きな分周比を得るために専用の分周器を持つこ
とはハードの増大を招くので、他の目的で設けた分周器
を兼用することが好ましい。
〔発明の効果〕
以上のように、本発明に係るクロック同期方式では、サ
ンプリングクロック情報をカウントする送信側及び受信
側の各カウンタに、標準カウント時のカウント値を中間
値に補正設定するための初期値を与えるように構成した
ので、特別なハードウェアを追加する必要無しに各カウ
ンタのダイナミックレンジは最大となりオーバーフロー
の確率が最小となる。
【図面の簡単な説明】
第1図は、本発明に係るクロック同期方式の原理ブロッ
ク図、 第2図は、本発明の一実施例を示す図、第3図は、サン
プリングクロック情報を多重化伝送する一般的な符号化
伝送装置を示した図、第4図は、従来のクロック同期方
式におけるサンプリングクロック情報の生成部を示す図
、第5図は、従来のクロック同期方式におけるサンプリ
ングクロック情報の再生部を示す図、第6図は、本発明
と従来例のカウンタのダイナミックレンジを説明するた
めの図、である。 第1図において、 1、 2. 4・・・発振器、 3.5・・・カウンタ。 図中、同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 第1の発振器(1)によるサンプリングクロックで入力
    信号のデータ符号化を行い、伝送路クロックを与える第
    2の発振器(2)を基準にして該サンプリングクロック
    をカウンタ(3)でカウントして発生したサンプリング
    クロック情報を送信データに多重化し、受信側では該送
    信データから該伝送路クロックを抽出して該サンプリン
    グクロック情報を分離し該伝送路クロックを基準にして
    該第1の発振器(1)と同一周波数の第3の発振器(4
    )によるサンプリングクロックをカウンタ(5)でカウ
    ントして該サンプリングクロック情報との差分により該
    第3の発振器(4)を同期させるクロック同期方式にお
    いて、両カウンタ(3)(5)に、標準カウント時のカ
    ウント値を中間値に補正設定するための初期値を与える
    ことを特徴としたクロック同期方式。
JP1238062A 1989-09-13 1989-09-13 クロック同期方式 Pending JPH03101329A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1238062A JPH03101329A (ja) 1989-09-13 1989-09-13 クロック同期方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1238062A JPH03101329A (ja) 1989-09-13 1989-09-13 クロック同期方式

Publications (1)

Publication Number Publication Date
JPH03101329A true JPH03101329A (ja) 1991-04-26

Family

ID=17024589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1238062A Pending JPH03101329A (ja) 1989-09-13 1989-09-13 クロック同期方式

Country Status (1)

Country Link
JP (1) JPH03101329A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006254041A (ja) * 2005-03-10 2006-09-21 Ikegami Tsushinki Co Ltd クロック再生情報生成回路及びクロック再生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006254041A (ja) * 2005-03-10 2006-09-21 Ikegami Tsushinki Co Ltd クロック再生情報生成回路及びクロック再生回路

Similar Documents

Publication Publication Date Title
US5757871A (en) Jitter suppression circuit for clock signals used for sending data from a synchronous transmission network to an asynchronous transmission network
US4750167A (en) Digital audio transmission system
JPH0124385B2 (ja)
EP0125002B1 (en) Programmable longitudinal time code generator utilizing a synchronous programmable parallel-to-serial data converter.
EP0488225B1 (en) Clock information transmitting device and clock information receiving device
GB1481849A (en) Digital code transmission systems
JPS63136852A (ja) 信号伝送システム
JPH11317775A (ja) 組合せデ―タ/クロック信号を送信する装置
US4489421A (en) Digital message transmission system employing pulse stuffing and having two plesiochronic sampling clocks
EP0548649B1 (en) Parallel DS3 AIS/Idle code generator
CN220106038U (zh) 一种工作于从模式的数字播放器设计电路
JPH03101329A (ja) クロック同期方式
JPH05199199A (ja) スタッフ同期制御方式
US5781587A (en) Clock extraction circuit
JP2958976B2 (ja) データの誤り訂正方式
JPH0345958B2 (ja)
JP2605435B2 (ja) Pcm伝送装置とpcm受信装置およびディジタル・オーディオ・インターフェース・フォーマット・データ伝送装置とディジタル・オーディオ・インターフェース・フォーマット・データ受信装置
JPH05244113A (ja) データ伝送装置
JP2511481B2 (ja) 画像通信装置
JP2590723B2 (ja) 映像信号のディジタル伝送システム
JPH03149931A (ja) 並列信号間位相同期回路
JPS63234454A (ja) 複号化用標本化クロツク再生方式
JPH01231537A (ja) 画像伝送方式
JPS6216637A (ja) 多重化伝送方式
JPH01123546A (ja) ディジタル交換方式