JPH03101511A - 電力増幅装置 - Google Patents
電力増幅装置Info
- Publication number
- JPH03101511A JPH03101511A JP1239036A JP23903689A JPH03101511A JP H03101511 A JPH03101511 A JP H03101511A JP 1239036 A JP1239036 A JP 1239036A JP 23903689 A JP23903689 A JP 23903689A JP H03101511 A JPH03101511 A JP H03101511A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power
- bias
- stage
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、電力増幅装置に係り、詳しくは多段の電力増
幅器を有し、その出力電力を制御可能な電力増幅装置に
関する。
幅器を有し、その出力電力を制御可能な電力増幅装置に
関する。
近年、移動体通信市場の拡大、特に携帯電話機等の無線
機において、長時間通話のための低消費電力化が要求さ
れている。このため、無線機において、電力消費率が大
きい送信電力増幅器の高効率化をすすめる必要がある。
機において、長時間通話のための低消費電力化が要求さ
れている。このため、無線機において、電力消費率が大
きい送信電力増幅器の高効率化をすすめる必要がある。
通信の分野、例えばディジタル無線分野において電力増
幅を行う素子としては、シリコンバイポーラトランジス
タ、インバットダイオード等があり、最近ではＧａＡｓ
を用いた電界効果トランジスタが広く使われるようにな
っている。インバットダイオードはマイクロ波帯で比較
的大きい出力が得られるが、熱雑音が大きいため主とし
て送信用素子に用いられ、現在５ ＧＨｚ、 １１ＧＨ
ｚ、 １５ＧＨｚ。
幅を行う素子としては、シリコンバイポーラトランジス
タ、インバットダイオード等があり、最近ではＧａＡｓ
を用いた電界効果トランジスタが広く使われるようにな
っている。インバットダイオードはマイクロ波帯で比較
的大きい出力が得られるが、熱雑音が大きいため主とし
て送信用素子に用いられ、現在５ ＧＨｚ、 １１ＧＨ
ｚ、 １５ＧＨｚ。
２０ＧＨｚ帯でそれぞれ１．４Ｗ、 ０．６Ｗ、
０．２Ｗ、 ０．１５Ｗの出力のものが実用に供されて
いる。
０．２Ｗ、 ０．１５Ｗの出力のものが実用に供されて
いる。
このような通信分野に供される従来の電力増幅器におい
ては、最大出力時の効率を上げるべく、Ｂ、Ｃ級あるい
はＦ級といわれる動作方法が採られている。しかし、無
線機はシステム上、絶えず４〜６ステツプにて出力を制
御する必要があり、そのときは電力増幅器のバイアス電
源のみを可変させ出力制御を行っている。
ては、最大出力時の効率を上げるべく、Ｂ、Ｃ級あるい
はＦ級といわれる動作方法が採られている。しかし、無
線機はシステム上、絶えず４〜６ステツプにて出力を制
御する必要があり、そのときは電力増幅器のバイアス電
源のみを可変させ出力制御を行っている。
具体的には、第５図に示すように電力増幅器２１が各段
のトランジスタ２２〜２４を有し、入力信号端子２５か
らの信号を３段増幅して出力信号端子２６から出力する
場合に、各段の電源端子２２ａ〜２４ａに供給されてい
る電圧を可変制御する。例えば、各段のトランジスタ２
２〜２４がＦＥＴの場合に出力制御を行うときは、第６
図に示すように各段のドレイン電圧ｖ０を下げて出力電
力を下げたり、あるいは第７図に示すように各ゲート電
圧■６を深くしてドレイン電流を低くすることで出力を
抑えている。−船釣には、電力容量の少ない初段のトラ
ンジスタ２２あるいは初段十中段のトランジスタ２２．
２４のみについて電力制御を行う。なお、各段がＦＥＴ
でなくトランジスタの場合はコレクタ電圧又はベース電
圧を変化させて電力制御を行う。
のトランジスタ２２〜２４を有し、入力信号端子２５か
らの信号を３段増幅して出力信号端子２６から出力する
場合に、各段の電源端子２２ａ〜２４ａに供給されてい
る電圧を可変制御する。例えば、各段のトランジスタ２
２〜２４がＦＥＴの場合に出力制御を行うときは、第６
図に示すように各段のドレイン電圧ｖ０を下げて出力電
力を下げたり、あるいは第７図に示すように各ゲート電
圧■６を深くしてドレイン電流を低くすることで出力を
抑えている。−船釣には、電力容量の少ない初段のトラ
ンジスタ２２あるいは初段十中段のトランジスタ２２．
２４のみについて電力制御を行う。なお、各段がＦＥＴ
でなくトランジスタの場合はコレクタ電圧又はベース電
圧を変化させて電力制御を行う。
しかしながら、このような従来の電力増幅装置にあって
は、最大出力付近にて効率を最も良くするように整合化
された電力増幅器をバイアス電源にて出力制御した場合
、例えば、最大出力から約３〜１ＯｄＢ下げた出力とす
るような場合、固定されている増幅器の整合回路、特に
出力回路が十分な整合をとれず、効率が著しく悪くなる
という問題点があった。
は、最大出力付近にて効率を最も良くするように整合化
された電力増幅器をバイアス電源にて出力制御した場合
、例えば、最大出力から約３〜１ＯｄＢ下げた出力とす
るような場合、固定されている増幅器の整合回路、特に
出力回路が十分な整合をとれず、効率が著しく悪くなる
という問題点があった。
そこで本発明は、効率を下げずに出力電力の制御を行う
ことのできる電力増幅装置を提供することを目的として
いる。
ことのできる電力増幅装置を提供することを目的として
いる。
本発明による電力増幅装置１０１は上記目的達成のため
、第１図にその原理ブロック図を示すように、多段のト
ランジスタを含む増幅回路１０２ａ〜１０２ｎにより電
力増幅を行うとともに、そのバイアスを変えて出力電力
を制御し、終段あるいは各段の少なくとも１つに出力整
合回路１０３を備えた電力増幅装置１０１において、前
記出力整合回路１０３に容量性の能動素子１０４を設け
、該能動素子１０４のバイアスを変化させて回路の整合
を行いつつ、増幅回路１０２ａ〜１０２ｎのバイアスを
変えて出力電力を制御するように構成する。
、第１図にその原理ブロック図を示すように、多段のト
ランジスタを含む増幅回路１０２ａ〜１０２ｎにより電
力増幅を行うとともに、そのバイアスを変えて出力電力
を制御し、終段あるいは各段の少なくとも１つに出力整
合回路１０３を備えた電力増幅装置１０１において、前
記出力整合回路１０３に容量性の能動素子１０４を設け
、該能動素子１０４のバイアスを変化させて回路の整合
を行いつつ、増幅回路１０２ａ〜１０２ｎのバイアスを
変えて出力電力を制御するように構成する。
本発明では、出力制御の際は、容量性の能動素子１０４
のバイアスが変えられ、これによりその容量成分が変え
られつつ出力整合回路１０３の整合も行われ、同時に増
幅回路１０２ａ〜１０２ｎのバイアスも変えられる。
のバイアスが変えられ、これによりその容量成分が変え
られつつ出力整合回路１０３の整合も行われ、同時に増
幅回路１０２ａ〜１０２ｎのバイアスも変えられる。
したがって、出力整合回路１０３のインピーダンスと各
段の電源電圧が連動して電力が制御され、効率の低下が
防止される。
段の電源電圧が連動して電力が制御され、効率の低下が
防止される。
以下、本発明を図面に基づいて説明する。
第２．３図は本発明に係る電力増幅装置の一実施例を示
す図である。第２図は電力増幅装置の回路図であり、こ
の図において、１．２はＦＥＴ、３．４はチョークコイ
ル、５〜１２はチップ型のコンデンサで、そのうちコン
デンサ５．６．７．８はＤＣ成分をカットするとともに
整合用としての機能を有し、コンデンサ９．１１は特に
チョークコイル３．４と出力整合用に用いられているも
の、１３は可変容量ダイオード（容量性の能動素子）で
あり、２段増幅を行う例である。また、電源関係として
、ＶＧＩ、 ｖＧ□はそれぞれＦＥＴＩ、２のゲート
バイアス電源、Ｖ ｐ １ 、 Ｖ Ｄｚはそれぞれ
ＦＥＴ１．２のドレインバイアス電源、ＶＯ２は可変容
量ダイオード１３に対するダイオード用電源である。
す図である。第２図は電力増幅装置の回路図であり、こ
の図において、１．２はＦＥＴ、３．４はチョークコイ
ル、５〜１２はチップ型のコンデンサで、そのうちコン
デンサ５．６．７．８はＤＣ成分をカットするとともに
整合用としての機能を有し、コンデンサ９．１１は特に
チョークコイル３．４と出力整合用に用いられているも
の、１３は可変容量ダイオード（容量性の能動素子）で
あり、２段増幅を行う例である。また、電源関係として
、ＶＧＩ、 ｖＧ□はそれぞれＦＥＴＩ、２のゲート
バイアス電源、Ｖ ｐ １ 、 Ｖ Ｄｚはそれぞれ
ＦＥＴ１．２のドレインバイアス電源、ＶＯ２は可変容
量ダイオード１３に対するダイオード用電源である。
上記カップリングコンデンサ７、カップリングコンデン
サ８、出力整合用コンデンサ１２および可変容量ダイオ
ード１３は出力整合回路１４を構成している。
サ８、出力整合用コンデンサ１２および可変容量ダイオ
ード１３は出力整合回路１４を構成している。
以上の構成において、各段のＦＢＴＩ、２におけるドレ
インはソースに対して正にバイアスされ、ｎ形動作層内
を多数キャリアである電子がソースからドレインに向か
って流れる。ゲート電極とｎ形動作層はショットキ接合
（整流性接合）しており、ゲート電圧により空乏層が変
化するので、ドレイン電流はゲートに加えられた信号（
ＩＮＰＵＴ）により変化することになる。すなわち、ゲ
ートは電流制御弁として動作するが、ゲートに消費され
る電力は小さ（、ドレイン電流の大きな変化を０ＵＴＰ
ＵＴとして取り出し得るので、ＦＥＴ１．２は電力の増
幅作用を行う。
インはソースに対して正にバイアスされ、ｎ形動作層内
を多数キャリアである電子がソースからドレインに向か
って流れる。ゲート電極とｎ形動作層はショットキ接合
（整流性接合）しており、ゲート電圧により空乏層が変
化するので、ドレイン電流はゲートに加えられた信号（
ＩＮＰＵＴ）により変化することになる。すなわち、ゲ
ートは電流制御弁として動作するが、ゲートに消費され
る電力は小さ（、ドレイン電流の大きな変化を０ＵＴＰ
ＵＴとして取り出し得るので、ＦＥＴ１．２は電力の増
幅作用を行う。
ここで、出力制御を行うときは可変容量ダイオード１３
に対するバイアスＶ１１３を変化させ、可変容量ダイオ
ード１３の容量成分を変化させる。これにより、出力制
御時における出力整合回路１４の最適化を行う。これは
、第３図にスミスチャートを示すように点Ａ（高出力に
相当）にあるインピーダンスを増幅回路に対し並列に取
り付けられた可変容量ダイオード１３の容量成分を増加
させることにより、低出力である点Ｂまで動かすことに
相当している。なお、第３図中、実線は効率が一定の円
であり、破線は出力が一定の円である。したがって、点
Ａから点Ｂに動かすことで、出力を３３ｄＢｍから２８
ｄＢｍ程度に下げつつ効率は８０％前後で４〜６ｄＢｍ
程度落ちるものの、著しく低下することはない。また、
出力を十分に下げた場合はドレインバイアス■、を下げ
、同様の動作を行わせる。
に対するバイアスＶ１１３を変化させ、可変容量ダイオ
ード１３の容量成分を変化させる。これにより、出力制
御時における出力整合回路１４の最適化を行う。これは
、第３図にスミスチャートを示すように点Ａ（高出力に
相当）にあるインピーダンスを増幅回路に対し並列に取
り付けられた可変容量ダイオード１３の容量成分を増加
させることにより、低出力である点Ｂまで動かすことに
相当している。なお、第３図中、実線は効率が一定の円
であり、破線は出力が一定の円である。したがって、点
Ａから点Ｂに動かすことで、出力を３３ｄＢｍから２８
ｄＢｍ程度に下げつつ効率は８０％前後で４〜６ｄＢｍ
程度落ちるものの、著しく低下することはない。また、
出力を十分に下げた場合はドレインバイアス■、を下げ
、同様の動作を行わせる。
なお、上記実施例は２段増幅で出力整合回路が１箇所の
例であるが、これに限らず、他の段数の増幅器でも本発
明は適用でき、また、終段のみでなく各段に出力整合回
路を備えていても適用できる。具体的には、例えば第４
図に示すように増幅装置２０１の各段の増幅器２０２ａ
〜２０２ｎに出力整合回路２０３ａ〜２０３ｎを備えて
いる場合は、各出力整合回路２０３ａ〜２０３ｎのそれ
ぞれに容量性の能動素子２０４ａ〜２０４ｎを設け、こ
れらの各能動素子２０４ａ〜２０４ｎのバイアスを変化
させて回路の整合を行いつつ、各段の増幅器２０２ａ〜
２０２ｎのバイアスを変えて出力電力を制御するように
してもよい。
例であるが、これに限らず、他の段数の増幅器でも本発
明は適用でき、また、終段のみでなく各段に出力整合回
路を備えていても適用できる。具体的には、例えば第４
図に示すように増幅装置２０１の各段の増幅器２０２ａ
〜２０２ｎに出力整合回路２０３ａ〜２０３ｎを備えて
いる場合は、各出力整合回路２０３ａ〜２０３ｎのそれ
ぞれに容量性の能動素子２０４ａ〜２０４ｎを設け、こ
れらの各能動素子２０４ａ〜２０４ｎのバイアスを変化
させて回路の整合を行いつつ、各段の増幅器２０２ａ〜
２０２ｎのバイアスを変えて出力電力を制御するように
してもよい。
本発明によれば、電力増幅回路の出力電力の制御を効率
をあまり下げずに行うことができる。その結果、例えば
、本発明を適用すれば、電力制御を必要とする携帯用無
線機器の送信時間を大幅に伸ばすことができる。
をあまり下げずに行うことができる。その結果、例えば
、本発明を適用すれば、電力制御を必要とする携帯用無
線機器の送信時間を大幅に伸ばすことができる。
第１図は本発明の原理ブロック図、
第２．３図は本発明に係る電力増幅装置の一実施例を示
す図であり、 第２図はその回路図、 第３図はその出力、効率特性を示す図、第４図は本発明
に係る電力増幅装置の他の実施例のブロック図、 第５〜７図は従来の電力増幅装置を示す図であり、 第５図はそのブロック図、 第６図はそのバイアス電圧の変化を説明する図、第７図
はその他のバイアス電圧の変化を説明する図である。 １、２・・・・・・ＦＥＴ。 ３．４・・・・・・チョークコイル、 ５〜１２・・・・・・コンデンサ、 １３・・・・・・可変容量ダイオード（容量性の能動素
子）１４．１０３．２０３ａ〜２０３ｎ・・・・・・出
力整合回路、１０１．２０１・・・・・・電力増幅装置
、１０２ａ〜１０２ｎ・・・・・・増幅回路、１０４８
〜ｌ０４ｎ、 ２０４ａ〜２０４ｎ・・・・・・容量性
の能動素子、２０２ａ〜２０２ｎ・・・・・・増幅器、
ＶＧｌ、 ＶＯ２・・・・・・ゲートバイアス電源、
ＶＤ Ｉ ＋ Ｖ Ｄ ２・・・・・・ドレインバイ
アス電源、ＶＤｓ・・・・・・ダイオード用電源。 −一一ゎ一一一一」 ４ 一実施例の回路図 第２図 ■、をさげ、■。を低くする。 従来例のバイアス電圧の変化を説明する図第６図 ＶＤ（Ｖ） 従来例の他のバイアス電圧の変化を説明する図第７図
す図であり、 第２図はその回路図、 第３図はその出力、効率特性を示す図、第４図は本発明
に係る電力増幅装置の他の実施例のブロック図、 第５〜７図は従来の電力増幅装置を示す図であり、 第５図はそのブロック図、 第６図はそのバイアス電圧の変化を説明する図、第７図
はその他のバイアス電圧の変化を説明する図である。 １、２・・・・・・ＦＥＴ。 ３．４・・・・・・チョークコイル、 ５〜１２・・・・・・コンデンサ、 １３・・・・・・可変容量ダイオード（容量性の能動素
子）１４．１０３．２０３ａ〜２０３ｎ・・・・・・出
力整合回路、１０１．２０１・・・・・・電力増幅装置
、１０２ａ〜１０２ｎ・・・・・・増幅回路、１０４８
〜ｌ０４ｎ、 ２０４ａ〜２０４ｎ・・・・・・容量性
の能動素子、２０２ａ〜２０２ｎ・・・・・・増幅器、
ＶＧｌ、 ＶＯ２・・・・・・ゲートバイアス電源、
ＶＤ Ｉ ＋ Ｖ Ｄ ２・・・・・・ドレインバイ
アス電源、ＶＤｓ・・・・・・ダイオード用電源。 −一一ゎ一一一一」 ４ 一実施例の回路図 第２図 ■、をさげ、■。を低くする。 従来例のバイアス電圧の変化を説明する図第６図 ＶＤ（Ｖ） 従来例の他のバイアス電圧の変化を説明する図第７図
Claims (1)
- 【特許請求の範囲】 多段のトランジスタを含む増幅回路により電力増幅を行
うとともに、そのバイアスを変えて出力電力を制御し、 終段あるいは各段の少なくとも１つに出力整合回路を備
えた電力増幅装置において、 前記出力整合回路に容量性の能動素子を設け、該能動素
子のバイアスを変化させて回路の整合を行いつつ、増幅
回路のバイアスを変えて出力電力を制御するように構成
したことを特徴とする電力増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1239036A JPH03101511A (ja) | 1989-09-14 | 1989-09-14 | 電力増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1239036A JPH03101511A (ja) | 1989-09-14 | 1989-09-14 | 電力増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03101511A true JPH03101511A (ja) | 1991-04-26 |
Family
ID=17038925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1239036A Pending JPH03101511A (ja) | 1989-09-14 | 1989-09-14 | 電力増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03101511A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5973543A (en) * | 1996-07-29 | 1999-10-26 | Mitsubishi Denki Kabushiki Kaisha | Bias circuit for bipolar transistor |
-
1989
- 1989-09-14 JP JP1239036A patent/JPH03101511A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5973543A (en) * | 1996-07-29 | 1999-10-26 | Mitsubishi Denki Kabushiki Kaisha | Bias circuit for bipolar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8546980B2 (en) | Radio-frequency module and radio communication system | |
| US6172567B1 (en) | Radio communication apparatus and radio frequency power amplifier | |
| US11303247B2 (en) | Method and device for controlling power amplification | |
| US6759906B2 (en) | High frequency power amplifier circuit device | |
| US7928804B2 (en) | Power amplifier | |
| EP0854569B1 (en) | High-frequency power amplifier | |
| US6492872B1 (en) | High frequency power amplifying module and wireless communication apparatus | |
| CN111262534B (zh) | 一种用于功率放大器芯片的自适应偏置电路 | |
| US10734952B2 (en) | Power amplifier module | |
| US20070194853A1 (en) | High-power amplifier | |
| US20030218500A1 (en) | Power amplifier capable of switching gain while suppressing noise power in reception band | |
| KR101111538B1 (ko) | 스위치 장치, 스위치 부착 전력 증폭 장치 및 휴대 통신 단말기 장치 | |
| CN113872632B (zh) | 一种单正压控制的全收发集成单片电路及其收发控制方法 | |
| Nishimura et al. | Wide-band CDMA highly-efficient heterojunction FET over wide range output power with DC-DC converter | |
| CN105680801B (zh) | 一种平衡散热的多模功率放大器及其移动终端 | |
| US20210159862A1 (en) | Power amplifier circuit | |
| JPH03101511A (ja) | 電力増幅装置 | |
| CN111711422A (zh) | 一种功率放大器的电路 | |
| US11533030B2 (en) | Power amplifier module | |
| US7193476B2 (en) | Integrated circuit | |
| JPH05152978A (ja) | 高周波電力増幅回路 | |
| KR100654644B1 (ko) | 최적화된 전력 효율을 갖는 전력 증폭기 | |
| Yokoyama et al. | Low current dissipation pseudomorphic MODFET MMIC power amplifier for PHS operating with a 3.5 V single voltage supply | |
| Glass et al. | Application of enhancement mode FET technology for wireless subscriber transmit/receive circuits | |
| Yan et al. | A High-Linearity Wideband Power Amplifier Based on Dynamic Bias |