JPH03101577A - 汎用デコーダ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の背景］ 多くのテレビジョン映像エンコーディング法は、画像を
通常のテレビジョン受像機上では理解できないようにす
るため、同期（ＳＹＮＣ）パルスを抑制するようにして
いる。これら映像エンコーディング法において用いてい
るデコーダは、専用の論理デバイス又はカスタム論理集
積回路を使用しており、またこれには、同期復元ゲート
を生成するためにタイミング信号に位相ロックした発振
器を備えることができるようになっている。

本発明は、１種類以上のエンコード化テレビジョン映像
信号をデコードするようにプログラムされた、マイクロ
プロセッサ式の汎用デコーダ・モジュールに関するもの
である。

本発明の一つの目的は、マイクロプロセッサの人力ポー
トにてタイミング信号を受は入れ、次にマイクロプロセ
ッサがストアしたプログラムの制御に従って同期復元ゲ
ートを直接発生し、そしてこの同期復元ゲートをマイク
ロプロセッサの出力ボートに発生するようになった、デ
コーダを提供することである。

本発明の他の目的は、映像反転エンコーディングを含む
いくつかのタイプの同期抑圧形エンコーディングをデコ
ードするようにプログラムされた、前述のタイプの汎用
デコーダであって、このデコーダのオプションが、その
デコーダのハード・ワイヤ又はストラップにより、又は
ケーブル中テレビジョンのヘッド・エンドからそのデコ
ーダをアドレス指定することにより選択できるようにな
った、汎用デコーダを提供することである。

他の目的は、同期抑圧形エンコーディングを、映像信号
の垂直ブランキング期間（ＶＢＩ）に存在するタイミン
グ信号を使用してデコードする、前述の汎用デコーダ・
モジュールであって、そのタイミング信号が、その垂直
ブランキング期間内の非抑圧の水平同期及び垂直同期か
、又は前記エンコーダにて垂直ブランキング期間内に組
込んだ特別に形成したタイミング信号かのいずれかであ
る、汎用デコーダ・モジュールを提供することである。

他の目的は、映像反転と、同期抑圧深度をダイナミック
に変更するエンコーディングと、を含む各種のタイプの
同期抑圧形エンコーディングに適合できる、前述の汎用
デコーダ・モジュールを提供することである。

他の目的は、ＲＦ減衰の同期抑圧、映像反転エンコーデ
ィング、及びレベル・シフト形水平同期抑圧に対し用い
ることができる、アト・オン式の汎用デコーダ・モジュ
ールを提供することである。

他の目的は、特別に形成したタイミング信号をエンコー
ダにて垂直ブランキング期間に挿入して、同期抑圧エン
コード化映像信号をデコードする際に利用可能とした、
汎用デコーダ・モジュールを提供することである。

その他の目的は、以下の詳細な説明、図面並びに特許請
求の範囲から明らかとなる。

［好ましい実施例］ 現在用いられている非常に多くのテレビジョン・エンコ
ーディング技術では、通常のテレビジョン受像機に対し
て理解不能なテレビジョン画像にするために、同期パル
スを抑圧している。

現在使用のそれらオプションには、一つの映像フィール
ド全期間の同期パルスの抑圧と、画像の映像期間のみの
同期パルスの抑圧とがあり、その際、水平同期及び垂直
同期が垂直ブランキング期間（ＶＢＩ）で通常のレベル
を保持するようになっている。同期は多数の異なる方法
により抑圧することができる。同期パルスのレベルをシ
フトさせるものがあり、これは、主として映像信号がベ
ースバンド周波数にあるときに行なわれる。また、同期
は、ＲＦ又はベースバンドにて同期パルスを減衰するこ
とによっても抑圧でき、また、フィールド毎に同期パル
スに適用するその減衰を変化させることもでき、しかも
この変化はランダムにしたり、映像信号のある部分に関
連させたりすることができる。ある抑圧した水平同期パ
ルスを第２図に示す。前縁ガード・バンド（水平同期パ
ルスの前）と、後縁ガード・バンド（カラー・バースト
の後）とがあり、それぞれ約２μｓ幅のものである。そ
れらガード・バンドは、デコーダ内で発生する同期復元
ゲート（これは前縁ガード・バンド中に始まりそして後
縁ガード・バンド中に終了する）のタイミング変動を許
容するものである。通常、水平同期パルス及びそれら両
ガード・バンドは、ＴＶススクリーン上オーバースキャ
ン期間中に発生するので、視聴者には見えない。

現行のケーブル・テレビジョン慣行の下では、−旦、あ
る特定のケーブル・システムがある特定のタイプの映像
信号エンコーディングにゆだねると、全てのデコーダは
同一タイプのもの、又は−製造業者の製品のものとしな
ければならない。これは、新しいデコーダを購入する際
に特定のケーブル業者に限定する、という不合理なもの
となる。

本発明は、デコーダ・モジュールが多数のプログラムを
備え、これを用いて各種の異なるタイプの同期抑圧形映
像エンコーディングをデコードできるようにした、汎用
デコーダを提供している。

このデコーダφモジュールは、種々のタイプのケーブル
・テレビジョン・コンバータに関連して使用することが
でき、従って、ケーブル・システムのオペレータは特定
の供給元からデコーダを購入する必要がなくなり、従っ
て種々の供給元から汎用デコーダ・モジュールを備えた
コンバータを購入することができるようになる。更に、
ケーブルφシステムは、古いエンコーディング・システ
ムと両立可能な汎用デコーダ・モジュールを備えた新し
いデコーダを設置することにより、漸次新しいエンコー
ディングφシステムに切換えることもできるようになる
。

本発明は、あるケーブル・テレビジョンφコンバータに
関連して説明することにする。このケーブル・テレビジ
ョン・コンバータは、米国特許第４．３３６．５５３号
に示されたタイプのエンコーディング・システムを組み
込んでおり、これは基本的に米国特許第４．３４０．９
０６号及び米国特許第４．３５３，０８８号に示された
のと同じタイプのエンコーディングΦシステムである。

本発明の汎用デコーダφモジュールは、どんなに多くの
異なったケーブル・テレビジョン・コンバータ及び／又
はデコーダとも共に用いることができるものであり、従
って如何なる意味でも前記米国特許第４．３３６．５５
３号に開示された特定のエンコーディング・システムと
共に用いることに限定されるべきものではないこと、を
理解されたい。

第１図において、ケーブル入力ｌＯは、入来したＲＦの
映像信号をチューナ１２へ供給する。チューナ１２の出
力は、適当な中間周波の映像信号であり、これは、ＩＦ
増幅器１４に供給する。このＩＦ増幅器１４は次に映像
復調器１６に接続しており、この映像復調器１６はベー
スバンド即ち映像周波数の映像信号を与える。映像復調
器１６の出力は、抵抗器１８を介してデコード・モジュ
ール２０に接続し、そしてデコード−モジュール２０は
、映像プロセッサ２２に入力のうちの一つを供給するよ
うになっている。

同期分離器２４及びピーク読取りＡＧＣ回路２６はベー
スバンドの映像信号を受けるようになっており、同期分
離器２４は、線２７を介して水平同期タイミング信号（
ＨＥＸ信号）を、そして線２８を介して垂直同期タイミ
ング信号（ＶＥＸ信号）を提供するよう作用する。これ
らＨＥＸ信号及びＶＥＸ信号は、映像プロセッサ２２及
びデコード・モジュール２０に供給するようにする。ピ
ーク読取りＡＧＣ回路２Ｂの出力は、ＩＦ増幅器１４に
接続し、これはその増幅器について、コンバータ／デコ
ーダ内の映像信号を所望の電圧レベルに保持するための
そのゲインを設定するようにする。デコード・モジュー
ル２０を除き、残りの回路は、米国特許第４．３３６，
５５３号のエンコーディング・システムの商業的実施形
態において使用しているものである。

チューナ１０に供給される映像信号は、抑圧した水平同
期を有している。本発明のこの特定の実施例では、その
同期のレベルは、映像の画像部分の水平同期期間中のみ
抑圧されている。ＶＢＩ中の水平同期又は垂直同期の抑
圧はない。デコード・モジュール２０は、エンコーダに
て抑制した水平同期パルスのレベルを復元するよう作用
し、そして画像映像中の復元した水平同期を有する映像
信号が、映像プロセッサ２２に対する入力となる。同期
分離器２４のＨＥＸ信号及びＶＥＸ信号は、映像プロセ
ッサ２２において使用し、そしてその完全に復元した映
像信号は、次に変調器３０において、その地域で使用し
ていないチャネル（例えば、ケーブルφテレビジョン・
システムでは通常のチャネル３）に再変調する。

デコード・モジュール２０は、マイクロプロセッサ３２
を有しており、これは例えばインテル８０５１型とする
ことができる。マイクロプロセッサ３２は、Ｐυ Ｃｕ　、プログラム　メモリ、データ・メモリ、Ｉ１０
ポート、及びタイマのような他の周辺回路を備え、これ
らは全て１つ又はそれ以上の集積回路に収容されている
。マイクロプロセッサ３２は、ＨＥＸ入力３４、ＶＥＸ
入力３６及び映像人力３８を有している。マイクロプロ
セッサ３２は、以下で説明するように映像信号の反転を
制御する、線４０の出力を有している。更に、マイクロ
プロセッサ３２は、トランジスタ４４に行く線４２の出
力をもっており、そのトランジスタ４４は、プルダウン
回路として抵抗器４６及び抵抗器１８を介して機能して
、マイクロプロセッサ３２からの命令に従って水平同期
のレベルを復元するようにする。

第２図は、抑圧された水平同期、同期ゲート、復元した
水１；、同期及びＨＥＸの波形間の関係を示す。第３図
は、前述の出力を制御するよう機能するマイクロプロセ
ッサ３２内のプログラム、のフローチャートである。

第２図では、水平同期パルス及びカラー・バーストの正
常なＩＲＥレベルは、「復元水平同期」と記した部分に
示しである。その抑圧水平同期は、前縁ガード・バンド
と後縁ガード・バンドとの間の同期パルスのレベルが、
正常同期レベルの一４０ＩＲＥからの抑圧同期レベル＋
３０ＩＲＥへ７０ＩＲＥ抑圧されたものを示している。

カラー・バーストも、同様にレベル変更されている。前
述のように、前縁ガード・バンド及び後縁ガード−バン
ドはそれぞれ約２μｓ幅である。マイクロプロセッサ３
２は命令のサイクル・タイムが１μｓであり、そのクロ
ック信号は、到来する映像信号の同期パルスとは非同期
である。従って、マイクロプロセッサ３２が発生する水
平同期ゲートは、水平同期パルスに対して１μｓのタイ
ミング変動（ジッタ）をもつことになる。この水平同期
ゲート（１μｓのジッタを有するものとして示しである
）は、抑圧水平同期の波形と復元水平同期の波形との間
に示してあり、この同期ゲートは、前縁ガード・バンド
中に開始して後縁ガード・バンド中に終了している。こ
の同期ゲートは、水平同期の正常ＩＲＥレベルへの復元
を制御するのに使用する。第２図のＨＥＸ信号の波形は
、水平同期パルスによりトリガするものであり、従って
そのパルスの開始にほぼ一致している。

第３図のフローチャートは、ＶＢＩ中の水平同期パルス
及び垂直同期パルスが抑圧されていない映像ベースバン
ド・エンコーディング（又はスクランプリング）システ
ムにおいて、抑圧水平同期のＩＲＥレベルを復元させる
際にマイクロプロセッサ３２が従うプログラムを説明す
るものである。

このプログラムの最初のステップ４８は、ＶＥＸ信号を
サーチするものである。−旦マイクロプロセッサ３２に
ＶＥＸ人力があると、５０で示す次のステップは、ＶＥ
Ｘ信号後の最初の）（ＥＸ信号を判定するようにする。

ステップ５０でＹＥＳ出力は、ステップ５２を開始させ
、このステップ５２は、ある特定の垂直ブランキング期
間における最後のＨＥＸ信号を探すようにする。ステッ
プ５２の試験に対して肯定応答があると、ステップ５４
が表わす短い遅延の後に、ステップ５６で示すように、
水平同期ゲートが開始する。第２図に示すように、この
同期ゲートは、前縁ガード・バンド中に開始し、そして
後縁ガード・バンド中で終了するまで継続する。マイク
ロプロセッサ３２のクロックによる１μｓのジッタは、
その同期ゲートの先端及び終端で発生するものであって
、復元同期中に示しであるが、その復元同期には全く影
響を与えないものである。ステップ５６で示すようにそ
の同期ゲートがオンとなった後、ステップ５８で示す短
い遅延がある。６０で示す次のステップは、ＨＥＸ信号
がオンか否かについての試験を表わしている。このＨＥ
Ｘ信号がオンのときは、ステップ６２に示す短い遅延の
後に、ステップ６４で示すように、その同期ゲートをオ
フとする。ステップ６ｏでＨＥＸ信号がオンでないとき
は、ステップ６６に示す＋１μｓの短い遅延があり、そ
の後に同期ゲートをオフとする。

ステップ６２及び６６に示すそれら遅延間の差は、マイ
クロプロセッサ３２の１μｓ命令サイクル、並びに水平
同期パルス間の間隔が約６３．５μｓであるという事実
、の結果として生じたものである。マイクロプロセッサ
３２は、水平同期ゲート間隔を６３μｓと６４１１８と
の間で切換えなければならない。ＨＥＸパルスは、復元
水平同期がトリガし、そしてマイクロプロセッサ３２は
、同期ゲートの開始後生ししてから、ＨＥＸ信号の存在
について試験をする。この時点でＨＥＸ信号が存在する
ときは、その間隔には６３μｓを選択する。ＨＥＸ信号
が未だ存在していないときは、その間隔は６４μｓとす
る。

ステップ６４に示すように、同期ゲートをオフにしたと
き、ステップ６８に示すように、この次のステップは、
画像映像の終了であるかどうかを判断する。これが画像
映像の終了でない場合、プログラムはステップ５４に戻
って水平同期ゲートを発生して、その画像映像内の続く
水平同期パルスをその正規のＩＲＥレベルまで上昇させ
るようにする。

もしそれが画像映像の終了である場合には、プログラム
はその先頭に復帰し、ここで再びマイクロプロセッサ８
２は次のＶＢＩ中のＶＥＸ信号をサーチすることになる
。

第１図のデコード・モジュール２０は、第３図のフロー
チャートに従ってプログラムしたマイクロプロセッサを
有していて、水平同期ゲートを提供することにより、第
２図の抑圧水平同期の波形から第２図の復元水平同期の
波形へ水平同期を復元するようにする。この例では、画
像映像内の水平同期パルスの７０ＩＲＥレベル変化（Ｖ
ＢＩ中の水平同期パルス及び垂直同期パルスは抑圧しな
い）という形式のコーディングを用いている。このよう
にプログラムしたデコード中モジュール２ｏは、そのよ
うにエンコードされたどの映像信号のデコーディングも
制御するよう機能することができる。

多くの映像エンコーディング・システムはまた、１工ン
コーデイング形式として映像信号の極性反転を用いてい
る。第１図のデコード・モジュール２０は、そのマイク
ロプロセッサ３２をプログラムしてそのような極性反転
に適合するようにできる。

尚、水平同期パルス間の現実の映像即ち画像映像のみが
反転されるだけである。上記米国特許節４．３３６．５
５３号に開示されたエンコーディング・システムは、映
像の極性反転がその特許に開示されたエンコーディング
の正規の部分であるために、映像反転回路を有している
。映像反転信号は、マイクロプロセッサ３２が発生する
ようにし、そして線４０を介して映像プロセッサに供給
して、映像信号の反転を制御するために使用する。

１つのフィールドを反転させるときは、先行のＶＢＩ中
の１つのラインのあるセクションを、１００ＩＲＥに高
める。そのラインΦセクションは、正規には０ＩＲＥレ
ベルである。そのＶＢＩ中の１００１　ＲＥレベルの反
転フラグは、マイクロプロセッサ３２がその映像入力に
て検出し、そしてマイクロプロセッサは、反転ゲートを
発生して、これを水平同期ゲート間の期間中に映像プロ
セッサ２２に供給するようにする。

デコード・モジュール２０の映像反転デコーディング部
分は、ある特定のタイプの同期抑圧エンコーディングに
関連して以上に示した。しかし、映像信号の極性反転を
任意の形式の同期抑圧エンコーディングと共に用いても
よいことは、理解すべきである。

第４図、第５図及び第６図は、各水平同期パルスが画像
映像の間挿圧され、かつ全ＶＢＩ（水平同期及び垂直同
期を含む）期間も抑圧されたときの信号、をデコードす
るため、マイクロプロセッサ式デコードφモジュールを
用いること、に関係したものである。抑圧は、エンコー
ダにおけるＲＦゲート減衰器により行うようになってい
る。

このような映像エンコード化信号をデコードするために
は、タイミング信号を提供することが必要であり、従っ
てこのタイミング信号はＶＢＩ中に置かれる。通常、こ
のようなシステムは、音声搬送波の振幅変調として搬送
するタイミング信号を使用することによりデコードする
ようになっている。しかし、これと同一のデコーディン
グ機能は、ＶＢＩ中のタイミング信号の使用により、実
施することができる。ある混合形デコーダ・システム（
汎用デコーダが付加されている）では、それら両タイミ
ング信号、即ち既存デコーダ用のその音声搬送波信号と
、汎用デコーダ用のそのＶＢＩ信号とが同時に搬送され
るようになっている。

第５図に示すように、そのタイミング信号（これは、デ
コード・モジュール内の正ピーク読取り器が読取ること
になる）は、ライン１０内の−様な１００１　ＲＥ信号
で始まり、この信号はピーク読取り器内のコンデンサを
充電するように機能する。

ライン１１は、同じく最大レベルが１００ＩＲＥのある
１つの既知のタイミング信号を示している。う２ イン稀は、ライン１１の相補形のものである。信号レベ
ルのこの特定の組合わせは、現実の映像の連続するライ
ンでは、極めて起こりそうにないものであり、従って、
マイクロプロセッサが間違ったタイミング信号を使用す
る恐れはない。第５図に示したこのＶＢＩタイミング信
号は、デコーダ・モジュール内のマイクロプロセッサが
直接読取れる程充分にゆっくりしたデータ速度を有する
ことになる。このＶＢＩタイミング信号を付加すること
になるヘッド・エンドの映像プロセッサは、そのエンコ
ーダとインタフェースして、同期抑圧深度の如きスクラ
ンプリング・パラメータをダイナミックに変化させてい
る時点を判定するようにでき、そしてこのような変化は
、他のＶＢＩ水平ライン上にデータとして挿入して、リ
アル・タイムでデコーダに送るようにすることができる
。

ＲＦゲート形同期エンコーダ（ＲＦ　ｇａｔｅｄｓｙｎ
ｃ　ｅｎｃｏｄｅｒ）は、第１図〜第３図の実施例にお
いて開示したレベル・シフト法とは対照的に、同期パル
スを減衰させるものであるので、第１図に示した同期プ
ルダウン回路は、水平同期パルス及びカラー・バースト
を正しく復元することにはならない。コンバータＩＦの
ＲＦアゲート形衰器は、それら同期パルスを適切に復元
することになる。

第４図に示すように、チューナ８０はケーブル人力８２
を有している。ゲート形減衰器８４は、チューナ８０の
ＩＦ小出力接続し、ゲート減衰器８４の出力はＩＦ増幅
器８６に接続している。映像復調器８８、マイクロプロ
セッサ式デコード・モジュール９０、映像プロセッサ９
２、再変調器９４、ピーク読取りＡＧＣ回路９６、及び
同期分離器回路９８は全て、第１図において同じように
示した回路と同等のちのである。主な相違は、デコード
・モジュール９０からの同期ゲートが抑圧水平同期パル
スにレベル変化を発生させるのではなく、水平同期パル
ス及び全ＶＢＩの振幅を増大させる、ということである
。

これについては、第６図のフローチャートのプログラム
に関連して説明する。

第６図において、最初のステップ１００は、フィールド
・カウンタをリセットするものであり、これは１０２で
示す次のステップを制御し、そのステップ１０２は、第
５図に示したＶＢＩタイミング・データをサーチする。

そのタイミング・データを見い出したときは、ステップ
１０４で示すように、ゲート形減衰器８４に対する同期
ゲート入力は、ＶＢＩ期間中のゲインを増加させる。こ
のゲインは、ステップ１０６でそのＶＢＩの終了時にＹ
ＥＳ出力となるまで、その増大したレベルに留まって、
そのＶＢＩ内の水平同期パルス及び垂直同期パルスの振
幅を高めるようにする。タイミング・データ・ステップ
１０２からステップ１０８の終了までのＶＢＩゲート・
タイミングは、マイクロプロセッサ内の内部タイマによ
り決定する。その終了時に、ステップ１０８で示すよう
に、そのゲインを減少させ、そしてステップ１１０を開
始させ、このステップ１１０は、そのフィールドの終了
時にタイム・アウトとなる。このフィールドが終了する
と、ステップ１１２で示すように、上記ゲインを再び増
大させる。マイクロプロセッサがステップ１１４に示す
ようにＶＢＩタイミング・データをサーチしている間は
、そのゲインは、その増大したレベルに留まる。そのサ
ーチは、ＶＢＩタイミング・データを見い出すまで、又
はステップ１１６に示すようにＶＢＩサーチのタイム・
アウト時点に達するまで、継続する。もしそのＶＢＩサ
ーチがタイム・アウトになると、ステップ１１８に示す
ように、ゲインを下げ、そしてフィールド・カウンタの
リセットで始まる本サイクル全体を開始することになる
。もし割り当てられたサーチ期間内でＶＢＩタイミング
・データを見い出したときは、ステップ１２０において
、カウントしたフィールド数をチエツクする。もしＶＢ
Ｉゲインを、２０未満の連続するフィールドの間アップ
させていた場合、ステップ１２２でそのフィールド・カ
ウンタを増分させ、そしてこのサイクルを他のフィール
ドに対し反復する。ステップ１２０において、フィール
ド・カウンタのカウントが２０である場合には、この獲
得ルーチンを出る。

第６図に示したこのプログラムは、結果として、ＡＧＣ
制御を安定化させて、適切なＩＦゲイン及び映像信号レ
ベルを得ることである。第６図のフローチャートは、デ
コーディングの獲得部分と呼べるものを示している。−
旦、マイクロプロセッサがそのＶＢＩタイミング・デー
タを首尾よく獲得すると、マイクロプロセッサは、デコ
ード会モードに進む。このデコード・モードは、第３図
のプログラムに従うものであるが、ただし、ＶＥＸ信号
に代わってＶＢＩタイミング信号を用い、またゲート形
減衰器を用いて垂直ブランキング期間全体に渡って信号
レベルを増すようにする。

垂直ブランキング期間全体のゲインを高めることにより
、その期間内には水平同期があることになり、これを用
いることによりデコーダは、画像映像内の各水平ライン
の減衰した水平同期パルスのための水平同期ゲートを発
生することができる。

従って、同期パルス減衰形エンコーディング・システム
用のマイクロプロセッサ内のデコーディング用プログラ
ムは、第１図〜第３図に示した同期レベル・シフト形エ
ンコーディング・システムにおけるデコーディング・プ
ログラムと同じ機能を果すものとなり、ＶＢＩ中の復元
した水平同期及び垂直同期が水平同期ゲートのタイミン
グを提供し、そしてこれが更に水平同期期間中のゲート
形減衰器のゲインを増大させるようにする。

本発明は、汎用デコーダ・モジュールを提供しており、
これは、異なるタイプのエンコード化映像信号をデコー
ドする際に使用する多数のプログラムを持つマイクロプ
ロセッサを有している。ある特定のケーブル・テレビジ
ョン・システムにどのタイプのエンコーディングを用い
るかが決定されたとき、そのシステムがアドレス指定可
能なコンバータを有するものであるかどうかに依存する
が、そのエンコード化映像信号のデコードに必要な特定
のプログラムの選択は、そのケーブル争システムのアド
レス・フォーマットを介して一加入者に知らせるように
するか、あるいは個々の加入者を個別にアドレス指定で
きない場合には、各デコーダ・モジュールを、特定タイ
プのエンコーディングを受は付けるよう機械的に配置す
るようにすることができる。このような機械的な配置は
、ハード・ワイヤ、スイッチ等によって行うことができ
る。

［効　　果］ 本発明は、ある特定のケーブル・システムを特定の製造
業者のコンバータ／デコーダに恒久的に限定させること
がないようにする手段を提供している。この汎用デコー
ダは、その各種のプログラムのうちの一つにより、種々
の同期抑圧エンコード化映像信号（それに映像反転を含
む含まないに拘わらず）をデコードすることができる。

これには、ケーブル争システムのオペレータが異なる製
造業者のハードウェアを使用できるようにし、また本デ
コーダ・モジュールを、これを使わない場合には非デコ
ーディング形であるコンバータに対しデコーディングを
提供するために、アト・オンとして使用することができ
る、という利点がある。

しかし、コンバータ又はデコーダのあるものは、前述の
実施例にある、ある種の回路（例えば、映像インバータ
又は同期分離器）を含んでいないことがあり、その場合
、その回路を追加しなければならないことになる。

以上に本発明の好ましい形式を示しかつ説明したが、こ
れには多くの変更、置換及び置き換えが可能なことは理
解すべきである。

【図面の簡単な説明】

第１図は、ＣＡＴＶコンバータ内に設置した１つのタイ
プのデコーダ争モジュールのブロック図。 第２図は、抑圧された水平同期信号、同期ゲート信号、
復元した水平同期信号及び水平タイミング信号間の関係
を示す第１図のデコーダ・モジュールの波形図。 第３図は、第１図のデコーダ・モジュール用のプログラ
ム・フローチャート。 第４図は、他のタイプの同期抑圧エンコード化映像信号
をデコードするように配列したデコーダ・モジュールの
ブロック図。 第５図は、第４図のデコーダ・モジュールのＶＢＩ（垂
直ブランキング期間）タイミング信号の波形図。 第６図は、第４図のデコーダ・モジュール用のプログラ
ム・フローチャートである。 ｔｏ、　８２・・・ケーブル入力、　１２．８０・・・
チューナ、１４、８６・・・ＩＦ増幅器、　　１６．８
８・・・映像復調器、２０、９０・・・デコード・モジ
ュール、２２、９２・・・映像プロセッサ、 ２４、９８・・・同期分離器、 ２８、９６・・・ピーク読取りＡＧＣ回路、３０、９４
・・・再変調器、 ３２・・・マイクロプロセッサ、 ８４・・・ゲート形減衰器、 ＨＥＸ・・・水平同期タイミング信号、ＶＥＸ・・・垂
直同期タイミング信号。 図面の浄８（内容に変更なし） 上口 手 続 補 正 書 平成 ２年２月ｌＯ日 １、事件の表示 平成 ２年特許願第１９３７８５号 ２、発明の名称 汎用デコーダ ３゜ 補正をする者 事件との関係　　特許出願人 住所 名　称　　オーク・インダストリイスΦインコーポレー
テッド４、代理人 住所 東京都千代田区大手町二丁目２番１号 新大手町ビル　２０６区 ５、補正の対象

Claims (1)

1. 【特許請求の範囲】 １、水平同期を画像映像中に抑圧できる同期抑圧エンコ
   ード化テレビジョン映像信号をデコードするデコーダで
   あって、前記デコーダが、第１に垂直ブランキング期間
   （ＶＢＩ）中のタイミング信号から水平同期タイミング
   を決定し、第２に水平同期タイミングに基づいて水平同
   期ゲート信号を提供する、ようにプログラムしたマイク
   ロプロセッサを備え、前記水平同期ゲート信号が、抑圧
   された水平同期パルスを非抑圧形式に復元させるように
   作用すること、を特徴とするデコーダ。 ２、請求項１記載のデコーダにおいて、前記ＶＢＩ中の
   前記タイミング信号は、前記ＶＢＩ内非抑圧の水平同期
   パルス及び垂直同期パルスであること、を特徴とするデ
   コーダ。 ３、請求項２記載のデコーダにおいて、前記マイクロプ
   ロセッサは、垂直同期タイミングの開始時にそのタイミ
   ング再構成サイクルを開始するように、かつ前記ＶＢＩ
   内最後の非抑圧の水平同期タイミング信号後に前記水平
   同期ゲート信号を開始するようにプログラムされている
   こと、を特徴とするデコーダ。 ４、請求項３記載のデコーダにおいて、前記マイクロプ
   ロセッサは、画像映像中に各抑圧水平同期パルス用の水
   平同期ゲート信号を提供するようにプログラムされてい
   ること、を特徴とするデコーダ。 ５、請求項１記載のデコーダにおいて、前記画像映像中
   に水平同期の抑圧を、ａ）ベースバンド映像信号の水平
   同期パルスのレベルをシフトするか、又はｂ）映像信号
   の前記水平同期パルスを減衰させる、ことにより行うこ
   とができること、を特徴とするデコーダ。 ６、請求項１記載のデコーダにおいて、前記映像エンコ
   ーディングは、映像信号極性の周期的な反転を含み、前
   記マイクロプロセッサは、映像反転フラグを検出し、か
   つその結果として映像反転ゲート信号を出力するようプ
   ログラムされていること、を特徴とするデコーダ。 ７、請求項１記載のデコーダにおいて、前記ＶＢＩ内の
   水平同期パルス及び垂直同期パルスを含むＶＢＩ全体が
   、抑圧され、かつ前記ＶＢＩ内の前記タイミング信号が
   、前記信号エンコーダにて前記ＶＢＩ内に挿入されるこ
   と、を特徴とするデコーダ。 ８、請求項１記載のデコーダにおいて、前記マイクロプ
   ロセッサは、前記ＶＢＩタイミング信号を検出したとき
   に、同期パルスを含む前記ＶＢＩ全体の振幅を増大させ
   るようにプログラムされていること、を特徴とするデコ
   ーダ。 ９、請求項８記載のデコーダにおいて、前記マイクロプ
   ロセッサは、ＶＢＩ中に前記の振幅を増大させた水平同
   期パルスを用いて水平同期ゲート信号用のタイミングを
   発生し、これにより画像映像中の水平同期パルスの振幅
   を増大させるようにプログラムされていること、を特徴
   とするデコーダ。 １０、請求項７記載のデコーダにおいて、前記ＶＢＩタ
   イミング信号は、連続する複数の水平ラインにおいて、
   最初のラインの概して等しい間隔を有する複数のパルス
   と、次のラインの前記間隔を有する複数のパルスの相補
   的なものと、から成ること、を特徴とするデコーダ。 １１、請求項１０記載のデコーダにおいて、前記ＶＢＩ
   タイミング信号は、間隔を有する複数のパルスをもつ水
   平ラインに先行した水平ラインにおいて、その水平ライ
   ンの少なくとも実質部分にわたって概して一定のＩＲＥ
   レベルを有する水平ラインを含み、前記ＩＲＥレベルは
   次のラインにおける複数のパルスのレベルに等しいこと
   、を特徴とするデコーダ。 １２、請求項１記載のデコーダにおいて、前記マイクロ
   プロセッサは、受信した水平同期と非同期のクロック信
   号を有すること、を特徴とするデコーダ。 １３、請求項１記載のデコーダにおいて、前記マイクロ
   プロセッサのプログラムは、多数のプログラム・セグメ
   ントを有し、各プログラム・セグメントが、特定のタイ
   ミング信号を認識し、かつ特定バージョンの水平同期抑
   圧に応答して水平同期復元ゲートを提供する能力を有し
   、前記プログラム・セグメントは、前記マイクロプロセ
   ッサの外部手段により選択可能であること、を特徴とす
   るデコーダ。 １４、画像映像中に水平同期パルスが抑圧された同期抑
   圧エンコード化映像信号をデコードするデコード方法で
   あって、垂直ブランキング（ＶＢＩ）内のタイミング信
   号から水平同期パルス・タイミングを決定し、該タイミ
   ング信号から水平同期ゲート信号を提供するようにプロ
   グラムされたマイクロプロセッサを用いるステップであ
   って、水平同期ゲート信号を用いて抑圧水平同期パルス
   を復元させる、前記のステップ、を含むこと、を特徴と
   するデコード方法。 １５、請求項１４記載のデコード方法において、前記同
   期抑圧エンコード化映像信号は、ａ）水平同期パルスの
   レベルをシフトするか、又はｂ）前記水平同期パルスを
   減衰させる、ことによってエンコードされること、を特
   徴とするデコード方法。 １６、請求項１４記載のデコード方法において、前記Ｖ
   ＢＩ内の前記タイミング信号は、前記ＶＢＩ内の非抑圧
   の水平同期パルス及び垂直同期パルスであること、を特
   徴とするデコード方法。 １７、請求項１４記載のデコード方法において、前記Ｖ
   ＢＩ内の前記タイミング信号は、前記信号エンコーダに
   て前記ＶＢＩ内に挿入されること、を特徴とするデコー
   ド方法。