JPH03103067A - ピーク電流制御方式コンバータ - Google Patents
ピーク電流制御方式コンバータInfo
- Publication number
- JPH03103067A JPH03103067A JP23572989A JP23572989A JPH03103067A JP H03103067 A JPH03103067 A JP H03103067A JP 23572989 A JP23572989 A JP 23572989A JP 23572989 A JP23572989 A JP 23572989A JP H03103067 A JPH03103067 A JP H03103067A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- peak current
- converter
- clock signal
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 230000003111 delayed effect Effects 0.000 claims abstract description 5
- 238000012544 monitoring process Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスイッチングレギュレー夕に係り、特にスイッ
チング素子の電流により該スイッチング素子のオフ制御
を行うピーク電流制御方式コンバータに関する。
チング素子の電流により該スイッチング素子のオフ制御
を行うピーク電流制御方式コンバータに関する。
（従来の技術〕
直流電流をスイッチングして交番電流を得、これを整流
して所望の電圧の直流奄流とするスイッチングレギュレ
ー夕，即ちＤＣ−ＤＣコンバータは、出力電圧を入力側
に帰還してスイッチング素子の駆動信号（ＰＷＭ）のパ
ルス幅をコントロールすることで該出力電圧が所望のレ
ベルとなるようにしている方式のものが多い。
して所望の電圧の直流奄流とするスイッチングレギュレ
ー夕，即ちＤＣ−ＤＣコンバータは、出力電圧を入力側
に帰還してスイッチング素子の駆動信号（ＰＷＭ）のパ
ルス幅をコントロールすることで該出力電圧が所望のレ
ベルとなるようにしている方式のものが多い。
これに対して、スイッチング素子を流れるピーク電流を
スイッチング素子の人力側に帰還して該スイッチング素
子のオン／オフをコントロールするピーク電流制御方式
コンパータが最近注目されている。
スイッチング素子の人力側に帰還して該スイッチング素
子のオン／オフをコントロールするピーク電流制御方式
コンパータが最近注目されている。
第３図は従来のピーク電流制御方式コンパータの一例を
説明する構或図であって、１はスイッチング素子、２は
トランス、３は誤差増幅器、４は比較器、５はスイッチ
ング素子１の駆動信号発生手段であるフリツプフロツブ
、６は整流回路、Ｒ，は負荷、Ｒ ｓｏｎｓ。はスイッ
チング素子１のピーク電流を検出電圧Ｖ ｓｅｎｓｅに
変換するピーク電流検出抵抗、■，．．ｆは基準電圧源
、７，８はＤＣ入力端子、９．１０はＤＣ出力端子であ
る。
説明する構或図であって、１はスイッチング素子、２は
トランス、３は誤差増幅器、４は比較器、５はスイッチ
ング素子１の駆動信号発生手段であるフリツプフロツブ
、６は整流回路、Ｒ，は負荷、Ｒ ｓｏｎｓ。はスイッ
チング素子１のピーク電流を検出電圧Ｖ ｓｅｎｓｅに
変換するピーク電流検出抵抗、■，．．ｆは基準電圧源
、７，８はＤＣ入力端子、９．１０はＤＣ出力端子であ
る。
同図において、入力端子７，８に印加された電圧Ｖｔの
ＤＣ入力はスイッチング素子１のオン／オフにより断続
されて交番電流に変換され、トランス２の２次巻線に誘
起した電流を整流回路６で整流して出力端子９．１０に
所望の′Ｓニ圧ｖ０の出力電流を得る。スイッチング素
子１に流れる電流はピーク電流検出抵抗Ｒ ｓａｎｓａ
で電圧Ｖ５。７，。に変換され、比較器４の一方の人力
端子に印加される。比較器４の他方の入力には誤差地幅
器３の出力Ｖ ｅｒが印加されている。誤差増幅器３は
コンバータの出力電圧Ｖ０と基準電圧源Ｖ ｒｎｆとの
差分を演算して誤差電圧Ｖ．，．を出力する。
ＤＣ入力はスイッチング素子１のオン／オフにより断続
されて交番電流に変換され、トランス２の２次巻線に誘
起した電流を整流回路６で整流して出力端子９．１０に
所望の′Ｓニ圧ｖ０の出力電流を得る。スイッチング素
子１に流れる電流はピーク電流検出抵抗Ｒ ｓａｎｓａ
で電圧Ｖ５。７，。に変換され、比較器４の一方の人力
端子に印加される。比較器４の他方の入力には誤差地幅
器３の出力Ｖ ｅｒが印加されている。誤差増幅器３は
コンバータの出力電圧Ｖ０と基準電圧源Ｖ ｒｎｆとの
差分を演算して誤差電圧Ｖ．，．を出力する。
第４図は第３図の動作を説明する波形図であり、（ａ）
はコンバータの定常動作時の波形を、（ｂ）は軽負荷時
の動作波形を示し、Ｃ１。３はスイッチング素子．に駆
動信号を供給するフリツプフロツブ５のセット信号とし
て与えられるクロック信号（スイッチング素子１をオン
駆動するための信号）、ｖよ。７．。は上記ピーク電流
の検出電圧、Ｑはフリツブフロツブ５の出力（スイッチ
ング素子１の駆動信号）である。
はコンバータの定常動作時の波形を、（ｂ）は軽負荷時
の動作波形を示し、Ｃ１。３はスイッチング素子．に駆
動信号を供給するフリツプフロツブ５のセット信号とし
て与えられるクロック信号（スイッチング素子１をオン
駆動するための信号）、ｖよ。７．。は上記ピーク電流
の検出電圧、Ｑはフリツブフロツブ５の出力（スイッチ
ング素子１の駆動信号）である。
第４図（ａ）において、クロック信号Ｃ，。３がフリツ
ブフロツプ５のセット端子に印加されることによりフリ
ツプフロツブ５はセットされ、駆動信号Ｑがオンとなる
。
ブフロツプ５のセット端子に印加されることによりフリ
ツプフロツブ５はセットされ、駆動信号Ｑがオンとなる
。
これにより、スイッチング素子１には電流が流れ、その
ピーク電流が誤差増幅器３の誤差電圧Ｖ．，に達すると
、比較器４に出力が現れ、この出力がフリツプフロツプ
５のリセット端子に印加されて該フリツブフロツブ１を
オフさせる。以下、これを繰り返して、コンバータの出
力電圧が所定のものとなるように制御される。
ピーク電流が誤差増幅器３の誤差電圧Ｖ．，に達すると
、比較器４に出力が現れ、この出力がフリツプフロツプ
５のリセット端子に印加されて該フリツブフロツブ１を
オフさせる。以下、これを繰り返して、コンバータの出
力電圧が所定のものとなるように制御される。
このように、ピーク電流制御方式のコンバータでは、ス
イッチング素子１の各動作サイクルのピーク電流値も帰
還ループ中に取り入れられているので、スイッチング素
子の破壊に強く、また、コンバータ部が定電流源と見做
せるため、１次の伝達関数をもつコンバータとなり、安
定度がよいという特徴を有する（前記従来のＰＷＭ制御
コンバータは２次の伝達関数である）。
イッチング素子１の各動作サイクルのピーク電流値も帰
還ループ中に取り入れられているので、スイッチング素
子の破壊に強く、また、コンバータ部が定電流源と見做
せるため、１次の伝達関数をもつコンバータとなり、安
定度がよいという特徴を有する（前記従来のＰＷＭ制御
コンバータは２次の伝達関数である）。
上記のような構或のコンバータでは、コンバータが軽負
荷となった場合、第４図（ｂ）に示したように、スイッ
チング素子１のピーク電流が減少するためｌ次電流のピ
ーク点が不明確となり、定格動作時（上記した定常動作
時）には目立たなかった整流回路６の２次整流ダイオー
ドＤ２の逆回復時間遅れによるスパイク電流（ＤＺがオ
ンからオフになる前にＤ＋−Ｄｚの経路で流れる）が顕
著になる。このスパイク電流に起因するＶ ｓｅ，，ｓ
ｅが比較器４に印加される。フリツブフロツブ５はこれ
をオフ信号と見做し、スイッチング素子１の駆動信号Ｑ
のパルス幅が小さくなり、制御が不安定になる。このよ
うな症状は構或上の動作原理からくる原理的なものであ
り、極端な場合には制御不能に陥り、最悪の場合にはス
イッチング素子１の破壊に継かり、この形式のコンバー
タを設計する上でのネックとなっていた。
荷となった場合、第４図（ｂ）に示したように、スイッ
チング素子１のピーク電流が減少するためｌ次電流のピ
ーク点が不明確となり、定格動作時（上記した定常動作
時）には目立たなかった整流回路６の２次整流ダイオー
ドＤ２の逆回復時間遅れによるスパイク電流（ＤＺがオ
ンからオフになる前にＤ＋−Ｄｚの経路で流れる）が顕
著になる。このスパイク電流に起因するＶ ｓｅ，，ｓ
ｅが比較器４に印加される。フリツブフロツブ５はこれ
をオフ信号と見做し、スイッチング素子１の駆動信号Ｑ
のパルス幅が小さくなり、制御が不安定になる。このよ
うな症状は構或上の動作原理からくる原理的なものであ
り、極端な場合には制御不能に陥り、最悪の場合にはス
イッチング素子１の破壊に継かり、この形式のコンバー
タを設計する上でのネックとなっていた。
本発明の目的は、上記従来技術の問題を解消して常に安
定な制御が可能なピーク電流制御方式コンバータを提供
することにある。
定な制御が可能なピーク電流制御方式コンバータを提供
することにある。
上記目的は、駆動信号手段を制御するためのクロック信
号を遅延させるクロック信号遅延手段と負荷の大きさを
監視する負荷監視手段および軽負荷時に負荷監視手段の
出力でクロック信号遅延手段で遅延させたクロック信号
を駆動手段に供給する遅延クロック信号ゲート手段とを
設けたことによって達威される。
号を遅延させるクロック信号遅延手段と負荷の大きさを
監視する負荷監視手段および軽負荷時に負荷監視手段の
出力でクロック信号遅延手段で遅延させたクロック信号
を駆動手段に供給する遅延クロック信号ゲート手段とを
設けたことによって達威される。
軽負荷時は遅延させたクロック信号を駆動手段に与え、
駆動信号のオン時間の幅を大きくしてス？ツチング素子
の動作が不安定になるのを 防止する。
駆動信号のオン時間の幅を大きくしてス？ツチング素子
の動作が不安定になるのを 防止する。
以下、本発明の実施例を図面を参照して説明する。
第１図は本発明によるピーク電流制御方式コンバータの
一実施例を示す構戒図であって、１はスイッチング素子
、２はトランス、３は誤差増幅器、４は比較器、５はス
イッチング素子工の駆動信号発生手段であるフリップフ
ロップ、６は整流回路、ＲＬは負荷、Ｒ，。■。はスイ
ッチング素子ｌのピーク電流を検出電圧Ｖ■７．．に変
換するピーク電流検出抵抗、Ｖ０，は基準電圧源、７．
８はＤＣ人力端子、９，ｌＯはＤＣ出力端子で、前記第
３図と同一部分には同一符号を付してある。そして、１
１は遅延回路、１２はゲート回路、１３はオア回昂、ｌ
４はオペアンプ、Ｒ，は過電流検出抵抗である。
一実施例を示す構戒図であって、１はスイッチング素子
、２はトランス、３は誤差増幅器、４は比較器、５はス
イッチング素子工の駆動信号発生手段であるフリップフ
ロップ、６は整流回路、ＲＬは負荷、Ｒ，。■。はスイ
ッチング素子ｌのピーク電流を検出電圧Ｖ■７．．に変
換するピーク電流検出抵抗、Ｖ０，は基準電圧源、７．
８はＤＣ人力端子、９，ｌＯはＤＣ出力端子で、前記第
３図と同一部分には同一符号を付してある。そして、１
１は遅延回路、１２はゲート回路、１３はオア回昂、ｌ
４はオペアンプ、Ｒ，は過電流検出抵抗である。
この構成の基本的動作は前記第３図の従来例の回路．と
同じであるので説明は省略する。
同じであるので説明は省略する。
同図において、トランス２の二次側には過電流検出用の
抵抗Ｒｃが設けてある（なお、第３図の従来の回路では
省略してある）．この抵抗Ｒ，により二次側に流れる負
荷電流が検出される。抵抗Ｒｃで検出される電流値は負
荷の軽重に応じて変化する．この電流値をオペアンブ１
４に供給し、所定の電流値以下の場合にオペアンプ１４
に出力が発生し、この出力でゲート１２を開く構或とな
っている．すなわち、上記過電流検出用の抵抗Ｒ。とオ
ペアンブｌ４とにより軽負荷監視手段を構成する。
抵抗Ｒｃが設けてある（なお、第３図の従来の回路では
省略してある）．この抵抗Ｒ，により二次側に流れる負
荷電流が検出される。抵抗Ｒｃで検出される電流値は負
荷の軽重に応じて変化する．この電流値をオペアンブ１
４に供給し、所定の電流値以下の場合にオペアンプ１４
に出力が発生し、この出力でゲート１２を開く構或とな
っている．すなわち、上記過電流検出用の抵抗Ｒ。とオ
ペアンブｌ４とにより軽負荷監視手段を構成する。
また、フリップフロップ５に印加されるクロックＣＬｏ
ｋは遅延回路，ｌに接続され、ここで僅かの時間遅延（
コンバータの動作が不安定とならない程度のＱ信号幅を
設定する時間）を受ける。
ｋは遅延回路，ｌに接続され、ここで僅かの時間遅延（
コンバータの動作が不安定とならない程度のＱ信号幅を
設定する時間）を受ける。
この構威において、定格状態ではゲート回路１２は閉じ
ており、前記第３図で説明した通常のピーク電流方式コ
ンバータとして動作している。
ており、前記第３図で説明した通常のピーク電流方式コ
ンバータとして動作している。
負荷が軽くなると（軽負荷時）オペアンプ１４からそれ
を示す信号が出力されてゲート１２を開？。そのため、
遅延回路１１からの遅延クロック信号がオア回路１３に
印加され、抵抗Ｒ ｓｅ，１ｓｅで変換されたピーク電
流に相当するピーク電流検出電圧Ｖ■，，ｓ０と共に比
較器４を通してフリツプフロツブ５のリセット端子に印
加される。
を示す信号が出力されてゲート１２を開？。そのため、
遅延回路１１からの遅延クロック信号がオア回路１３に
印加され、抵抗Ｒ ｓｅ，１ｓｅで変換されたピーク電
流に相当するピーク電流検出電圧Ｖ■，，ｓ０と共に比
較器４を通してフリツプフロツブ５のリセット端子に印
加される。
したがって、フリップフロップ５からの駆動信号Ｑはオ
フ状体となり、スイッチング素子１はオフされる。した
がって、コンバータはその動作が不安定になることはな
い。
フ状体となり、スイッチング素子１はオフされる。した
がって、コンバータはその動作が不安定になることはな
い。
第２図は第１図の構威をより具体化した回路例を示す構
威図であって、遅延回路１１はアンプ１１１とコンデン
サ１１２で、オア回路１２はダイオード１３１と１３２
で、またゲート回路１２はインバータ１２１とアンド回
路１２２で構或してある。しかし、本発明はこれに限ら
ず、他の適宜の構或を採用してよいことは言うまでもな
い。
威図であって、遅延回路１１はアンプ１１１とコンデン
サ１１２で、オア回路１２はダイオード１３１と１３２
で、またゲート回路１２はインバータ１２１とアンド回
路１２２で構或してある。しかし、本発明はこれに限ら
ず、他の適宜の構或を採用してよいことは言うまでもな
い。
また、軽負荷検出手段も上記の手段以外の手段を用いて
もよい。
もよい。
以上説明したように、本発明によれば、軽負荷時に問題
となる不安定動作を解消し、常に良好な安定動作を行う
ことのできるピーク電流制御方式コンバータを提供する
ことができる。
となる不安定動作を解消し、常に良好な安定動作を行う
ことのできるピーク電流制御方式コンバータを提供する
ことができる。
第１図は本発明によるピーク電流制御方式コンバータの
一実施例を示す構成図、第２図は第１図の構戒をより具
体化した回路例を示す構成図、第３図は従来のピーク電
流制御方式コンバータの一例を説明する構或図、第４図
は第３図の動作を説明する波形図である。 ■・・・・スイッチング素子、２・・・・トランス、３
・・・・誤差増幅器、４・・・・比較器、５・・・・フ
リツプフロップ、６・・・・整流回路、７，８・・・・
ＤＣ入力端子、９．１０・・・・ＤＣ出力端子、１１・
・・・遅延回路、ｌ２・・・・ゲート回路、ｌ３・・・
・オア回路、１４・・・・オペアンプ。 第 ！ 図 第３図 第２図 第４図 （ａ） （ｂ） Ｖｎ ｆ
一実施例を示す構成図、第２図は第１図の構戒をより具
体化した回路例を示す構成図、第３図は従来のピーク電
流制御方式コンバータの一例を説明する構或図、第４図
は第３図の動作を説明する波形図である。 ■・・・・スイッチング素子、２・・・・トランス、３
・・・・誤差増幅器、４・・・・比較器、５・・・・フ
リツプフロップ、６・・・・整流回路、７，８・・・・
ＤＣ入力端子、９．１０・・・・ＤＣ出力端子、１１・
・・・遅延回路、ｌ２・・・・ゲート回路、ｌ３・・・
・オア回路、１４・・・・オペアンプ。 第 ！ 図 第３図 第２図 第４図 （ａ） （ｂ） Ｖｎ ｆ
Claims (1)
- 直流電流が印加されるトランスの一次側電流をオン／オ
フするスイッチング素子と、該トランスの二次側に誘起
される交番電流を整流する整流手段と、スイッチング素
子をオン／オフ制御する制御手段と、スイッチング素子
のピーク電流を検出し、この検出信号をスイッチング素
子のオフ信号として制御手段に帰還する帰還手段を有す
るピーク電流制御方式コンバータにおいて、負荷の大き
さを監視する負荷監視手段と、上記制御手段にスイッチ
ング素子のオン信号を発生させるためのクロック信号を
遅延させるクロック信号遅延手段と、上記負荷監視手段
が軽負荷状態を検出したときに上記クロック信号遅延手
段で遅延したクロック信号を上記制御手段に与えてスイ
ッチング素子をオフさせる回路手段とを備えたことを特
徴とするピーク電流制御方式コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23572989A JPH06103987B2 (ja) | 1989-09-13 | 1989-09-13 | ピーク電流制御方式コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23572989A JPH06103987B2 (ja) | 1989-09-13 | 1989-09-13 | ピーク電流制御方式コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03103067A true JPH03103067A (ja) | 1991-04-30 |
| JPH06103987B2 JPH06103987B2 (ja) | 1994-12-14 |
Family
ID=16990367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23572989A Expired - Fee Related JPH06103987B2 (ja) | 1989-09-13 | 1989-09-13 | ピーク電流制御方式コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103987B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06319259A (ja) * | 1993-04-30 | 1994-11-15 | Nippon Steel Corp | スイッチング電源装置 |
| US5488965A (en) * | 1992-12-17 | 1996-02-06 | Hoshizaki Denki Kabushiki Kaisha | Washing nozzle utilized in dishwashing machine |
| EP0701317A3 (en) * | 1994-09-06 | 1996-09-25 | Motorola Inc | Power factor control circuit |
| WO2004023634A1 (ja) * | 2002-08-30 | 2004-03-18 | Sanken Electric Co., Ltd. | スイッチング電源装置 |
| JP2007512798A (ja) * | 2003-11-21 | 2007-05-17 | フェアーチャイルド セミコンダクター コーポレイション | 制御を改善した電力変換装置 |
| DE10143692B4 (de) * | 2000-09-06 | 2012-09-06 | Murata Mfg. Co., Ltd. | Schaltleistungsversorgungseinheit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4866588A (en) | 1989-02-17 | 1989-09-12 | American Telephone And Telegraph Company At&T Bell Laboratories | Circuit for suppression of leading edge spike switched current |
| KR20140102580A (ko) | 2013-02-13 | 2014-08-22 | 주식회사 엘지화학 | 라운드 코너를 포함하는 전기 디바이스 |
-
1989
- 1989-09-13 JP JP23572989A patent/JPH06103987B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488965A (en) * | 1992-12-17 | 1996-02-06 | Hoshizaki Denki Kabushiki Kaisha | Washing nozzle utilized in dishwashing machine |
| JPH06319259A (ja) * | 1993-04-30 | 1994-11-15 | Nippon Steel Corp | スイッチング電源装置 |
| EP0701317A3 (en) * | 1994-09-06 | 1996-09-25 | Motorola Inc | Power factor control circuit |
| DE10143692B4 (de) * | 2000-09-06 | 2012-09-06 | Murata Mfg. Co., Ltd. | Schaltleistungsversorgungseinheit |
| WO2004023634A1 (ja) * | 2002-08-30 | 2004-03-18 | Sanken Electric Co., Ltd. | スイッチング電源装置 |
| JP2007512798A (ja) * | 2003-11-21 | 2007-05-17 | フェアーチャイルド セミコンダクター コーポレイション | 制御を改善した電力変換装置 |
| TWI399912B (zh) * | 2003-11-21 | 2013-06-21 | Fairchild Semiconductor | 電力轉換器及在電力轉換器中提供控制之方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06103987B2 (ja) | 1994-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935857A (en) | Transistor conduction-angle control for a series-parallel resonant converter | |
| JP4400958B2 (ja) | 負荷の関数におけるオフフェーズを変調することによりフライバック変換器における電力伝達の制御 | |
| GB2195842A (en) | Controller for a resonant converter | |
| US4233558A (en) | Regulated dual DC power supply | |
| JPH03103067A (ja) | ピーク電流制御方式コンバータ | |
| JP2005051991A (ja) | 電流モード制御を用いたハーフブリッジ式ｄｃ−ｄｃコンバータにおけるデューティサイクルの制御装置 | |
| JPS61244271A (ja) | スイツチングレギユレ−タ | |
| JP2604302Y2 (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JPH0365054A (ja) | Ｄｃ―ｄｃコンバータ | |
| KR20000041545A (ko) | 플라즈마 디스플레이 패널의 스위칭 전원회로 | |
| JP4406929B2 (ja) | スイッチング電源装置 | |
| JPS61295870A (ja) | 多出力ｄｃ−ｄｃコンバ−タ | |
| JP2600224Y2 (ja) | スイッチング電源装置 | |
| JP3480554B2 (ja) | スイッチング電源 | |
| JP2681378B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH02280668A (ja) | 電源装置 | |
| JPH02228248A (ja) | スイッチング電源 | |
| JPH04217862A (ja) | 電流共振コンバータ | |
| JPH03256558A (ja) | スイッチング電源 | |
| JPS5858616A (ja) | ソフトスタ−ト回路 | |
| JPS6426363A (en) | Resonance type converter | |
| JPH07288975A (ja) | スイッチング電源装置 | |
| JPH04299061A (ja) | 電源装置 | |
| JPH0722872Y2 (ja) | アレスタエ−ジング回路 | |
| JPH04344167A (ja) | 自励振形フライバックコンバ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |