JPH03103830A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH03103830A JPH03103830A JP1242762A JP24276289A JPH03103830A JP H03103830 A JPH03103830 A JP H03103830A JP 1242762 A JP1242762 A JP 1242762A JP 24276289 A JP24276289 A JP 24276289A JP H03103830 A JPH03103830 A JP H03103830A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel electrode
- dielectric constant
- source wiring
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶ディスプレイ等に用いるアクティブマト
リクス型液晶表示装置（以下、ＡＭ−ＬＣＤと略称する
。）に関するものである。
リクス型液晶表示装置（以下、ＡＭ−ＬＣＤと略称する
。）に関するものである。
〔従来の技術］
近年、画像情報の多い高精細の表示素子の開発が活発に
行われている。一画素の領域中に画素電極とアクティブ
デバイスＣＭ膜トランジスタ（ＴＰＴ）、２端子素子（
ＭＩＭ等のダイオード、ハリスター等））が形成されて
いるＡＭ−ＬＣＤは、高精細化の際に画素電極とアクテ
ィブデバイスの両方の面積を小さくする必要がある。し
かし、アクティブデバイスの小型化は、デバイス特性と
して限界がある。また、明るい表示画面を得るために開
口率を上げる必要があり、画素電極の面積を大きくする
ために画素電極と配線の間隙を狭める。
行われている。一画素の領域中に画素電極とアクティブ
デバイスＣＭ膜トランジスタ（ＴＰＴ）、２端子素子（
ＭＩＭ等のダイオード、ハリスター等））が形成されて
いるＡＭ−ＬＣＤは、高精細化の際に画素電極とアクテ
ィブデバイスの両方の面積を小さくする必要がある。し
かし、アクティブデバイスの小型化は、デバイス特性と
して限界がある。また、明るい表示画面を得るために開
口率を上げる必要があり、画素電極の面積を大きくする
ために画素電極と配線の間隙を狭める。
その結果、画素電極と配線間に液晶層を誘電体層とした
容量結合が大きくなり、非選択時の画素電極の電位がソ
ース配線上の信号電圧の影響を受番ノで変動する。つま
り、電圧の大きによって階調表示を行う場合の電圧のス
テップ幅をその電圧変動幅より大きくする必要があり、
階１＋１ ′表示能力が低下する。このため、高階調表
示を行うためには画素電極の電圧変動を抑えることので
きる構造の検討が必要である。
容量結合が大きくなり、非選択時の画素電極の電位がソ
ース配線上の信号電圧の影響を受番ノで変動する。つま
り、電圧の大きによって階調表示を行う場合の電圧のス
テップ幅をその電圧変動幅より大きくする必要があり、
階１＋１ ′表示能力が低下する。このため、高階調表
示を行うためには画素電極の電圧変動を抑えることので
きる構造の検討が必要である。
以下では、ＡＭ−ＬＣＤのうち薄膜トランジスタ型液晶
表示装置（以下、ＴＰＴ−ＬＣＤと略称する。）及び、
２端子素子型液晶表示装置（以下、２端子−ＬＣＤと略
称する。）について説明する。
表示装置（以下、ＴＰＴ−ＬＣＤと略称する。）及び、
２端子素子型液晶表示装置（以下、２端子−ＬＣＤと略
称する。）について説明する。
第６図（ａ）は従来のＴＰＴ−ＬＣＤの構造を示す図で
、第６図（ｂ）は第６図（ａ）中のＡ−Ａ’線に沿った
断面図である。図中、１は透明絶縁性基板、２は薄膜ト
ランジスタ、３は画素電極、４はソース配線、５はゲー
ト配線である。同図に示すように、従来のＴＰＴマトリ
クスアレイは、ソース配線４と画素電極３が接近して配
置された構造を有する。
、第６図（ｂ）は第６図（ａ）中のＡ−Ａ’線に沿った
断面図である。図中、１は透明絶縁性基板、２は薄膜ト
ランジスタ、３は画素電極、４はソース配線、５はゲー
ト配線である。同図に示すように、従来のＴＰＴマトリ
クスアレイは、ソース配線４と画素電極３が接近して配
置された構造を有する。
同様に、第７図（ａ）は従来の２端子−Ｌ Ｃ Ｄの構
造を示す図で、第７図（ｂ）は第７図（ａ）中のＡ−Ａ
線に沿った断面図である。図中、１は透明絶縁性基板、
１０は２端子素子、３は画素電極、９はデータバスライ
ンである。同図に示すように、従来の２ ｂ：：１子素
子７１・リクスアレイ番上、データハスツイン９と画素
電極３が接近して配置された構造を有する。
造を示す図で、第７図（ｂ）は第７図（ａ）中のＡ−Ａ
線に沿った断面図である。図中、１は透明絶縁性基板、
１０は２端子素子、３は画素電極、９はデータバスライ
ンである。同図に示すように、従来の２ ｂ：：１子素
子７１・リクスアレイ番上、データハスツイン９と画素
電極３が接近して配置された構造を有する。
したがって、Ｔ Ｐ Ｔ − Ｌ Ｃ Ｄに関しては、
ソース配線４と画素電極３との間隙に液晶層を誘電体層
とした前述の容量Ｃ，Ｄが生ずる。また、２端子ＬＣＤ
に関しては、データバスライン９と画素電極３との間隙
に液晶層を誘電体層とした前述の容Ｉ Ｃ ｓ ｎが生
ずる。上記容量ＣＳＤを介してソース配ｖＡ４と画素電
極３やデータバスライン９と画素電極３とが交流的に容
量で結合し、非選択画素電極３の電圧がソース配線４や
、データバスライン９上の画像信号電圧の変化の影響を
うけ、容易に３ 変動する。したがって、電圧の大きさによって、階調表
示を行う通常の方法ではその電圧のステップ幅を電圧変
動幅より大きくすることが必要で多くの階調を表現する
のが難しい。
ソース配線４と画素電極３との間隙に液晶層を誘電体層
とした前述の容量Ｃ，Ｄが生ずる。また、２端子ＬＣＤ
に関しては、データバスライン９と画素電極３との間隙
に液晶層を誘電体層とした前述の容Ｉ Ｃ ｓ ｎが生
ずる。上記容量ＣＳＤを介してソース配ｖＡ４と画素電
極３やデータバスライン９と画素電極３とが交流的に容
量で結合し、非選択画素電極３の電圧がソース配線４や
、データバスライン９上の画像信号電圧の変化の影響を
うけ、容易に３ 変動する。したがって、電圧の大きさによって、階調表
示を行う通常の方法ではその電圧のステップ幅を電圧変
動幅より大きくすることが必要で多くの階調を表現する
のが難しい。
上述したように、従来のＡＭ−ＬＣＤの構造では、画素
電極３とソース配線４との間隙の容量Ｃ■や画素電極３
とデータバスライン９との間隙の容量ＣＳＯが画素数の
多い高精細なＡＭ−ＬＣＤになるほど大きくなり、その
ため画素電極３の電位が前記容量ＣＳＤを介してソース
配線上の信号電圧の変化やデータバスライン上の信号電
圧の変化によって容易に影響されるという問題があり、
高精細で多階調な表示のできるＡＭ−ＬＣＤを作製する
ことは難しい。
電極３とソース配線４との間隙の容量Ｃ■や画素電極３
とデータバスライン９との間隙の容量ＣＳＯが画素数の
多い高精細なＡＭ−ＬＣＤになるほど大きくなり、その
ため画素電極３の電位が前記容量ＣＳＤを介してソース
配線上の信号電圧の変化やデータバスライン上の信号電
圧の変化によって容易に影響されるという問題があり、
高精細で多階調な表示のできるＡＭ−ＬＣＤを作製する
ことは難しい。
本発明の目的は、画素電極とソース配線、データバスラ
インと画素電極との間隙の容量を減少させ、ソース配線
上の信号電圧変化やデータバスライン上の信号電圧の変
化による画素電極の電圧変動の防止をすることにある。
インと画素電極との間隙の容量を減少させ、ソース配線
上の信号電圧変化やデータバスライン上の信号電圧の変
化による画素電極の電圧変動の防止をすることにある。
４
〔課題を解決するための手段〕
本発明は、透明絶縁性基板ｌ上に薄膜トランジスタ２及
び画素電極３をマトリクスアレイ状に配置し、前記画素
電極の列方向にソース配線４を、また行方向にゲート配
線５を配置し、前記透明絶縁性基板１と対向透明電極基
板７で液晶層８を挟んだ液晶表示装置において、前記ソ
ース配線と、画素電極とソース配線の間隙の上に低Ｍ
ｔ率絶縁層を形成した構造のアクティブマトリクス型液
晶表示装置、及び透明絶縁性基板１上に２端子素子（Ｍ
ＩＭ等のダイオードやバリスタ等）１０及び画素電極３
をマトリクスアレイ状に配置し、前記画素電極の列方向
にデータバスライン９を配置し、前記透明絶縁性基板１
と対向透明電極基板７で液晶層８を挟んだ液晶表示装置
において、前記データバスライン９と画素電極とデータ
バスラインの間隙の上に低誘電率絶縁層６を形成した構
造のアクティブマトリクス型液品表示装置、及び前記低
誘電率絶縁層６が、液晶表示装置のセルギャップを保つ
スペーサーとなることを特徴とするアクティプマトリク
ス型液晶表示装置である。
び画素電極３をマトリクスアレイ状に配置し、前記画素
電極の列方向にソース配線４を、また行方向にゲート配
線５を配置し、前記透明絶縁性基板１と対向透明電極基
板７で液晶層８を挟んだ液晶表示装置において、前記ソ
ース配線と、画素電極とソース配線の間隙の上に低Ｍ
ｔ率絶縁層を形成した構造のアクティブマトリクス型液
晶表示装置、及び透明絶縁性基板１上に２端子素子（Ｍ
ＩＭ等のダイオードやバリスタ等）１０及び画素電極３
をマトリクスアレイ状に配置し、前記画素電極の列方向
にデータバスライン９を配置し、前記透明絶縁性基板１
と対向透明電極基板７で液晶層８を挟んだ液晶表示装置
において、前記データバスライン９と画素電極とデータ
バスラインの間隙の上に低誘電率絶縁層６を形成した構
造のアクティブマトリクス型液品表示装置、及び前記低
誘電率絶縁層６が、液晶表示装置のセルギャップを保つ
スペーサーとなることを特徴とするアクティプマトリク
ス型液晶表示装置である。
上記低誘電率絶縁層６を形成すれば、誘電率の大きな液
晶を画素電極、ソース電極間や、画素電極、データバス
ライン間から除くことができる。
晶を画素電極、ソース電極間や、画素電極、データバス
ライン間から除くことができる。
低誘電率絶縁層６の材料としてＳｉＯ２を用いるとする
と比誘電率は４程度である。一方液晶の比誘電率は、ｌ
Ｏ〜１５程度で約３倍程ある。従って液晶を低誘電率の
材料で置き換えることにより画素３とソース配線４間の
容量や画素３とデータバスライン９間の容量は、置き換
える前の約１７３に減少する。そのため画素電極３の電
圧は、ソース配線電圧やデータバスライン電圧の影響を
受けにくくなり、電圧の変動は小さくなる。つまり、よ
り小さな電圧きざみで階調表示の電圧を制御することが
可能となる。したがって、多階調の画像表示が可能とな
った。
と比誘電率は４程度である。一方液晶の比誘電率は、ｌ
Ｏ〜１５程度で約３倍程ある。従って液晶を低誘電率の
材料で置き換えることにより画素３とソース配線４間の
容量や画素３とデータバスライン９間の容量は、置き換
える前の約１７３に減少する。そのため画素電極３の電
圧は、ソース配線電圧やデータバスライン電圧の影響を
受けにくくなり、電圧の変動は小さくなる。つまり、よ
り小さな電圧きざみで階調表示の電圧を制御することが
可能となる。したがって、多階調の画像表示が可能とな
った。
〔実施例１〕
以ド第１図（Ｅｌ）． （１１）および、第３図Ｏｌ）
〜（Ｃ）ニより本発明のＴＦＴ−ＬＣＤの一実施例をそ
の製造工程とともに説明する。
〜（Ｃ）ニより本発明のＴＦＴ−ＬＣＤの一実施例をそ
の製造工程とともに説明する。
画素電極３、ソース配線４が形成された透明絶縁性基板
１上（第３図（ａ））に低誘電率絶縁材料であるＳｉ０
２をプラズマＣＶＤ法により４μｍの膜厚まで威膜し低
誘電率絶縁膜１２を作成した（第３図（ｂ））。つづい
てＳｉＯｚ上にレジストパターンＩＩを形成し（第３図
（Ｃｌ）、その後、前記基板をＲＩＥ法でＣＦ．ガスを
用いてドライエッチングし（第３図（ｄ））、その後レ
ジストを剥離して低誘電率絶縁層６を形成した（第３図
（ｅ））。その後前記透明絶縁性基板１と対向透明電極
基板７間に液晶を注入し液晶セルギャップ５μｍのＴＰ
Ｔ−ＬＣＤを作製した。
１上（第３図（ａ））に低誘電率絶縁材料であるＳｉ０
２をプラズマＣＶＤ法により４μｍの膜厚まで威膜し低
誘電率絶縁膜１２を作成した（第３図（ｂ））。つづい
てＳｉＯｚ上にレジストパターンＩＩを形成し（第３図
（Ｃｌ）、その後、前記基板をＲＩＥ法でＣＦ．ガスを
用いてドライエッチングし（第３図（ｄ））、その後レ
ジストを剥離して低誘電率絶縁層６を形成した（第３図
（ｅ））。その後前記透明絶縁性基板１と対向透明電極
基板７間に液晶を注入し液晶セルギャップ５μｍのＴＰ
Ｔ−ＬＣＤを作製した。
以上のようにして得られたＴＰＴマトリクスアレイは（
第１図（ａ）， （ｂ）参照）、ソース配線と画素電極
の間隙の結合容量が小さく、画素電極の電位は、ソース
配線上の信号電圧の影響をほとんど受けず、より多階調
の表示が可能となった。
第１図（ａ）， （ｂ）参照）、ソース配線と画素電極
の間隙の結合容量が小さく、画素電極の電位は、ソース
配線上の信号電圧の影響をほとんど受けず、より多階調
の表示が可能となった。
〔実施例２〕
以下第２図（ａ），（ｂ）および、第４図（ａ） 〜（
ｄ）により７ 本発明の２端子−ＬＣＤの一実施例をその製造工程とと
もに説明する。
ｄ）により７ 本発明の２端子−ＬＣＤの一実施例をその製造工程とと
もに説明する。
画素電極３、データバスライン９が形成された透明絶縁
性基板１上（第４図（ａ））に低誘電率絶縁材料である
感光性ポリイミド（東レ製、フオトニース）をスピンコ
ートで膜厚３μｍ塗布し、低誘電率絶縁膜１２を作成し
た（第４図（ｂ））。プリヘーク後にマスク１３を介し
て低誘電率絶縁層６のパターンを露光（第４図（Ｃ））
Ｌた。その後，現像ボストヘークを行うことにより低誘
電率絶縁層６を形成した（第４図（ｄ））。その後、前
記透明絶縁性基板１と対向透明電極基板７間に液晶を注
入し液晶セルギャップ５μｍの２端子−ＬＣＤを作製し
た。
性基板１上（第４図（ａ））に低誘電率絶縁材料である
感光性ポリイミド（東レ製、フオトニース）をスピンコ
ートで膜厚３μｍ塗布し、低誘電率絶縁膜１２を作成し
た（第４図（ｂ））。プリヘーク後にマスク１３を介し
て低誘電率絶縁層６のパターンを露光（第４図（Ｃ））
Ｌた。その後，現像ボストヘークを行うことにより低誘
電率絶縁層６を形成した（第４図（ｄ））。その後、前
記透明絶縁性基板１と対向透明電極基板７間に液晶を注
入し液晶セルギャップ５μｍの２端子−ＬＣＤを作製し
た。
以上のようにして得られた２端子素子マトリクスアレイ
（第２図（ａ）， （ｂ）参照）は、データバスライン
と画素電極間の結合容量が小さくなり、画素電極の電位
は、データーバスライン上の信号電圧の影響をほとんど
受けず、より多階調の表示が可能となった。
（第２図（ａ）， （ｂ）参照）は、データバスライン
と画素電極間の結合容量が小さくなり、画素電極の電位
は、データーバスライン上の信号電圧の影響をほとんど
受けず、より多階調の表示が可能となった。
８
〔実施例３〕
以下第５図（ａ）． （ｂ）により本発明のＴ Ｆ Ｔ
−Ｌ ＣＤの一実施例をその製造工程とともに説明する
。
−Ｌ ＣＤの一実施例をその製造工程とともに説明する
。
前記実施例１と同様な透明絶縁性基板１上に低誘電率絶
縁膜１２の材料である感光性ポリイミド（東レ製、フォ
トニース）を液晶セルギャップ厚の５μｍの膜厚だけス
ビンコートし、前記実施例２と同じ現倣， ｉ？ｉ光エ
捏で抵誘電率絶縁１ｄ ６を形成しＴＰＴ−ＬＣＤを作
製した。
縁膜１２の材料である感光性ポリイミド（東レ製、フォ
トニース）を液晶セルギャップ厚の５μｍの膜厚だけス
ビンコートし、前記実施例２と同じ現倣， ｉ？ｉ光エ
捏で抵誘電率絶縁１ｄ ６を形成しＴＰＴ−ＬＣＤを作
製した。
以上のようにして得られたＴＦＴ−マトリクスアレイは
、ソース配線と画素電極間の結合容量が小さくなり、画
素電極の電位は、ソース配線上の信号電圧の影響をほと
んど受けず、より多階調の表示が可能となった。また、
液晶表示装置のセルギャップを保つスペーサーも低誘電
率絶縁層の作製と同時に出来るのでプロセス工程の簡略
化が図れた。
、ソース配線と画素電極間の結合容量が小さくなり、画
素電極の電位は、ソース配線上の信号電圧の影響をほと
んど受けず、より多階調の表示が可能となった。また、
液晶表示装置のセルギャップを保つスペーサーも低誘電
率絶縁層の作製と同時に出来るのでプロセス工程の簡略
化が図れた。
［発明の効果］
以上説明した如く本発明によれば容量結合による画素電
極の電圧変動を抑制することができ、クロストークが一
防一止できる。したがって、画素電圧のより細かな電圧
制御が可能となるため多階調表示が可能となる。
極の電圧変動を抑制することができ、クロストークが一
防一止できる。したがって、画素電圧のより細かな電圧
制御が可能となるため多階調表示が可能となる。
また、低誘電率絶縁層の作或と同時に液晶表示装置のセ
ルギャップを保つスペーサーも出来るので、プロセス工
程の簡略化が図れた。
ルギャップを保つスペーサーも出来るので、プロセス工
程の簡略化が図れた。
第１図（ａ）， （ｂ）は、本発明の構威のＴＦＴ−Ｌ
ＣＤの説明図であって、（ａ）は平面図、（ｂ）は（ａ
）の図中にＡ−Ａ’で示した部分の断面図である。第２
図（ａ）、（ｂ）は、本発明の構或の２端子素子の説明
図であって、（ａ）は平面図、（ｂ）は（ａ）の図中に
Ａ−Ａ’ で示した部分の断面図である。第３図（ａ）
〜（ｅ）および第４図（ａ）〜（ｄ）は、本発明の低誘
電率絶縁層の製造工程の説明図、第５図（ａ）， （ｂ
）は、本発明の構成のＴＰＴ−ＬＣＤの説明図であって
、（ａ）は平面図、（ｂ）は（ａ）の図中にＡ−Ａ’で
示した部分の断面図、第６図（ａ）， （ｂ）は、従来
のＴＰＴ−ＬＣＤの説明図である。第７図（ａ）， （
ｂ）は、従来の２端子−ＬＣＤの説明図である。 １・・・透明絶縁性基板 ２・・・薄膜トランジスタ ３・・・画素電極 ４・・・ソース配線 ５・・・ゲート配線 ６・・・低誘電率絶縁層 ７・・・対向透明電極基板 ８・・・液晶層 ９・・・データバスライン １０・・・２端子素子 １１・・・フォトレジスト １２・・・低誘電率絶縁膜 ｌ３・・・マスク 特 許 出 願 人 凸版印刷株式会社 代表者 鈴木 和夫 一２１７
ＣＤの説明図であって、（ａ）は平面図、（ｂ）は（ａ
）の図中にＡ−Ａ’で示した部分の断面図である。第２
図（ａ）、（ｂ）は、本発明の構或の２端子素子の説明
図であって、（ａ）は平面図、（ｂ）は（ａ）の図中に
Ａ−Ａ’ で示した部分の断面図である。第３図（ａ）
〜（ｅ）および第４図（ａ）〜（ｄ）は、本発明の低誘
電率絶縁層の製造工程の説明図、第５図（ａ）， （ｂ
）は、本発明の構成のＴＰＴ−ＬＣＤの説明図であって
、（ａ）は平面図、（ｂ）は（ａ）の図中にＡ−Ａ’で
示した部分の断面図、第６図（ａ）， （ｂ）は、従来
のＴＰＴ−ＬＣＤの説明図である。第７図（ａ）， （
ｂ）は、従来の２端子−ＬＣＤの説明図である。 １・・・透明絶縁性基板 ２・・・薄膜トランジスタ ３・・・画素電極 ４・・・ソース配線 ５・・・ゲート配線 ６・・・低誘電率絶縁層 ７・・・対向透明電極基板 ８・・・液晶層 ９・・・データバスライン １０・・・２端子素子 １１・・・フォトレジスト １２・・・低誘電率絶縁膜 ｌ３・・・マスク 特 許 出 願 人 凸版印刷株式会社 代表者 鈴木 和夫 一２１７
Claims (3)
- （１）透明絶縁性基板上に薄膜トランジスタ及び画素電
極をマトリクスアレイ状に配置し、前記画素電極の列方
向にソース配線を、また行方向にゲート配線を配置し、
前記透明絶縁性基板と対向透明電極基板で液晶層を挟ん
だ液晶表示装置において、前記ソース配線と、画素電極
とソース配線の間隙の上に低誘電率絶縁層を形成したこ
とを特徴とするアクティブマトリクス型液晶表示装置。 - （２）透明絶縁性基板上に２端子素子及び画素電極をマ
トリクスアレイ状に配置し、前記画素電極の列方向にデ
ータバスラインを配置し、前記透明絶縁性基板と対向透
明電極基板で液晶層を挟んだ液晶表示装置において、前
記データバスラインと、画素電極とデータバスラインの
間隙の上に低誘電率絶縁層を形成したことを特徴とする
アクティブマトリクス型液晶表示装置。 - （３）前記低誘電率絶縁層が、液晶表示装置のセルギャ
ップを保つスペーサーとなることを特徴とする請求項（
１）または（２）記載のアクティブマトリクス型液晶表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1242762A JPH03103830A (ja) | 1989-09-19 | 1989-09-19 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1242762A JPH03103830A (ja) | 1989-09-19 | 1989-09-19 | アクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03103830A true JPH03103830A (ja) | 1991-04-30 |
Family
ID=17093896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1242762A Pending JPH03103830A (ja) | 1989-09-19 | 1989-09-19 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03103830A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0809131A3 (en) * | 1996-05-24 | 1998-03-04 | Tektronix, Inc. | Plasma addressed liquid crystal display panel with reduced data drive electrode capacitance |
| CN100335955C (zh) * | 2003-12-24 | 2007-09-05 | 友达光电股份有限公司 | 透射反射式液晶显示板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6017720A (ja) * | 1983-07-12 | 1985-01-29 | Canon Inc | 液晶装置 |
| JPH01138540A (ja) * | 1987-08-31 | 1989-05-31 | Seiko Epson Corp | アクティブデバイス |
-
1989
- 1989-09-19 JP JP1242762A patent/JPH03103830A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6017720A (ja) * | 1983-07-12 | 1985-01-29 | Canon Inc | 液晶装置 |
| JPH01138540A (ja) * | 1987-08-31 | 1989-05-31 | Seiko Epson Corp | アクティブデバイス |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0809131A3 (en) * | 1996-05-24 | 1998-03-04 | Tektronix, Inc. | Plasma addressed liquid crystal display panel with reduced data drive electrode capacitance |
| CN100335955C (zh) * | 2003-12-24 | 2007-09-05 | 友达光电股份有限公司 | 透射反射式液晶显示板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652632A (en) | LCD apparatus having electrostatic breakdown preventing configuration capable of testing each pixel | |
| JPH1039328A (ja) | 液晶表示装置 | |
| WO2000020918A1 (en) | Liquid crystal device and electronic apparatus | |
| JPWO2000020918A1 (ja) | 液晶装置および電子機器 | |
| US6333771B1 (en) | Liquid crystal display device capable of reducing the influence of parasitic capacities | |
| JPH0713196A (ja) | アクティブマトリックス型液晶表示装置 | |
| US5748268A (en) | Quasi-tiled active matrix display | |
| US20070146563A1 (en) | Liquid crystal display and method of manufacturing thereof | |
| JPH03103830A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH04318512A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| KR100623443B1 (ko) | 멀티 도메인 액정 표시소자 | |
| JP2004102209A (ja) | 高速応答液晶表示装置とその駆動方法 | |
| JP3102467B2 (ja) | アクティブマトリクス表示装置の作製方法 | |
| JP2775892B2 (ja) | ２端子素子型液晶表示装置 | |
| JPH1184416A (ja) | 液晶表示素子 | |
| JPH05203997A (ja) | 液晶表示装置 | |
| JP3137883B2 (ja) | 液晶表示装置 | |
| JP4189115B2 (ja) | 液晶表示装置 | |
| JPH04371928A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPS6333710B2 (ja) | ||
| JP2995335B2 (ja) | 二端子素子 | |
| JPH05273594A (ja) | 液晶表示装置 | |
| JP2001013516A (ja) | 液晶表示装置 | |
| JP3052361B2 (ja) | アクティブマトリクス液晶表示装置とその製造方法 |