JPH04318512A - 薄膜トランジスタ型液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタ型液
晶表示装置、特に電極パターン及び駆動方法に関するも
のである。

【０００２】

【従来の技術】従来、この分野の技術としては例えば「
ＥＩＤ９０−６，ＥＤ９０−３５，ＩＥ９０−１５，１
０．４型カラーＴＦＴ−ＬＣＤの開発」に記載されたも
のが知られている。図８は前記文献に記載された従来の
薄膜トランジスタ（以下、「ＴＦＴ」という）の一部断
面図である。

【０００３】図に示すように、ゲート電極３２上にゲー
ト絶縁膜３４、半導体層３５、オーミック層３６と続き
、その上に信号電極であるソース−ドレイン電極３７が
設けられる。画素電極３３の位置はソース−ドレイン電
極３７より下の場合もあり、上の場合もあるが、これは
各社の着目する点が異なるだけで全体のＴＦＴ構造とし
ては大きく変わらない。そして、最後にパッシベーショ
ン膜３８が設けられる。さらに、このＴＦＴにおいては
、ゲート電極をＡｌ，Ｔａの２層構造とすることにより
ゲートパルス遅延によって生じる画像のにじみ等を防い
でいた。

【０００４】

【発明が解決しようとする課題】しかしながら、上記構
成の薄膜トランジスタ型液晶表示装置においては、ゲー
トパルス遅延に対する効果はあるが、映像信号の入るド
レイン電極上には、常に何らかの電圧が印加されており
、そのことによって生じるドレイン電極−対向電極間の
電位変動が液晶分子を駆動してしまい、光漏れとなる。 このことの対策としては、対向電極側にブラックマスク
層を形成し、この光漏れを遮るようにするのが一般的に
行われているが、ブラックマスク層を形成するため、ど
うしても開口率が小さくなってしまうという問題点があ
った。

【０００５】また、この光漏れはそのような対策によっ
て防ぐことができたとしても、ドレイン電極と画素電極
の間に生じる電位変動は防ぎようがない。すなわち、一
旦、ゲートパルスによりドレイン電極上の電圧を書き込
まれた画素電極のすぐ横にドレイン電極があり、そのド
レイン電極に常に何らかの電圧が印加されているので、
ドレイン電極−画素電極間の容量結合による画素電位変
動もあり、また、一般的に画素電極電位の正・負レベル
の中心値はＴＦＴのゲート−ソース間容量によって引き
起こされる電圧降下により、ドレイン電圧の正・負レベ
ルの中心値より低くなるので、ドレイン電極−画素電極
間にはＤＣ成分の電圧が常にかかった状態となる。そし
て、液晶にＤＣ成分がかかってしまうと、劣化が著しく
なり信頼性がなくなるので、それを防ぐために対向電極
電圧を前記電圧降下に対応して低めに設定することが行
われているが、それを行うと画素電極−対向電極間の液
晶にはＤＣ成分が加わらなくなるものの、今度はドレイ
ン電極−対向電極間の液晶にＤＣ成分が加わってしまい
液晶が劣化するという問題点があった。

【０００６】本発明は、上記従来の問題点を解決して、
開口率が大きく、液晶の劣化の少ない、表示品質、信頼
性共に優れた薄膜トランジスタ型液晶表示装置を提供す
ることを目的とする。

【０００７】

【課題を解決するための手段】前記問題点を解決するた
めに、本発明は、複数のゲート電極と、ゲート電極と交
差する複数のドレイン電極と、その交差部に設けられた
薄膜トランジスタと、薄膜トランジスタに接続された画
素電極とを有する薄膜トランジスタ基板と、液晶を挟ん
で薄膜トランジスタ基板と対向する対向電極基板とを備
えた薄膜トランジスタ型液晶表示装置において、薄膜ト
ランジスタ基板は、ドレイン電極上に形成された絶縁膜
と、絶縁膜膜上に形成され、かつ対向電極基板の対向電
極と同程度の電圧が入力される遮蔽電極と、ｎ番目のゲ
ートパルスのオン時にドレイン電極上の電圧をｎ番目の
画素電極に書込む主トランジスタと、ｎ−１番目のゲー
トパルスのオン時に遮蔽電極上の電圧をｎ番目の画素に
書込む副トランジスタとを備えるように構成した。

【０００８】

【作用】本発明によれば、以上のように薄膜トランジス
タ型液晶表示装置を構成したので、ドレイン電極−対向
電極間は遮蔽電極によって遮蔽される。したがって、ド
レイン電極−対向電極間に電位差が生じても、遮蔽電極
によってドレイン電圧が遮蔽されるので、それらの電極
間にＤＣ成分が発生しなくなり、ドレイン電極上の液晶
がオンしなくなる。

【０００９】また、ｎ−１番目のゲートパルスのオン時
に遮蔽電極上の電圧がｎ番目の画素電極に書込まれ、ｎ
番目のゲートパルスのオン時にドレイン電極上の電圧が
ｎ番目の画素電極に書込まれる。

【００１０】

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例における
薄膜トランジスタ基板の平面図である。図に示すように
、ゲート電極１とドレイン電極２が交差する部分に半導
体層３を介して主トランジスタが設けられており、ゲー
トパルスによりソース電極４にドレイン電極２上の電圧
信号が書き込まれるようになっている。ソース電極４は
画素電極５と電気的に第１コンタクトホール６で接続さ
れており、ソース電圧波形は、そのまま画素電圧波形と
なる。

【００１１】一方、同じゲート電極１とドレイン電極２
の交差部に副トランジスタが設けられており、ゲート電
極１により次のラインの画素電極５に遮蔽電極７の電圧
を書き込めるような構成となっている。副トランジスタ
は第１補助電極８と第２補助電極１０間で形成されてお
り、各々遮蔽電極７、画素電極５と第２コンタクトホー
ル９、第３コンタクトホール１１を通して電気的に接続
されている。

【００１２】また、遮蔽電極７は全ドレイン電極上に、
ドレイン電極２の幅よりやや広く形成されている。図２
は本発明の実施例における薄膜トランジスタ基板の主ト
ランジスタ部（図１のＡ−Ａ′）の断面図である。本実
施例ではゲート電極１を陽極化成し、ゲート陽極酸化膜
１２を形成している。ただし、この膜は主としてゲート
電極−ドレイン電極間ショートを防ぐ目的のものであっ
て、本発明に不可欠な要素ではない。そして、その上に
ゲート絶縁膜１３が全面にわたって形成されており、さ
らにその上に半導体層３、オーミック接合層１５と形成
されている。また、その上にドレイン電極２とソース電
極４が形成されており、その上に中間絶縁膜１６が第１
コンタクトホール６に穴を開けた状態で形成されており
、さらにその第１コンタクトホール６によってソース電
極４と画素電極５が電気的に接続されている。そして、
最終的にはパッシベーション膜１７が形成されているが
、これも本発明に不可欠な要素ではないので、なくても
よい。

【００１３】なお、遮蔽電極７を画素電極５と同一材料
（例、ＩＴＯ）で同時に形成すれば、マスク数が増える
ことがないため、工程が複雑化しない。図３は本発明の
実施例における薄膜トランジスタ基板の副トランジスタ
部の（図１のＢ−Ｂ′）断面図である。遮蔽電極７は第
２コンタクトホール９によって第１補助電極８と導通し
ている。第１補助電極８は第２補助電極１０との間にト
ランジスタとなって形成されており、ゲート電極１がそ
のスイッチングゲートとなっている。そして、その第２
補助電極１０は、第３コンタクトホール１１によって画
素電極５と電気的に接続されている。ここで、第１補助
電極８はドレイン電極２と同時に形成することができる
。

【００１４】図４は本発明の実施例による薄膜トランジ
スタ型液晶表示装置の１画素あたりの等価回路図である
。図に示すように、ｎ番目のゲート電極１９とドレイン
電極２の交差部には、ドレイン電極信号を書き込むため
の主トランジスタ２２があり、ｎ−１番目のゲート電極
１８とドレイン電極２の交差部には、遮蔽電極信号を書
き込むための副トランジスタ２１がある。また、画素電
極５はこれら主・副トランジスタに接続され、液晶層は
液晶抵抗２３と液晶容量２４の並列回路で表現される。 そして、液晶層の対向側には遮蔽電極７に電気的に接続
された対向電極２５がある。

【００１５】図において、ｎ番目の画素電極５は、ｎ−
１番目のゲート電極１８がオンした時に、副トランジス
タ２１を介して対向電極２５の電圧が遮蔽電極信号とし
て書き込まれ、ｎ番目のゲート電極１９がオンした時に
、主トランジスタ２２を介してドレイン電極信号が書き
込まれる。図５は本発明の実施例による薄膜トランジス
タ型液晶表示装置の駆動方法を示す説明図である。また
、図６はその駆動方法によって得られる画素電圧波形図
である。

【００１６】まず、図５（ａ）に示されているドレイン
電圧波形２６は１ライン毎に正・負反転され、かつ１フ
レーム毎にさらにに正・負反転されている。これは一般
的に行われている駆動方法で、フリッカ、輝度傾斜に有
効な方法であるが、この１ライン毎に反転をしなければ
、本発明がその効果を奏しないというわけではなく、１
フレーム反転のみでも何ら支障はない。

【００１７】次に、対向電圧波形２７は、ドレイン電圧
の正・負レベルの中心値よりやや下めに設定されている
。これはＴＦＴのゲート電極−ソース電極間の寄生容量
に起因してソース、すなわち画素電圧波形がゲートオフ
時にシフトダウンするので、ドレイン電圧の正・負レベ
ルの中心値に設定すると画素電極と対向電極間の液晶に
ＤＣ電圧がかかり液晶が劣化してしまうからである。 ここで注意すべき点は、この対向電圧の低めの設定ゆえ
に、ドレイン電極２と対向電極２５の間には、常にＤＣ
成分が生じることである。しかしながら、本発明ではド
レイン電極２上に遮蔽電極７があるので、ドレイン電圧
の変動は遮蔽電極７で遮蔽され、かつその遮蔽電極７に
は、対向電圧波形２７と同じ信号が入るので、ドレイン
配線上の液晶には何ら電位差は生じず、ＤＣ成分は生じ
ることはない。

【００１８】次に、図５（ｂ）に示されているゲート電
圧波形は、ドレイン電圧波形の１ライン期間よりもΔｔ
短いτｎ−１　の幅を有している。以下、図５及び図６
を参照して本発明の実施例による薄膜トランジスタ型液
晶表示装置の駆動方法を説明する。ｎ番目の画素につい
て述べると、まず、時刻ｔｎ−１　においてｎ−１番目
のゲートがオンすると、対向電圧波形２７が画素電極に
書込まれる。次いで、ゲートがオフすると副トランジス
タのゲート電極−ソース電極間の寄生容量により画素電
圧波形がシフトダウンした後、Δｔの時間それが保持さ
れる。次に、時刻ｔｎ　においてｎ番目のゲートがオン
するとドレイン電極信号が書き込まれ、ゲートがオフす
ると主トランジスタのゲート電極−ソース電極間の寄生
容量により画素電圧波形がシフトダウンする。以後は次
のフレームにおいてｎ−１番目のゲートがオンするまで
画素電圧が保持される。

【００１９】このように駆動を行うと、画素電極電位は
正・負いずれの電位であっても１フレームごとに反転さ
れるので、ｎ−１番目のゲートオン時から充・放電が好
ましい方向に起きることになり、そのためｎ番目のゲー
ト電圧オン時に書込むドレイン電圧信号へと早く到達す
る。すなわち、トランジスタのオン特性を十分にとれる
ことになる。

【００２０】また、従来のようにゲートパルス幅を１ラ
インに等しく設定した場合、ｎ番目ゲートパルスに遅延
を生じるとｎ＋１番目ゲートオン時の逆極性のドレイン
信号をｎ番目のゲートパルスの尾引き時に書き込んでし
まうが、本実施例においては先に述べたようにオン特性
を十分とれることから、ｎ＋１番目のドレインパルスが
入るよりわずか前にｎ番目のゲートをオフすれば、こう
いった誤書込みはなくなる。この時のゲートパルスを早
めにオフする時間はΔｔとして示してあるが、この大き
さはＴＦＴの材料、構造、液晶表示装置のサイズ等によ
り様々に異なるので、詳しくは論じない。また、このΔ
ｔの設定により、トランジスタのオン特性にとっては書
込み時間が少なくなるのでよくないという点が、副トラ
ンジスタと遮蔽電極を用いることにより解決されるので
ある。

【００２１】図７は本発明の実施例おける薄膜トランジ
スタ基板の電気接続系の説明図である。図に示すように
、遮蔽電極７は基板上に一体に形成されており、かつ対
向電圧信号が印加されているので、これを付加すること
により電気接続系が複雑になることはない。なお、本発
明は上記実施例に限定されるものではなく、本発明の趣
旨に基づき種々の変形が可能であり、それらを本発明の
範囲から排除するものではない。

【００２２】

【発明の効果】以上詳細に説明したように、本発明によ
れば、ドレイン電極上に絶縁膜を介して遮蔽電極を設け
、その遮蔽電極に対向電極と同程度の電圧を入力し、そ
の遮蔽電極電圧を副トランジスタで１本前のゲートオン
時に画素電極に書き込ませるようにしたので、次のよう
な効果を奏する。 （１）ドレイン電極−対向電極間のＤＣ成分がゼロにな
るので、液晶が劣化しない。 （２）ドレイン信号により、液晶がオンして光漏れを起
こすことがなくなる。そのため、ブラックマスク層が不
要になるので、開口率が向上する。 （３）トランジスタのオン特性を十分にとることができ
る。そして、ゲートパルスのオフ時刻を次のラインのド
レイン電圧が発生する時刻よりも早く設定すれば、ゲー
トパルス遅延による次ライン信号の誤書込みもなくなる
。

【図面の簡単な説明】

【図１】本発明の実施例における薄膜トランジスタ基板
の平面図である。

【図２】本発明の実施例における薄膜トランジスタ基板
の主トランジスタ部の断面図である。

【図３】本発明の実施例における薄膜トランジスタ基板
の副トランジスタ部の断面図である。

【図４】本発明の実施例による薄膜トランジスタ型液晶
表示装置の１画素あたりの等価回路図である。

【図５】本発明の実施例による薄膜トランジスタ型液晶
表示装置の駆動方法を示す説明図である。

【図６】本発明の実施例による薄膜トランジスタ型液晶
表示装置の画素電圧波形図である。

【図７】本発明の実施例おける薄膜トランジスタ基板の
電気接続系の説明図である。

【図８】従来の薄膜トランジスタ基板の一部断面図であ
る。

【符号の説明】

１　　　　　　ゲート電極 ２　　　　　　ドレイン電極 ３　　　　　　半導体層 ４　　　　　　ソース電極 ５　　　　　　画素電極 ７　　　　　　遮蔽電極 ８　　　　　　第１補助電極 １０　　　　第２補助電極 １６　　　　中間絶縁膜

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　複数のゲート電極と、該ゲート電極と
   交差する複数のドレイン電極と、その交差部に設けられ
   た薄膜トランジスタと、該薄膜トランジスタに接続され
   た画素電極とを有する薄膜トランジスタ基板と、液晶を
   挟んで該薄膜トランジスタ基板と対向する対向電極基板
   とを備えた薄膜トランジスタ型液晶表示装置において、
   前記薄膜トランジスタ基板は、（ａ）前記ドレイン電極
   上に形成された絶縁膜と、（ｂ）該絶縁膜膜上に形成さ
   れ、かつ前記対向電極基板の対向電極と同程度の電圧が
   入力される遮蔽電極と、（ｃ）ｎ番目のゲートパルスの
   オン時にドレイン電極上の電圧をｎ番目の画素電極に書
   込む主トランジスタと、（ｄ）ｎ−１番目のゲートパル
   スのオン時に遮蔽電極上の電圧をｎ番目の画素に書込む
   副トランジスタとを備えることを特徴とする薄膜トラン
   ジスタ型液晶表示装置。
2. 【請求項２】　　ゲートパルスのオフ時刻を次のライン
   のドレイン電圧が発生する時刻よりも早く設定した駆動
   回路を備えることを特徴とする請求項１記載の薄膜トラ
   ンジスタ型液晶表示装置。
3. 【請求項３】　　遮蔽電極の幅をドレイン電極の幅より
   も大きく形成したことを特徴とする請求項１又は２記載
   の薄膜トランジスタ型液晶表示装置。