JPH03104147A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPH03104147A JPH03104147A JP1241063A JP24106389A JPH03104147A JP H03104147 A JPH03104147 A JP H03104147A JP 1241063 A JP1241063 A JP 1241063A JP 24106389 A JP24106389 A JP 24106389A JP H03104147 A JPH03104147 A JP H03104147A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- degrees
- electronic component
- package body
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子部品技術に関し、特に、表面実装形の電
子部品に適用して有効な技術に関するものである。
子部品に適用して有効な技術に関するものである。
表面実装形の電子部品技術については、例えば日経マグ
ロウヒル社発行、「日経エレクトロニクス別冊・N(L
2・マイクロデバイセズ・1 9 8 4.6.11
JP130〜P205に記載がある。
ロウヒル社発行、「日経エレクトロニクス別冊・N(L
2・マイクロデバイセズ・1 9 8 4.6.11
JP130〜P205に記載がある。
第6図および第7図は、例えば従来のsop <Sma
ll Outline Package)形ダイオード
のリードの状態を示している。第6図および第7図に示
すように、パッケージ本体20の側面から突出したりー
ド21は、例えばガルウイング状に或形されている。そ
して、従来、リード2lは、パッケージ本体20から突
出した後、図の下方に曲折し、第6図に示すように、実
装基板22の実装面に対して略垂直になるように延設さ
れるか、または第7図に示すように、パッケージ本体2
0の側面に沿って略平行に延設されていた。
ll Outline Package)形ダイオード
のリードの状態を示している。第6図および第7図に示
すように、パッケージ本体20の側面から突出したりー
ド21は、例えばガルウイング状に或形されている。そ
して、従来、リード2lは、パッケージ本体20から突
出した後、図の下方に曲折し、第6図に示すように、実
装基板22の実装面に対して略垂直になるように延設さ
れるか、または第7図に示すように、パッケージ本体2
0の側面に沿って略平行に延設されていた。
ところが、上記従来の表面実装形の電子部品技術におい
ては、以下の問題があることを本発明者は見出した。
ては、以下の問題があることを本発明者は見出した。
すなわち、第1に、リードとパッケージ本体とが近接し
ていると、言い換えるとリードが突出するパッケージ本
体の突出面とリードとの威す角度(以下、リード開口角
という)が小さ過ぎると、リフロー半田付けの際にリー
ドの表面を加熱するりフロー熱が輻射熱としてリードか
らパッケージ本体側へ逃げてしまい、リードの表面温度
が設定値より下がり、リードへの半田の吸い上がりが不
充分となる問題があった。
ていると、言い換えるとリードが突出するパッケージ本
体の突出面とリードとの威す角度(以下、リード開口角
という)が小さ過ぎると、リフロー半田付けの際にリー
ドの表面を加熱するりフロー熱が輻射熱としてリードか
らパッケージ本体側へ逃げてしまい、リードの表面温度
が設定値より下がり、リードへの半田の吸い上がりが不
充分となる問題があった。
また、第2に、リード開口角が大き過ぎると実装面積が
大きくなり、実装密度が低下してしまう上、リードとラ
ンドとの位置合わせのために位置決め部材をリードに当
接させた際にリードが変形する度合が大きくなり、位置
合わせに不具合が生じる問題があった。
大きくなり、実装密度が低下してしまう上、リードとラ
ンドとの位置合わせのために位置決め部材をリードに当
接させた際にリードが変形する度合が大きくなり、位置
合わせに不具合が生じる問題があった。
そして、本発明者の検討によれば、第lの問題は、例え
ばリード開口角が8度より小さいと特に顕著に現れ、ま
た、第2の問題は、例えばリード開口角が23度より大
きいと特に顕著に現れることが見出された。
ばリード開口角が8度より小さいと特に顕著に現れ、ま
た、第2の問題は、例えばリード開口角が23度より大
きいと特に顕著に現れることが見出された。
本発明は上記課題に着目してなされたものであり、その
目的は、表面実装形の電子部品のりフロー・ソルダビイ
リティを向上させることのできる技術を提供することに
ある。
目的は、表面実装形の電子部品のりフロー・ソルダビイ
リティを向上させることのできる技術を提供することに
ある。
また、本発明の他の目的は、実装密度を大幅に低下させ
ることなく、表面実装形の電子部品のりフロー・ソルダ
ビイリティを向上させることのできる技術を提供するこ
とにある。
ることなく、表面実装形の電子部品のりフロー・ソルダ
ビイリティを向上させることのできる技術を提供するこ
とにある。
さらに、本発明の他の目的は、リードの開き過ぎに起因
するリードとランドとの位置合わせ不具合を生じること
なく、表面実装形の電子部品のりフロー・ソルダビイリ
ティを向上させることのできる技術を提供することにあ
る。
するリードとランドとの位置合わせ不具合を生じること
なく、表面実装形の電子部品のりフロー・ソルダビイリ
ティを向上させることのできる技術を提供することにあ
る。
本発明の前記ならびにその他の目的と新規な特徴は、明
細書の記述および添付図面から明らかになるであろう。
細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
要を簡単に説明すれば、以下のとおりである。
すなわち、請求項1記載の発明は、電子素子の封止され
たパッケージ本体と、前記パッケージ本体から突出する
リードとを有する表面実装形の電子部品であって、リー
ド開口角を8度〜23度とした電子部品構造とするもの
である。
たパッケージ本体と、前記パッケージ本体から突出する
リードとを有する表面実装形の電子部品であって、リー
ド開口角を8度〜23度とした電子部品構造とするもの
である。
請求項2記載の発明は、前記リード開口角を10度〜1
5度とした電子部品構造とするものである。
5度とした電子部品構造とするものである。
リード開口角を8度〜23度、好ましくは10度〜15
度とした上記発明によれば、リードが従来よりもパッケ
ージ本体から離れるため、例えばリードと実装基板のラ
ンドとをリフロー半田付けする際に、リードの表面を加
熱するりフロー熱がリードからパッケージ本体側に逃げ
ずにリードの表面を充分に加熱する。このため、リフロ
ー半田付けの際にランドからリードへの半田の吸い上が
りが良好となる。
度とした上記発明によれば、リードが従来よりもパッケ
ージ本体から離れるため、例えばリードと実装基板のラ
ンドとをリフロー半田付けする際に、リードの表面を加
熱するりフロー熱がリードからパッケージ本体側に逃げ
ずにリードの表面を充分に加熱する。このため、リフロ
ー半田付けの際にランドからリードへの半田の吸い上が
りが良好となる。
また、電子部品を実装基板にリフロー半田付けする際に
、実装基板の実装面に対するリードの傾斜角度が従来よ
りも小さくなるため、ランドからリードへの半田の吸い
上がりが良好となる。
、実装基板の実装面に対するリードの傾斜角度が従来よ
りも小さくなるため、ランドからリードへの半田の吸い
上がりが良好となる。
しかも、リード開口角を8度〜23度、好ましくは10
度〜15度としたことにより、リードの開き過ぎに起因
する実装面積の増加やリードの変形不良が抑制される。
度〜15度としたことにより、リードの開き過ぎに起因
する実装面積の増加やリードの変形不良が抑制される。
〔実施例1〕
第1図は本発明の一実施例である電子部品の要部拡大断
面図、第2図はこの電子部品の拡大斜視図、第3図はこ
の電子部品の拡大平面図である。
面図、第2図はこの電子部品の拡大斜視図、第3図はこ
の電子部品の拡大平面図である。
以下、本実施例1の電子部品を第1図〜第3図により説
明する。
明する。
本実施例1の電子部品1aは、パッケージ本体2と、そ
の側面から突出された例えば三本のりード3とを有する
SOP形のダイオードである。
の側面から突出された例えば三本のりード3とを有する
SOP形のダイオードである。
パッケージ本体2は、例えばエポキシ樹脂からなり、そ
の外形寸法(長さX幅×高さ)は、例えば2. 8 X
1. 5 X 1. 1 m+n程度である。パッケ
ージ本体2の内部には第1図に示すように半導体チップ
(電子素子>48が素子形底面を図の下方に向けて封止
されている。半導体チップ4aの素子形戊面には、例え
ば二個のダイオード(図示せず)が形或されている。ダ
イオードのアノードあるいはカソードは、半導体チップ
4aの素子形底面側に形威された引き出し電極5に電気
的に接続されている。引き出し電極5は、金(Au)等
からなるボンディングワイヤ6を介してリード3のイン
ナーリードSaaに電気的に接続されている。
の外形寸法(長さX幅×高さ)は、例えば2. 8 X
1. 5 X 1. 1 m+n程度である。パッケ
ージ本体2の内部には第1図に示すように半導体チップ
(電子素子>48が素子形底面を図の下方に向けて封止
されている。半導体チップ4aの素子形戊面には、例え
ば二個のダイオード(図示せず)が形或されている。ダ
イオードのアノードあるいはカソードは、半導体チップ
4aの素子形底面側に形威された引き出し電極5に電気
的に接続されている。引き出し電極5は、金(Au)等
からなるボンディングワイヤ6を介してリード3のイン
ナーリードSaaに電気的に接続されている。
リード3のアウターリード部3bは、例えばガルウイン
グ状に戊形されている。アウターリード部3bの幅は、
例えば0. 4 mm程度であり、リード3の厚さは、
例えばO. 1 6 mm程度である。
グ状に戊形されている。アウターリード部3bの幅は、
例えば0. 4 mm程度であり、リード3の厚さは、
例えばO. 1 6 mm程度である。
リード3は、例えば銅(Cu)あるいは42アロイから
なり、アウターリード部3bの表面には、半田の濡れ性
を良好にするために、半田コートあるいは半田メッキ等
の表面処理が施されている。
なり、アウターリード部3bの表面には、半田の濡れ性
を良好にするために、半田コートあるいは半田メッキ等
の表面処理が施されている。
本実施例lの電子部品1aにおいては、各りード3のリ
ード′開口角θが、例えば10度〜15度に設定されて
いる。このようなリード開口角θの設定は、例えばアウ
ターリード部3bをガルウイング状に戊形するための金
型戊形工程やローラ或形工程の際に行う。但し、リード
開口角θは、10度〜15度に限定されるものではなく
、8度〜23度の範囲で種々変更可能である。
ード′開口角θが、例えば10度〜15度に設定されて
いる。このようなリード開口角θの設定は、例えばアウ
ターリード部3bをガルウイング状に戊形するための金
型戊形工程やローラ或形工程の際に行う。但し、リード
開口角θは、10度〜15度に限定されるものではなく
、8度〜23度の範囲で種々変更可能である。
すなわち、本実施例1の電子部品1aにおいては、リー
ド開口角θを従来よりも大きくした分、アウターリード
部3bが従来よりもパッケージ本体2側から離れるため
、リフロー半田付けの際にアウターリード部3bの表面
を加熱するりフロー熱がアウターリード部3bからパッ
ケージ本体2側に逃げ難い構造となっている。
ド開口角θを従来よりも大きくした分、アウターリード
部3bが従来よりもパッケージ本体2側から離れるため
、リフロー半田付けの際にアウターリード部3bの表面
を加熱するりフロー熱がアウターリード部3bからパッ
ケージ本体2側に逃げ難い構造となっている。
また、本実施例1の電子部品1aにおいては、リード開
口角θを従来よりも大きくした分、電子部品1aを実装
基板(図示せず〉にリフロー半田付けする際、実装基板
の実装面に対するアウターリード部3bの傾斜角度が従
来よりも小さくなるため、実装基板のランドに塗布され
た半田がランドからアウターリード部3b側へ吸い上が
り易い構造となっている。
口角θを従来よりも大きくした分、電子部品1aを実装
基板(図示せず〉にリフロー半田付けする際、実装基板
の実装面に対するアウターリード部3bの傾斜角度が従
来よりも小さくなるため、実装基板のランドに塗布され
た半田がランドからアウターリード部3b側へ吸い上が
り易い構造となっている。
しかも、本実施例1の電子部品1aにおいては、リード
開口角θを大きくし過ぎないことにより、その開き過ぎ
に起因する実装面積の増加やアウターリード部3bの変
形不良が抑制される構造となっている。
開口角θを大きくし過ぎないことにより、その開き過ぎ
に起因する実装面積の増加やアウターリード部3bの変
形不良が抑制される構造となっている。
このように本実施例lによれば、以下の効果を得ること
が可能となる。
が可能となる。
(l).各リード3のリード開口角θを、例えば10度
〜l5度としたことにより、アウターリード部3bが従
来よりもパッケージ本体2側から離れるため、リフロー
半田付けの際にアウターリード部3bの表面を加熱する
りフロー熱がアウターリード部3bからパッケージ本体
2側へ逃げずにアウターリード部3bの表面を充分に加
熱する。この結果、リフロー半田付けの際に実装基板の
ランドからアウターリード部3b側への半田の吸い上が
りが良好になる。
〜l5度としたことにより、アウターリード部3bが従
来よりもパッケージ本体2側から離れるため、リフロー
半田付けの際にアウターリード部3bの表面を加熱する
りフロー熱がアウターリード部3bからパッケージ本体
2側へ逃げずにアウターリード部3bの表面を充分に加
熱する。この結果、リフロー半田付けの際に実装基板の
ランドからアウターリード部3b側への半田の吸い上が
りが良好になる。
(2).各リード3のリード開口角θを、例えば10度
〜l5度としたことにより、電子部品1aを実装基板に
リフロー半田付けする際、実装基板の実装面に対するア
ウターリード部3bの傾斜角度が従来よりも小さくなる
ため、実装基板のランドからアウターリード部3b側へ
の半田の吸い上がりが良好となる。
〜l5度としたことにより、電子部品1aを実装基板に
リフロー半田付けする際、実装基板の実装面に対するア
ウターリード部3bの傾斜角度が従来よりも小さくなる
ため、実装基板のランドからアウターリード部3b側へ
の半田の吸い上がりが良好となる。
(3).上記(1)、(2)により、リフロー半田付け
の際に、ランドに塗布された半田がアウターリード部3
bの突出部分近傍まで吸い上がるようになり、電子部品
1aのリフロー・ソルダビリティを大幅に向上させるこ
とが可能となる。
の際に、ランドに塗布された半田がアウターリード部3
bの突出部分近傍まで吸い上がるようになり、電子部品
1aのリフロー・ソルダビリティを大幅に向上させるこ
とが可能となる。
(4).上記(1),(2)に加えて、各リード3のリ
ード開口角θを大きくし過ぎないことにより、アウター
リード部3bの開き過ぎに起因する実装面積の増加が抑
制されるため、実装密度を大幅に低下させることなく、
電子部品1aのリフロー・ソルダビリティを向上させる
ことが可能となる。
ード開口角θを大きくし過ぎないことにより、アウター
リード部3bの開き過ぎに起因する実装面積の増加が抑
制されるため、実装密度を大幅に低下させることなく、
電子部品1aのリフロー・ソルダビリティを向上させる
ことが可能となる。
(5).上記(l),(2)に加えて、各リード3のリ
ード開口角θを大きくし過ぎないことにより、アウター
リード部3bの先端と実装基板のランドとの位置合わせ
のために位置決め部材をアウターリード部3bに当接さ
せた際のアウターリード部3bの変形不良が抑制される
ため、アウターリード部3bの変形不良に起因するアウ
ターリード部3bとランドとの位置合わせ不具合を生じ
ることなく、電子部品1aのリフロー・ソルダビリティ
を向上させることが可能となる。
ード開口角θを大きくし過ぎないことにより、アウター
リード部3bの先端と実装基板のランドとの位置合わせ
のために位置決め部材をアウターリード部3bに当接さ
せた際のアウターリード部3bの変形不良が抑制される
ため、アウターリード部3bの変形不良に起因するアウ
ターリード部3bとランドとの位置合わせ不具合を生じ
ることなく、電子部品1aのリフロー・ソルダビリティ
を向上させることが可能となる。
(6).上記(1)〜(3), (5)により、アウタ
ーリード部3bとランドとの接合性を検査するための外
観検査を簡略化することが可能となる。
ーリード部3bとランドとの接合性を検査するための外
観検査を簡略化することが可能となる。
(7).上記(1)〜(3). (5)により、電子部
品1aを実装した製品の信頼性を向上させることが可能
となる。
品1aを実装した製品の信頼性を向上させることが可能
となる。
(8).上記(1)〜(3), (5). (7)によ
り、電子部品1aを実装した製品の生産性を向上させる
ことが可能となる。
り、電子部品1aを実装した製品の生産性を向上させる
ことが可能となる。
〔実施例2〕
第4図は本発明の他の実施例である電子部品の要部拡大
断面図である。
断面図である。
第4図に示す本実施例2の電子部品1bは、S○J (
Small Outline with J−1ead
)パッケージ形のLSIである。
Small Outline with J−1ead
)パッケージ形のLSIである。
パッケージ本体2に封止された半導体チツブ4bには、
例えばD R A M(Dynam’ic RAli!
)等のメモリが形或されている。
例えばD R A M(Dynam’ic RAli!
)等のメモリが形或されている。
パッケージ本体2の側面から突出するりード3のアウタ
ーリード部3bは、J宇形に成形されており、リード3
のリード開口角θは、前記実施例1のリード開口角θと
同じく、例えば10度〜15度に設定されている。
ーリード部3bは、J宇形に成形されており、リード3
のリード開口角θは、前記実施例1のリード開口角θと
同じく、例えば10度〜15度に設定されている。
したがって、本実施例2によれば、前記実施例1の場合
と同様の理由により、電子部品1bのりフロー・ソルダ
ビリティが大幅に向上するため、特にSOJパッケージ
において困難であったアウターリード部3bとランドと
の接合性を検査するための外観検査を従来よりも簡略化
することが可能となる。
と同様の理由により、電子部品1bのりフロー・ソルダ
ビリティが大幅に向上するため、特にSOJパッケージ
において困難であったアウターリード部3bとランドと
の接合性を検査するための外観検査を従来よりも簡略化
することが可能となる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例1,2に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例1,2に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。
例えば前記実施例1においては、本発明を三リードSO
P形のダイオードに適用した場合について説明したが、
これに限定されるものではなく種々変更可能であり、例
えばニリードSOP形のダイオードや六リードSOP形
のダイオードにも適用可能である。さらに、ダイオード
に限定されるものではなく、例えばSOP形のトランジ
スタにも適用可能である。
P形のダイオードに適用した場合について説明したが、
これに限定されるものではなく種々変更可能であり、例
えばニリードSOP形のダイオードや六リードSOP形
のダイオードにも適用可能である。さらに、ダイオード
に限定されるものではなく、例えばSOP形のトランジ
スタにも適用可能である。
また、前記実施例2においては、半導体チップにメモリ
が形戒された場合について説明したが、これに限定され
るものではなく、例えば論理回路でも良い。
が形戒された場合について説明したが、これに限定され
るものではなく、例えば論理回路でも良い。
また、前記実施例2においては、本発明をS○Jパッケ
ージ形の電子部品に適用した場合について説明したが、
これに限定されるものではなく種々変更可能であり、例
えば第5図に示すようなQF P (Quad Fla
t Package)形の電子部品にも適用可能である
。
ージ形の電子部品に適用した場合について説明したが、
これに限定されるものではなく種々変更可能であり、例
えば第5図に示すようなQF P (Quad Fla
t Package)形の電子部品にも適用可能である
。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体電子部品に適
用した場合について説明したが、これに限定されず種々
適用可能であり、半導体を用いない他の電子部品にも適
用することが可能である。
をその背景となった利用分野である半導体電子部品に適
用した場合について説明したが、これに限定されず種々
適用可能であり、半導体を用いない他の電子部品にも適
用することが可能である。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
すなわち、リード開口角を8度〜23度、好ましくは1
0度〜15度とした本発明によれば、例えばリードを実
装基板のランドにリフロー半田付けする際に、リードの
表面を加熱するりフロー熱がリードからパッケージ本体
側に逃げずにリードの表面を充分に加熱するため、ラン
ドからリードへの半田の吸い上がりが良好となる。
0度〜15度とした本発明によれば、例えばリードを実
装基板のランドにリフロー半田付けする際に、リードの
表面を加熱するりフロー熱がリードからパッケージ本体
側に逃げずにリードの表面を充分に加熱するため、ラン
ドからリードへの半田の吸い上がりが良好となる。
また、電子部品を実装基板にリフロー半田付けする際に
、実装基板の実装面に対するリードの傾斜角度が従来よ
りも小さくなるため、ランドからリードへの半田の吸い
上がりが良好となる。
、実装基板の実装面に対するリードの傾斜角度が従来よ
りも小さくなるため、ランドからリードへの半田の吸い
上がりが良好となる。
これらの結果、表面実装形の電子部品のりフロー・ソル
ダビリティを大幅に向上させることが可能となる。
ダビリティを大幅に向上させることが可能となる。
しかも、リード開口角を8度〜23度、好ましくは10
度〜15度としたことにより、リードの開き過ぎに起因
する実装面積の増加が抑制されるため、実装密度を大幅
に低下させることなく、表面実装形の電子部品のりフロ
ー・ソルダビリテイを向上させることが可能となる。
度〜15度としたことにより、リードの開き過ぎに起因
する実装面積の増加が抑制されるため、実装密度を大幅
に低下させることなく、表面実装形の電子部品のりフロ
ー・ソルダビリテイを向上させることが可能となる。
その上、リード開口角を8度〜23度、好ましくは10
度〜15度としたことにより、リードの開き過ぎに起因
するリードの変形不良が抑制されるため、リードの変形
不良によるリードとランドとの位置合わせ不具合を生じ
ることなく、表面実装形の電子部品のりフロー・ソルダ
ビイリテイを向上させることが可能となる。
度〜15度としたことにより、リードの開き過ぎに起因
するリードの変形不良が抑制されるため、リードの変形
不良によるリードとランドとの位置合わせ不具合を生じ
ることなく、表面実装形の電子部品のりフロー・ソルダ
ビイリテイを向上させることが可能となる。
第l図は本発明の一実施例である電子部品の要部拡大断
面図、 第2図はこの電子部品の拡大斜視図、 第3図はこの電子部品の拡大平面図、 第4図は本発明の他の実施例である電子部品の要部拡大
断面図、 第5図は本発明の他の実施例である電子部品の拡大斜視
図 第6図および第7図は従来のSOP形のダイオードのリ
ードの状態を示す部分側面図である。 la,lb,lc・・・電子部品、2・・・パッケージ
本体、3・・・リード、3a・・・インナーリード部、
3b・・・アウターリード部、4a,4b・・・半導体
チップ(電子素子)、5・・・引き出し電極、6・・・
ボンディングワイヤ、θ・・・リード開口角、S・・・
突出面、20・・・パッケージ本体、21・・・リード
、22・・・実装基板。
面図、 第2図はこの電子部品の拡大斜視図、 第3図はこの電子部品の拡大平面図、 第4図は本発明の他の実施例である電子部品の要部拡大
断面図、 第5図は本発明の他の実施例である電子部品の拡大斜視
図 第6図および第7図は従来のSOP形のダイオードのリ
ードの状態を示す部分側面図である。 la,lb,lc・・・電子部品、2・・・パッケージ
本体、3・・・リード、3a・・・インナーリード部、
3b・・・アウターリード部、4a,4b・・・半導体
チップ(電子素子)、5・・・引き出し電極、6・・・
ボンディングワイヤ、θ・・・リード開口角、S・・・
突出面、20・・・パッケージ本体、21・・・リード
、22・・・実装基板。
Claims (1)
- 【特許請求の範囲】 1、電子素子の封止されたパッケージ本体と、前記パッ
ケージ本体から突出するリードとを有する表面実装形の
電子部品であって、前記リードが突出するパッケージ本
体の突出面と前記リードとの成す角度を8度〜23度と
したことを特徴とする電子部品。 2、前記角度を10度〜15度としたことを特徴とする
請求項1記載の電子部品。 3、前記パッケージ本体がレジンモールド形パッケージ
であることを特徴とする請求項1または2記載の電子部
品。 4、前記リードをガルウィング形リードまたはJ字形リ
ードとしたことを特徴とする請求項1または2記載の電
子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241063A JPH03104147A (ja) | 1989-09-18 | 1989-09-18 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241063A JPH03104147A (ja) | 1989-09-18 | 1989-09-18 | 電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03104147A true JPH03104147A (ja) | 1991-05-01 |
Family
ID=17068748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241063A Pending JPH03104147A (ja) | 1989-09-18 | 1989-09-18 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03104147A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59189662A (ja) * | 1983-04-13 | 1984-10-27 | Fujitsu Ltd | 樹脂封止型半導体装置 |
| JPH01133746A (ja) * | 1987-11-19 | 1989-05-25 | Seiko Epson Corp | インクジェットプリンタ |
-
1989
- 1989-09-18 JP JP1241063A patent/JPH03104147A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59189662A (ja) * | 1983-04-13 | 1984-10-27 | Fujitsu Ltd | 樹脂封止型半導体装置 |
| JPH01133746A (ja) * | 1987-11-19 | 1989-05-25 | Seiko Epson Corp | インクジェットプリンタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2891607B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100239406B1 (ko) | 표면 실장형 반도체 패키지 및 그 제조 방법 | |
| US7274088B2 (en) | Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof | |
| US5715593A (en) | Method of making plastic-packaged semiconductor integrated circuit | |
| JP2009124095A (ja) | 半導体パッケージ及びその実装方法 | |
| US5895234A (en) | Semiconductor device and method for producing the same | |
| CN101877339A (zh) | 导线架 | |
| US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
| JP2005311137A (ja) | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム | |
| JPH05175406A (ja) | 半導体集積回路装置 | |
| US20060231941A1 (en) | Pillar grid array package | |
| JPH02110960A (ja) | 半導体装置 | |
| JP2001210775A (ja) | リードフレーム、電子部品パッケージ、及びそれらの作製方法 | |
| KR200179419Y1 (ko) | 반도체패키지 | |
| JPS63311732A (ja) | 半導体素子の実装方法 | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| KR940016441A (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100206941B1 (ko) | 버틈 리드 패키지 및 그 제조방법 | |
| JP2003318348A (ja) | 樹脂封止型電子装置 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| JP2914577B2 (ja) | 表面実装電子デバイスの製造方法 | |
| JP2000277677A (ja) | リードフレーム、半導体パッケージ及びその製造方法 | |
| JPH07263468A (ja) | 半導体集積回路装置およびリードフレーム | |
| TW410411B (en) | Chip scale package and its manufacturing method | |
| JPH0382067A (ja) | 樹脂封止型半導体装置 |