JPH03104181A - 第３族・第５族化合物半導体構造のミラー・フアセツトのエツチング方法及びエツチング・マスクの形成方法 - Google Patents

第３族・第５族化合物半導体構造のミラー・フアセツトのエツチング方法及びエツチング・マスクの形成方法

Info

Publication number
JPH03104181A
JPH03104181A JP1211545A JP21154589A JPH03104181A JP H03104181 A JPH03104181 A JP H03104181A JP 1211545 A JP1211545 A JP 1211545A JP 21154589 A JP21154589 A JP 21154589A JP H03104181 A JPH03104181 A JP H03104181A
Authority
JP
Japan
Prior art keywords
etching
layer
photoresist layer
mask
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1211545A
Other languages
English (en)
Other versions
JP2711336B2 (ja
Inventor
Buchmann Peter
ペーテル・ブーフマン
Dietrich Hans-Peter
ハンス―ペーテル・デイードリツヒ
Feiger Peter
ペーテル・フエイガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH03104181A publication Critical patent/JPH03104181A/ja
Application granted granted Critical
Publication of JP2711336B2 publication Critical patent/JP2711336B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、ミラー・ファセットを画定するために多層マ
スクを使用する、イオン・ビーム・エッチング・プロセ
スを使って、レーザ・ダイオードまたは導波管等の周期
律表第■族と第■族の化合物半導体構造のミラー・ファ
セットをエッチングする方法に関するものである。本発
明はまた、イオン・ビーム・エッチング・システムに使
用する多層マスク構造にも関するものである。この方法
は特にレーザ構造ならびに付随する電子デバイス及び電
子光学デバイスを同じチップ上に形成させることのでき
るフル・ウェーハ処理技術に適している。
Ｂ．従来技術 半導体ダイオード・レーザは、小型であること、及びそ
の技術が関連電子回路技術と整合性があるため、広範囲
の情報処理システムに使用されている。
最近、オプトエレクトロニクス集積回路（ＯＥＩＣ）の
集積度が増大する傾向が強い。このため、ダイオード・
レーザの少なくとも１つのへき開ミラー・ファセットを
、エッチングしたミラーで置き換える必要がある。周期
律表第■族と第Ｖ族の化合物は特に注目されている。良
質のエッチングしたミラーを生産することができれば、
モニタ・フォトダイオード及び電子回路の集積が可能に
なるだけでなく、ミラー・コーティングや試験等の処理
ヲウェーハ・レベルで行なうことも可能になる。そのた
め、処理工程の減少という利点とあいまって、収率が向
上し製造及び検査コストが低下する。
これらの集積及び製造上の改善に加えて、エッチングし
たミラーは、キャビテイの極めて短いレーザ、グループ
結合キャビティ・レーザ、ビーム偏向器及び表面エミッ
タを実現することができる。
また、湾曲または傾斜したミラー・ファセットを有する
新型のレーザ及び導波管構造は、集積光回路の分野で注
目されているが、それらをエッチングを用いて製作する
ことができる。
集積レーザの製造上の重要な技術的問題は、粗而度が小
さい（１０μｍ程度）平滑な縦型ファセットを有し、粒
子の付着や表面の破損によって劣化しない高品質のミラ
ーを得ることである。良好なミラーが、ビームの質が良
好でしきい電流密度が低いレーザの前提条件となるので
、その製造のための簡単で再現性の高いエッチング方法
が求められている。
この目的は、少なくともへき開レーザと同様の品質を有
し、レーザの性能に重大な悪影響を与えないような品質
のレーザ・ミラーを形成する方法を開発することである
。後でミラー・ファセットとなる垂直壁面を有するグル
ープをもたらすエッチ・プロセスで、平滑なミラー・フ
ァセットを得るには、縁部の粗而度が小さいエッチ・マ
スクが不可欠である。これらのマスクはまた、エッチン
グ工程中に激しく劣化せず、エッチングしたミラー・フ
ァセット上に再付着する粒子を形成しないように、耐エ
ッチング性の高いものでなければならない。可能な限り
これらの必要条件を満たす単一及び多層のマスクが設計
されている。
ミラーのエッチングのために、化学エッチング、プラズ
マ●エッチング、イオン・エッチング等、多くの方法が
提案されている。これまでに提案された進歩した方法は
、反応性イオン・ビーム・エッチング（ＲＩＢＥ）法と
呼ばれ、半導体基板上に付着させた様々なＡＱ含有量の
ＡＱＧａＡｓ層のスタック中に形成したレーザ・ダイオ
ード構造に、反応性イオン・ビームを用いてグループを
異方性エッチングするものである。
このようなＲＩＢＥ法、及びそれによって得られるレー
ザ・ダイオード構造は、多くの論文に記載されているが
、下記にその代表例を示す。
Ｋ．アサカワ等の論文「新しい反応性イオン・ビーム・
エッチング・システムを使用したＧａＡｓ及びＡＱＧａ
Ａｓ異方性微細パターン・エッチング（ＧａＡｓ　ａｎ
ｄ　Ａ　ＱＧａＡｓ　ＡｎｉｓｏｔｒｏｐｉｃＦｉｎｅ
　Ｐａｔｔｅｒｎ　Ｅｔｃｈｉｎｇ　Ｕｓｉｎｇ　ａ　
ｎｅｗ　ＲｅａｃｔｉｖｅＩｏｎ　Ｂｅａｍ　Ｅｔｃｈ
ｉｎｇ　Ｓｙｓｔｅｍ）　Ｊ　Ｘジャーナル０オブ・バ
キューム・サイエンス・テクノロジー（Ｊ．Ｖａｃ．Ｓ
ｃｉ．　Ｔｅｃｈｎｏｌ．　）　、Ｂ　３　（　１　９
　８　５年１月／２月）、ｐｍ）．４０２〜４０５。
この筆者らは、Ｃｆｌ２ＲＩＢＥシステムを用いて、ア
スペクト比の高いＧａＡｓの深い異方性微細パターンの
エッチングに成功している。超高真空室内で、従来のよ
うな低温で焼付けしたソフト・ベータ・マスクではなく
、高温で（２５０℃）焼付けした鋭く切れ込んだプロフ
ァイルをもつフォトレジスト・マスクを使用して、Ｇａ
Ａｓ及びＡＱＧａＡｓの深い異方性エッチング及び等速
エッチングを行なった。この論文に記載されたマスクは
、上面と下面にそれぞれ９０℃及び２５０℃で焼付けた
フォトレジスト層（ＰＲ）を有し、その間にチタン（Ｔ
ｉ）中間層が挟まれた多層構造のものである。
Ｍ．マノック（Ｍａｎｎｏｋ　）等の論文「乾式エッチ
ングを行なったミラーを有するしきい電圧の低いＭＢＥ
　　ＧａＡｓ／ＡＱＧａＡｓ量子ウェル・レーザ（Ｌｏ
ｖ−Ｔｈｒｅｓｈｏｌｄ　ＭＢＥ　ＧａＡｓ／／ＱＧａ
Ａｓ　ＱｕａｎｔｕｍｌＪｅｌｌ　Ｌａｓｅｒｓ　ｗｉ
ｔｈ　ｄｒｙ−Ｅｔｃｈｅｄ　Ｍｉｒｒｏｒｓ）　Ｊ　
ｓエレクトロニツク・レターズ（Ｅｌｅｃｔｒｏｎｉｃ
Ｌｅｔｔｅｒｓ）、Ｖｏｌ．２１、Ｎｏ．　　１１　（
１９８５年８月）、ｐｐ．７６９〜７７０。
この論文には、エッチングしたミラーを有するＧ　ａ　
Ａ　ｓ　／　Ａ　Ｑ　Ｇ　ａ　Ａ　ｓ量子ウェル（ＱＷ
）レーザの製造方法が記載されている。上記のアサカワ
の論文で開示されているＰＲ・チタン・ＰＲの多層マス
クを使用するＲＩＢＥ法がＮ　ＧａＡｓ／ＡＱＧａＡｓ
レーザの製造に用いられている。３０ｍＡのしきい電流
と、４１％の外部量子ウェル効率が得られている。
Ｔ．ユアサ等の論文「乾式エッチングによるキャピティ
の短いＧａＡｓ／ＡＱＧａＡｓ多量子ウェル（ＭＱＷ）
レーザ（Ｓｈｏｒｔ　Ｃａｖｉｔｙ　ＧａＡｓ／ＡｕＧ
ａＡｓ　Ｍｕｌｔｉｑｕａｎｔｕｍ　Ｗｅｌｌ（ＭＱＷ
）Ｌａｓｅｒｓ　ｂｙＤｒｙ−Ｅｔｃｈｉｎｇ）　、ア
ブライド・フィジカル・レターズ（Ａｐｐｌ．　Ｐｈｙ
ｓ．　Ｌｅｔｔ．）　、Ｖｏ　ｌ．　４９１Ｎｏ．１８
　（１９８８年１０月）、ｐｐ．１００７〜１００９。
この論文の筆者らは、ＣＱ２を用いたＲＩＢＥ法でＧ　
ａ　Ａ　ｓ　／　Ａ　Ｑ　Ｇ　ａ　Ａ　ｓレーザのエッ
チングしたミラー・ファセットを製作することについて
記載している。使用した多層マスクは、８０℃で焼付け
した上部のフォトレジスト、Ｔｉの中間層、及び高温で
焼付けした下部のフォトレジスト層から構成されている
。製造したレーザ構造は、キャビティ構造の長さが２０
μｍの場合、約３８ｍＡという小さいしきい電流で動作
すると報告されている。
さらに最近になって、エッチングしたミラー・ファセッ
トを有するレーザ横造の製作に、化学アシスト・イオン
・ビーム・エッチング（ＣＡＩＢＥ）と称する別の技術
が用いられている。この技術では、イオン・ビーム、た
とえばＡｒ＋イオンをエッチングすべき構造の表面に当
てる。反応性気体、たとえばＣＱ。を表面に流すと、エ
ッチングの速度が１００ないし２００倍に増大する。Ｒ
ＩＢＥ法と比較して、イオン電流密度を大幅に減少させ
ても、同じエッチング速度が得られる。その結果、損傷
が少なくなり、したがってファセットの表面がより平滑
になる。現在、ＣＡＩＢＥ技術は、任意のＡＱ濃度のＧ
ａＡｓ／ＡｆｌＧａＡｓレーザ構造中にエッチングした
縦型のミラー・ファセットを製作する既知の方法の最良
のものと考えられている。加エチェンバ中の水蒸気圧を
非常に低くすると、ＡＱ濃度が６５％までのＡＱＧａＡ
ｓの非選択的エッチングが可能である。
ＣＡＩＢＥプロセスに関する全般的でより詳細な説明は
、Ｌ．Ｄ．ボリンガ（　Ｂｏ　ｌ　Ｉ　ｉｎｇｅｒ　）
の論文「反応性ガスによるイオン・ビーム・エッチング
（Ｉｏｎ　Ｂｅａｍ　Ｅｔｃｈｉｎｇ　ｗｉｔｈ　Ｒｅ
ａｃｔｉｖｅ　Ｇａｓｅｓ）　Ｊ　Ｎソリッド・ステー
ト・テクノロジー（ＳｏｌｉｄＳｔａｔｅ　Ｔｅｃｈｎ
ｏｌｏｇｙ）　、１　９　８　３年１月に記載されてい
る。
この種のプロセスの１つ、及びそのエッチングしたレー
ザ構造製造への適用については、Ｐ．ティハニ（Ｐ．　
Ｔｉｈａｎｙｉ）等の論文「化学アシスト・イオン・ビ
ーム・エッチングしたミラーを有する高出力ＡＱＧａＡ
ｓ／ＧａＡｓ単一量子ウェル・レーザ（Ｉｌｉｇｈ−Ｐ
ｏｗｅｒ　ＡＱＧａＡｓ／ＧａＡｓ　Ｓｉｎｇｌｅ　Ｑ
ｕａｎｔｕｍＷｅｌｌ　Ｌａｓｅｒｓ　ｗｉｔｈ　Ｃｈ
ｅｍｉｃａｌｌｙ　Ａｓｓｉｓｔｅｄ　ＩｏｎＢｅａｍ
　Ｅｔｃｈｅｄ　Ｍｉｒｒｏｒｓ）　Ｊ　、アプライド
・フィジカル・レターズ（Ａｐｐｌ．　Ｐｈｙｓ．　Ｌ
ｅｔｔ．　）　、Ｖ　ｏ　ｌ　．５０、Ｎｏ．２３　（
１９８７年６月）、ｐｐ．１６４０〜１６４１に記載さ
れている。
これは，ＣＡＩＢＥ法を用いて勾配インデックス分離閉
じ込めヘテロ構造（ＧＲＩＮＳＣＨ）　レ−ザ中にレー
ザ・ミラーを形成することに関する報告である。この方
法では、パターンを付けた単一のクロム（Ｃｒ）層を、
ミラー・グループのエッチング用マスクとして使用する
。この論文の記述によれば、得られたレーザは、一方の
ミラーがエッチングされ、他方のミラーはへき閲したも
ので、両方のミラーがへき閲している対応するレーザよ
りもしきい電流が約３０％大きい。外部量子効率も、へ
き関したデバイスの効率４０％に対して２７％であった
。
周知のへき開技術を用いた場合と同様なミラーの全体的
品質及びレーザ装置の性能を得るために、かなりの進歩
があったが、引用した上記の文献に開示されているよう
な、これまでに提案されたミラーのエッチング技術は、
まだ完全にこの目標に到達しているとはいえない。使用
する方法に応じて、しきい電流密度、外部量子効率、遠
フィールド・ビームの質、ミラーの反射率等、レーザの
基本的パラメータの■つまたはいくつかについて良好な
値が得られているが、すべての必要条件を十分に満たす
ようなミラーのエッチング法はまだない。
Ｃ．発明が解決しようとする問題点 従来の方法の問題及び欠点のいくつかを下記に要約する
。
・金属（Ｔｉ）中間層を有する多層マスク構造を使用す
ると、金属の微細結晶性のため、マスク縁部のパターン
がある程度粗くなり、したがって得られるミラー・ファ
セットは、希望するほど平滑にならない。
・実際上、ミラーのエッチング工程前に、隣接するマス
クやレーザ層に損傷を与えずに、上記の金属中間層を完
全に除去することは、きわめて困難である。しかし、金
属層またはその一部を除去しないと、エッチング中に金
属が侵食され、金属粒子がファセット表面に再付着して
表面がさらに粗くなる。このことは、中間層が小さいオ
ーバハングを有し、すなわち中間層がレジスト・ステン
シル上り数ｎｍ幅が広ク、シたがってファセットのエッ
チング工程中に非常に侵食を受けやすいため、特に重要
である。換言すれば、実際のマスキング縁部が処理中に
後退して、ファセットの粗面度が増大する。
・単一層マスクとしてパターン付けした金属（Ｃ　ｒｓ
　Ｎ　ｉ）皮膜を使用しても、マスクの金属の微細結晶
性とファセットへの粒子の再付着により、表面が粗くな
る。さらに、所定の処理条件のもとでは、ＣｒまたはＮ
ｉのマスク・パターンの形成が困難で、それ自体ファセ
ットの粗面度を増大させることがある。
本発明の主目的は、従来の高品質のへき開技術を使用し
て得たミラーと同じ、または少なくとも類似の品質の半
導体ダイオード・レーザ・ミラーをエッチングする方法
を提供することにある。
本発明の他の主目的は、粗面度のきわめて小さいファセ
ットを製造するのに使用できるような精度と品質の、イ
オン・ビーム・エッチング・プロセス用の多層エッチン
グ・マスクを提供することにある。
本発明の他の目的は、きわめて平滑なパターン縁部を有
し、エッチング工程で使用する反応性ガスまたはプラズ
マに対する耐性が高く、製造処理条件下で容易に除去で
きる、多層エッチング・マスクを提供することにある。
Ｄ．問題点を解決するための手段 本発明はこれらの目的を達成し、既知のレーザ・ミラー
のエッチング技術の欠点及び欠陥を矯正することを目的
とする。本発明の方法によれば、イオン・ビーム・エッ
チング工程中に、２つのフォトレジスト層に挟まれた非
晶質の誘電材料の中間層を有する多層エッチ・マスク構
造を使用し、エッチング工程前にこの中間層を除去して
、精密で耐エッチング性の高いハード・ベークした下部
フォトレジスト層を、エッチング工程用の唯一のマスク
層にすることにより、従来の問題を解決する。
本発明によって得られる利点は、主として、使用したマ
スクがほぼ垂直できわめて平滑な縁部の断面を有するこ
と、マスクがエッチング工程中に使用する反応性ガスに
耐え、したがってエッチング工程全般にわたってマスク
の侵食が防止され、平滑な断面が維持されること、及び
マスクの形成がレーザの製造工程と整合性をもつことで
ある。
本発明による多層マスクを使用するミラーのエッチング
法により、第■族と第■族の化合物、特に任意のＡＱ濃
度のＡＱＧａＡｓ構造のデバイスにおいて、粗さのきわ
めて低いミラー・ファセットを製造する簡単で再現性の
ある方法が得られる。
Ｅ．実施例 本発明を詳細に説明する前に、第ＩＡ図ないし第１Ｃ図
を参照して、本発明の方法が適用できる分野について概
略を述べる。選択した例では、レーザ・デバイスは、半
導体基板゜上に付着させたりッジ付き単一量子ウェル（
ＳＱＷ）構造である。
第ＩＡ図は、レーザ構造１０の主要構成要素の概略図で
ある。この図は、ほぼ完成しているが、ミラー・ファセ
ットのエッチングをまだ行なっていないレーザ構造を示
したものである。ＧａＡｓ基板１１には、下部ＡＱＧａ
Ａｓクラッド層１２、量子ウェルを形成する活性ＧａＡ
ｓ層１３、及び上部ＡＱＧａＡｓクラッド層１４が順次
付着されている。上部Ａ　Ｑ　Ｇ　ａ　Ａ　ｓ　層１　
４はエッチングによりリッジ１５を形成させてある。活
性リッジ構造に隣接するエッチングした領域は、窒化シ
リコン（Ｓｉ３Ｎ４）等の絶縁層１６で被覆されている
。
これは、ミラー・ファセットのエッチング・プロセスに
使用するエッチ液に対して耐性がある。多層レーザ構造
の上面に付着させたメタライゼーシａ冫層１７も概略的
に示してある。
第ＩＢ図は、絶縁層１６にエッチングしたウィンドウに
よって、ミラー・ファセットをもたらすグループが（絶
縁層１６によって被覆されていない）リッジ領域を越え
て横方向に延びる領域１８が露出する様子を示す。
最後に、第ＩＣ図は、グループのエッチングを完了した
後のレーザ構造を示す。エッチングしたグループ１９の
垂直壁がミラー・ファセッ｝２０となる。グループの幅
は、必要に応じて決めることができるが、通常は６ない
し８μｍ１深さは、図示した種類のレーザでは約３ない
し４μｍである。
半導体構造中にグループを形成し、このグループの壁を
必要な高品質のミラー・ファセットとするために適用す
るエッチング法に必要なことは、・グループのエッチン
グ工程中に、パターンを保持する精密なマスク、及び ・垂直な、粗而度の小さいグループ付きのエッジを形成
するエッチング工程である。
本発明の方法では、ハード・ベークしたフォトレジスト
の下部層、非晶質の誘電体中間層（たとえばＳｉＯ）、
及びソフト・ベータしたフォトレジスト上部層からなる
３層マスク構造を使用する。
上の２層は、下部層を精密にパターン付けするために用
いられる。すなわち、まず、リソグラフィによって得ら
れた上部フォトレジスト層のパターンを（たとえばＣ　
Ｆ　４反応性イオン・エッチング（ＲＩＥ）ステップを
使用して）中間層に転写し、次に、（たとえば０２−Ｒ
Ｉ　Ｅを使用して）下部フォトレジスト層に転写する。
この後者のステップと同時に、パターン付けした上部フ
ォトレジスト層も除去される。
ハード・ベークしたフォトレジスト層のパターンの正確
さは、中間層のパターンの精度と平滑さによって決まる
ので、微細結晶質であるために縁部が幾分粗くなる金属
（たとえばＴｉ）ではなく、ＳｉＯ等の非晶質の誘電材
料を使用する。
次に、グループのエッチングをまだ行なわないうちに、
パターン付けした中間層を除去する。こノ場合にもＣＦ
．−ＲＩＥプロセスを使用することができる。これによ
り、後のグループのエッチング工程中の侵食が避けられ
る。侵食があると粒子が形成し、グループの壁面に再付
着することになる。この除去によって、エッチング工程
中の実際のマスキング縁部が後退する問題も避けられる
。
中間層はＳｉＯ等の誘電体で形成されるため、金属の中
間層を使用した場合には問題が生じるのとは対照的に、
簡単な工程で完全な除去を行なうことができる。
この段階ではパターン付けした下部フォトレジスト層の
みが残り、グループのエッチング・マスクとして作用す
る。ハード・ベークしたフォトレジストは、使用するエ
ッチング・ガス（ＣＱ２）に対して高い耐エッチング性
がある。すなわち、ＡＱＧａＡｓとマスク・フォトレジ
ストとのエッチング速度比が高い。したがって、深いエ
ッチング工程中のマスクの劣化が大した問題にならない
。
次のグループ・エッチングには、ＣＱ．２を使用したＣ
ＡＩＢＥプロセスを適用する。この方向性エッチング法
により、垂直なグループの壁面が形成される。この方法
では、Ａ　Ｑ　Ｇ　ａ　Ａ　ｓのエッチング速度が、実
質的にＡＱ含有量（６５％まで）と無関係になるため、
エッチングされた壁面の粗面度がきわめて小さくなる。
第２八図ないし第２Ｇ図に、エッチングしたミラー・フ
ァセットを形成するのに適用する本発明のステップを詳
細に示す。連続するステップを図面との対応関係と共に
第工表に示す。
第工表 ステップ 旦豆　　　　　　ステップの説明 出発点（１）ハード・ベークした下部 フォトレジスト層（ＰＲｂ．．）、 （２）中間誘電体層（Ｓｉｎ）、 及び（３）ソフト・ベークした 上部作像フォトレジスト層 （　Ｐ　Ｒ．，．）からなる３層マス クで被覆された多層ＧａＡｓ／ 嵯Ｕ亘 ２Ａ １ ２ ３ ４ ５ ６ Ａ立ＧａＡｓレーザ構造（ミ ラー●ファセットのエッチング 前） 作像レジスト層ＰＲｔ．ｐのパター ン付け ＣＦ４−ＲＩＥによる作像レジ ストから中間層へのパターン の転写 ０２−ＲＩＥによる中間層から 下部のハード・ベークしたレジ ストへのパターンの転写と同時 に、上部レジスト層ＰＲ．。の 除去 ＣＦ４−ＲＩＥによるＳｉＯ中間 層の除去と同時に、リッジに隣 接するレーザ構造を被覆する絶 縁体のパターン付け（第１Ｂ図） ＣＡＩＢＥによるミラー・ファ セットのエッチング 酸素プラズマ中でのアッシング ２Ｂ ２Ｃ ２Ｄ ２Ｅ ２Ｆ ２Ｇ によるマスク（下部レジスト層 ＰＲｂ．，ｔ）の除去 第２Ａ図に示すように、この工程はミラー・ファセット
のエッチングの準備ができた多層ＧａＡｓ／　Ａ　ｆＬ
　Ｇ　ａ　Ａ　ｓレーザ構造（第ＩＡ図の１０）を出発
点として開始する。この構造は、下記のものからなる３
層のマスクで被覆されている。
（１）３０００ｒｐｍで３０秒スピン・コーティングし
た後、空気中で２００℃で３０分間ハード・ベークして
得られた、厚み１．２μｍのＡＺ型フォトレジスト（こ
の例ではＡＺ４１１０を選んだ）の下部層、 （２）間接ビーム加熱により毎秒１ｎｍの速度で蒸着さ
せた、厚み１００ｎｍの非晶質ＳｉＯ誘電体層、 （３）６０００ｒｐｍで３０秒スピン・コーティングし
た後、空気中で９０℃で２０分間プリベークして得られ
た、厚み０．９μｍのＡＺ型フォトレジスト（ＡＺ４１
１０）の上部作像層。
工程の第１のステップで、上部作像レジスト層ＰＲｔｏ
ｐにパターン付けをして、エッチングされるミラー・グ
ループを画定する。必要とする精密なパターンは、露光
、現像、すすぎ、乾燥、ポスト・ベーキングからなる従
来のリソグラフィを用いて得られる。これらの工程は、
第２Ｂ図に示された構造をもたらす。
次に、この構造をＲＩＥ装置に装入し、そこで次の３ス
テップを行なう。
ステップ２（第２Ｃ図）で、中間ＳｉＯ層の露出した部
分を、ＣＦ４プラズマ中で圧力１０μバー／Ｉ／　（　
＝　Ｉ　Ｐ　ａ　）　、電力密度０．１５Ｗ／ｃｍ２で
ＥＰＤ＋２分間、毎分約２０ｎｍのエッチ速度で反応性
イオン・エッチング（ＲＩＥ）を行なう。
ＲＩＥシステムのプラズマをＣＦ４から０２に変えた後
、ハード・ベークした下部レジスト層ＰＲゎ。，の露出
した部分をステップ３でエッチングする（第２Ｄ図）。
この層は、圧力１０μバール（＝ＩＰａ）、電力密度０
．１５Ｗ／ｃｍ２で、ＥＰＤ＋１０分間、毎分約７０ｎ
ｍのエッチ速度でエッチングする。パターン付けした上
部レジスト層ＰＲ．。２も同時に除去される。
次にＲＩＥシステムを再びＣＦ４に切り換える。
次のステップ４で、パターン付けしたＳｉＯ中間層の残
りの部分を毎分約２５ｎｍのエッチ速度（ｌＯμバール
（＝ＩＰａ）　、０．１５Ｗ／ｃｍ２、ＥＰＤ＋５分）
で除去する。得られたマスク構造を第２Ｅ図に示す。同
じ方法で、リッジに隣接するレーザ構造を被覆する露出
した下層の絶縁体を除去して、レーザ・リッジを越えて
延びるミラー・グループを画定するウィンドウを開口さ
せる。このステップは、第ＩＢ図にも絶縁層に１６の番
号を付けて示されている。
次に、レーザ構造を高真空ＣＡＩＢＥ装置に入れ、ミラ
ー・グループの実際のエッチングを行なう（ステップ５
）。真空（全圧：　１　０−７ｍｍＨｇ（＝１．３Ｘ１
０−５Ｐａ）未満、Ｈ２０　：　１　０−８ｍｍＨｇ　
（＝０．１３Ｘ１０−５Ｐａ））未満にした後、アルゴ
ン（Ａ　ｒ”）流（２Ｎｃｍ３）、イオン源（１００ｅ
Ｖ１　２５μｍ／ｃｍ２から５００ｅＶ，１５０ｔｌＡ
／ｃｍ２に増加）、及びＣＱ２流（１０Ｎｃｍ３）のス
イッチを入れる。エッチ速度毎分０．３μｍ１エッチン
グ時間約ｌ５分で、エッチングしたグループは所定の深
さ約４ないし５μｍに達し、レーザ構造の上部クラッド
層、活性層を貫通して、下部クラッド層中深くまで貫通
する（第２Ｆ図）。
最後に、ステップ６で、基板をアッシャに入れ、酸素プ
ラズマ中で（０．５ｍｍＨｇ　（＝８５Ｐａ）、５５０
Ｗ）、ハード・ベークしたマスクの残った部分を除去す
る。この後、アセトン及びインプロバノールを用いてす
すぎを行なう。完成したミラー・グループを第２Ｇ図に
示す。これは第ＩＣ図にも示されている。
以上、本発明を、特定のダイオード・レーザ、すなわち
ＡＱＧａＡｓ／ＧａＡｓリッジ構造の製造に適用した場
合について詳細に説明を行なった。
しかし、本発明は他のオプトエレクトロニクス構造及び
技術にも適用可能である。他の例としてはＧＲＩＮＳＣ
Ｈ構造がある。ＡＱＧａＡｓ以外の半導体材料の使用も
でき、他の様々な変更態様も可能である。たとえば、接
触印刷の代りに光学式縮小印刷または電子ビーム直接書
込みを使用して、マスクの、したがってミラー・ファセ
ットの品質をさらに高めることができる。また、中間層
の材料、この例では、ＳｉＯの代りに他の非晶質誘電体
を使用することができ、また一般に、実施例の説明のた
めに選定したプロセス・パラメータ、使用したエッチン
グ剤及びプラズマ、示した厚み及びその他のデバイス特
性を、本発明の原理から逸脱することなく変更すること
ができる。
本明細書に記載したマスク及び方法を用いて製作したエ
ッチングしたミラーを有するＧａＡｓ／ＡＱＧａＡｓ単
一量子ウェルＧ　Ｒ　Ｉ　Ｎ　Ｓ　Ｃ　Ｈ　レ−ザは、
同じウェーハ上に形成したへき開ミラーを有する対応す
るレーザにきわめて近い特性と性能を示す。
レーザ特性のうち最も重要な２つの特性を第３Ａ図及び
第３Ｂ図に示す。図で、実線はへき開レーザを示し、点
線は共鳴キャビティの両端にエッチングしたミラーを有
するレーザの挙動を示す。
第３Ａ図では、出力を駆動電流についてプロットしてあ
る。図から分かるように、エッチングしたミラーを有す
るレーザを示す点線は、比較的高い出力値に至るまで、
同じチップ上のへき開ミラー・デバイスの特性とほぼ同
一である。しきい電流が約８ｍＡと低いことも注目すべ
きである。
第３Ｂ図の遠視野ビーム・パターン図も、エッチングし
たミラーの品質が、へき開ミラー・デバイスの品質とほ
ぼ一致することを示す。ほとんどの適用分野では、点線
が目に見える唯一の偏差を示している両端のわずかなル
ープは実用上重要ではない。
他のデバイス及びプロセス特性をさらに測定した結果、
本発明の方法により、特性が「全体として」へき開ミラ
ーの特性と類似したミラーが得られ、このプロセスは、
次のような再現性のある結果を与えることが確認された
。すなわち、反射率の測定値Ｒ．＝０．２５ないし０．
２８％はへき開ミラーのＲｃ＝０．３２％に近く、８０
％以上の微分量子効率が実現され、約１０１ｔｍ程度の
粗面度が得られ、同じウェーハ上に形成した多数のレー
ザ・デバイスのしきい電流値はわずかな偏差しか示さな
いことが判明した。
Ｆ．発明の効果 マスクがほぼ垂直で極めて平滑な縁部断面を有すること
、エッチング工程全般にわたってマスクの侵食が防止さ
れ平滑な断面が維持されること、が本発明の格別な効果
である。
【図面の簡単な説明】
第ＩＡ図、第ＩＢ図、第ＩＣ図は、それぞれミラー・グ
ループのエッチング前の、完成したりツジ構造、絶縁層
の一部を除去した後のりッジ構造、エラー・グループを
エッチングしたりッジ構造を示す、リッジＳＱＷレーザ
・ダイオードの概略図である。 第２Ａ図ないし第２Ｇ図は、本発明のミラーのエッチン
グ法の各ステップを示す図である。 第３Ａ図及び第３Ｂ図はそれぞれエッチングしたミラー
及びへき開ミラーを有するレーザのデバイス・パラメー
タを比較した図である。 １０・・・・レーザ構造、１１・・・・ＧａＡｓ基板、
１２・・・・下部ＡＱＧａＡｓクラッド層、１３・・・
・活性ＧａＡｓ層、１４−−−−上部ＡＱ．ＧａＡｓク
ラッド層、１５・・・・リッジ、ｌ６・・・・絶縁層、
１７・・・・メタライゼーシｅ冫層、１９・・・・グノ
レーブ、２０・・・・ミラー・ファセット。

Claims (2)

    【特許請求の範囲】
  1. （１）多層マスクを使用したイオン・ビーム・エッチン
    グ・プロセスを適用して、第III族・第Ｖ族化合物半導
    体構造のミラー・ファセットをエッチングする方法であ
    って、 半導体構造（１０）を付着すべき基板（１１）を用意す
    るステップと、 上記基板の上面に、下部フォトレジスト層（ＰＲ＿ｂ＿
    ｏ＿ｔ）を付着して、２００℃を超える温度でハード・
    ベークするステップと、 上記下部フォトレジスト層の上に、非晶質誘電体材料の
    中間層（ＩＮＴ）を蒸着するステップと、上記中間層の
    上に、上部作像フォトレジスト層（ＰＲ＿ｔ＿ｏ＿ｐ）
    を付着して、１２０℃未満の温度でソフト・ベークする
    ステップと、 上記上部作像フォトレジスト層に、リソグラフィ技術に
    よりパターン付けをしてエッチングされるべきミラー位
    置を画定するステップと、 上記中間層の露出した領域を方向性ドライエッチングす
    ることによって、作像フォトレジスト層のパターンを中
    間層に転写するステップと、上記下部フォトレジスト層
    の露出した領域を方向性エッチングすることによって、
    上記中間層のパターンを下部フォトレジスト層に転写す
    るステップと、 中間層をドライ・エッチングによって除去するステップ
    と、 上記パターン転写された下部フォトレジスト層をマスク
    として、イオン・ビーム・エッチング・プロセスを適用
    して上記基板にグループをエッチングしてミラー・ファ
    セットを形成するステップと、 上記下部フォトレジスト層を除去するステップとを含む
    、第III族・第Ｖ族化合物半導体構造のミラー・ファセ
    ットのエッチング方法。
  2. （２）オプトエレクトロニクス半導体構造の製造用の多
    層エッチング・マスクを形成する方法であって、 エッチングすべき構造の表面上に下部フォトレジスト層
    （ＰＲ＿ｂ＿ｏ＿ｔ）を付着して、２００℃を超える温
    度でハード・ベークするステップと、上記下部フォトレ
    ジスト層の上に非晶質誘電体材料の中間層（ＩＮＴ）を
    蒸着するステップと、上記中間層の上に作像フォトレジ
    スト層（ＰＲ＿ｔ＿ｏ＿ｐ）を付着して、１２０℃未満
    の温度でソフト・ベークするステップと、 エッチングされるべきパターンを半導体構造中に画定す
    るため、上記作像フォトレジスト層にリソグラフィ技術
    によりパターン付けするステップと、 上記中間層の露出した領域を方向性ドライエッチングす
    ることによって、作像フォトレジスト層のパターンを中
    間層に転写するステップと、上記下部フォトレジスト層
    の露出した領域を方向性エッチングすることによって、
    上記中間層のパターンを下部フォトレジスト層に転写す
    るステップと、 中間層をドライ・エッチングによって除去するステップ
    とを含む、多層エッチング・マスクの形成方法。
JP1211545A 1988-09-12 1989-08-18 ＧａＡｓ／ＡｌＧａＡｓ半導体構造のミラーファセットをエッチングする方法 Expired - Fee Related JP2711336B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP88810613A EP0363547B1 (en) 1988-09-12 1988-09-12 Method for etching mirror facets of III-V semiconductor structures
CH88810613.5 1988-09-12

Publications (2)

Publication Number Publication Date
JPH03104181A true JPH03104181A (ja) 1991-05-01
JP2711336B2 JP2711336B2 (ja) 1998-02-10

Family

ID=8200602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1211545A Expired - Fee Related JP2711336B2 (ja) 1988-09-12 1989-08-18 ＧａＡｓ／ＡｌＧａＡｓ半導体構造のミラーファセットをエッチングする方法

Country Status (3)

Country Link
EP (1) EP0363547B1 (ja)
JP (1) JP2711336B2 (ja)
DE (1) DE3886751T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0544968B1 (en) * 1991-12-05 1995-09-27 International Business Machines Corporation Semiconductor laser diode deposited on a structured substrate surface
JPH05259584A (ja) * 1992-01-14 1993-10-08 Internatl Business Mach Corp <Ibm> 集積光デフレクタおよびその製造方法
DE69228422T2 (de) * 1992-11-24 1999-09-30 International Business Machines Corp., Armonk Optischer Isolator für Wellenleiter
WO1996007954A1 (en) * 1994-09-09 1996-03-14 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Microstructures and methods for manufacturing microstructures
JPH09205254A (ja) * 1996-01-26 1997-08-05 Mitsubishi Electric Corp 半導体装置の製造方法および半導体製造装置並びに半導体レーザの製造方法
US5940424A (en) * 1996-06-24 1999-08-17 International Business Machines Corporation Semiconductor lasers and method for making the same
CN103738914B (zh) * 2014-01-09 2016-01-20 上海华虹宏力半导体制造有限公司 Mems器件的制造方法
CN105226502B (zh) * 2014-06-30 2018-06-22 山东华光光电子股份有限公司 一种窄脊条型GaAs基GaInP量子阱结构半导体激光器的制备方法
US20190148911A1 (en) * 2017-11-15 2019-05-16 Macom Technology Solutions Holdings, Inc. Techniques for providing curved facet semiconductor lasers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5913329A (ja) * 1982-07-03 1984-01-24 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体デバイスの製造方法
JPS5967677A (ja) * 1982-07-01 1984-04-17 Semiconductor Res Found 光集積回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3510371A (en) * 1967-01-25 1970-05-05 Itt Method of making an ultraviolet sensitive template
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5967677A (ja) * 1982-07-01 1984-04-17 Semiconductor Res Found 光集積回路
JPS5913329A (ja) * 1982-07-03 1984-01-24 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体デバイスの製造方法

Also Published As

Publication number Publication date
EP0363547B1 (en) 1993-12-29
JP2711336B2 (ja) 1998-02-10
EP0363547A1 (en) 1990-04-18
DE3886751T2 (de) 1994-06-23
DE3886751D1 (de) 1994-02-10

Similar Documents

Publication Publication Date Title
Midolo et al. Soft-mask fabrication of gallium arsenide nanomembranes for integrated quantum photonics
US5103493A (en) Improved planar etched mirror facets
JPH06320580A (ja) モールドをパターニングする方法
EP1761949A2 (en) Method of forming a recessed structure employing a reverse tone process
JPH11274637A (ja) 横結合分布帰還リッジ型半導体レーザ及びその製造方法
CN108933382B (zh) 一种光栅、dbr激光器及光栅制备方法
US7323417B2 (en) Method of forming a recessed structure employing a reverse tone process
JPH03104181A (ja) 第３族・第５族化合物半導体構造のミラー・フアセツトのエツチング方法及びエツチング・マスクの形成方法
CN100391068C (zh) 半导体激光元件的制造方法
CN110412671B (zh) 一种用于激光器的三角形光栅的制备方法
Appelman et al. Self-aligned chemically assisted ion-beam-etched GaAs/(Al, Ga) As turning mirrors for photonic applications
Swanson et al. Electron-cyclotron resonance etching of mirrors for ridge-guided lasers
JP4093606B2 (ja) 半導体素子の製造方法
CN111370995B (zh) 表面光栅半导体激光器及其制作方法
JP4984264B2 (ja) 導波路の作製方法
US20030118948A1 (en) Method of etching semiconductor material to achieve structure suitable for optics
CN120447117A (zh) 单模激光器的纳米级侧向耦合光栅的制备方法
JPH063541A (ja) 導波路型グレーティング及びその作製法
Boche A novel technique for multiple-level dry etching (MULDE) featuring self-aligned etch masks
JP2000216489A (ja) 半導体レ―ザの製造方法
JPS62190841A (ja) 微細パタ−ン形成方法
JPH06152062A (ja) 半導体レーザの製造方法
Finlay Etching of gain-coupled gratings into a multi-quantum-well laser with selective wet etches
JPH03225303A (ja) 半導体光導波路の製造方法
Gozdz et al. Dry etching process for fabrication of optoelectronic gratings in III-V substrates

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees