JPH03104219A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に、コンタク
ト孔を介して形成され７電極の製造方法に関するもので
ある。

〔従来の技術〕

半導体装置の高集積化・微細化にともない、その中に形
成される電極や配線層には低抵抗化や高耐熱性化が要求
されている。これらにチタンシリサイドが使いられるよ
うになったが、このチタンシリサイドは金属シリサイド
中で最も低抵抗な材料であり、電極や配線層にこの材料
を用いてサリサイド（Ｓｅｌｆ　Ａｌｉｇｎｅｄ　Ｓｌ
ｌｉｏｉｄｅ）構造のトランシスタを形成させることに
より、高性能の半導体装置を得ることができるものであ
る。

第５１３　（＆）〜（ｇ）はこの種の従来のチタンシリ
サイド構造のトランジスタを有する半導体装置の製造工
程を示す断面図である。

以下、図ｉこ従って製造工程を説明する。

まず、シリコン単結晶等よりなる半導体基板（以下、基
板と称す）（１）、例えばＰ型の基板（１）上に熱酸化
による１５０Ａ程度の膜厚のゲート、絶縁膜（２）、Ｃ
ＶＤ法等による多結晶シリコン膜よりなる１５００〜５
０００λ程度の膜厚のゲート電極（３）を形成する。続
いて、これらゲート電極（３）、ゲート絶縁膜（２）の
側壁部にシリコン酸化膜よりなるサイドウオール（４）
を形威した後、基板（１）の主面部にリン．ヒ素等のＮ
型不純物を導入し、拡散深さが１０００〜３０００人、
不純物麟度が１０！Ｏａｔｏｍｓ／　ａｍ”以上であ＆
ソース・ドレインとなる拡ｉｌ　層（３１を形成する。

ここで、サイドウオール（４）は、ゲート電極《３）を
被覆するようにシリコン酸化膜を形成し、これに異方性
エッチングを施すことにより、形成された膜厚の差昏こ
よってゲート電極（３）部の側壁部に残存させることｉ
こより形威される（第５図（ａ））。

次に、スパッタリング法等によりゲート電極（３）を被
覆するように基板（１）上の全面にＴｉＮ膜（６）を５
００人程度の膜厚に形成するＣ第５図（ｈ））。

次に、基板（１》を窒素雰囲気中で、６００〜７００℃
程度の温度で熱処理する。なお、窒素雰囲気にかえて、
真空中やアルゴン雰囲気中で処理されても良い。これに
より、Ｔｉ膜（６）と接する基板（１）のシリコン面お
よびゲート電極（３）の多結晶シリコン面では反応によ
りモノシリサイド（ＴｉＳｉ）　　あるいはダイシリサ
イド（ＴＩＳＩ！）　１９（７ａ）が形成され、その上
部側にはＴｉ層（７ｈ｝、ＴｉＮ層（７Ｃ）が形成され
る。また、サイドウオール（４）のシリコン酸化膜と接
するＴｉ膜（６）は、未反応のＴｉ層（７ｂ）のままか
、あるいはＴｉＮ層（７０）が形成された状態となる（
第５図（６））。

次に、基板（１）をエッチング液、例えばＨ，Ｓｏ，　
，Ｈ！０２，　Ｈ，Ｏの混合液や柚，ＯＲ　，　｝１，
０，　，　Ｈ，０　の混合液で処理し、ＴｉＮ層（７Ｃ
）や未反応のＴｉ層（７ｂ）を除去する。これにより、
ゲート電極（３）および拡散層（５）部にシリサイド層
が形成される（第５図ｃｄ））。

次に、基板（１）を８００℃以上の温度で窒素雰囲気中
で熱処理する。この窒素雰囲気にかえて、真空中やアル
ゴン雰囲気中で行っても良い。これにより、拡散層（５
）の主面領域に、完全なダイシリサイドであるＴｉｌｔ
，層（７）が３００〜１０００人の深さに形成される（
第５図（ｅ））。

次に、ゲート電極（３１を被覆するように、基板（１）
上に層間絶縁膜（８）ヲ、ＣＶＤ法等ニヨり５０００　
〜１　００００人程度の膜厚に形成する。続いて、基板
（１）が８００〜１０００℃の温度で熱処理される。こ
の熱処理により、膜質の改善を図るとともに、ＰＳＧ膜
、ＢＰＳＧ膜をリフローし、良好な平坦性を得るもので
ある。

この後、拡散層（５）の領域上における層間絶縁膜（８
）に開口寸法が０．８〜１．２μｍ０のコンタクト孔（
９）が形成され、このコンタクト孔（９）を通して拡１
ｅ［　層（５）と同導電型のリン等の不純物を導入する
。さらに、基板（１）を８００〜１０００℃で熱処理し
、コンタクト孔（９）の直下部の基板（１〉に、拡散層
（５）より深い、１５００〜５０００人の拡散深さで、
不純物濃度が１０　”　ａｔｏｍｓ／ａｍ’　　程度と
なる拡散層αＯを形成する。この拡散層αｄは，コンタ
クト部での接合リーク電流を低減させたり，コンタクト
抵抗を低減させるものである（第５図（ｆ））。

次に、コンタクト孔（９）を埋めるように、アルミニウ
ム膜を５０００〜１００００　Ａ程度の膜厚に形成し、
これをパターン化して金属配線０を形成する。コンタク
ト孔（９）の底部では、この金属配線０とＴ　ｉ　Ｓ　
ｉ　２ｍ（７）とが電気的に接続された状態となる（第
５図（ｇ））。

このように、サリサイド構造のトランジスタを有する半
導体装置が形或される。

〔発明が解決しようとする課題〕 従来の半導体装置の製造方法は以上のようであり、コン
タクト孔（９）開口後、イオン注入して拡散瀾αＯを形
成するための熱処理工程で、コンタクト孔（９）部のＴ
ｉＳｉ！層（７）の表面が露出された状態となっている
。このチタンシリサイドのような活性な金属は表面が裸
であると酸化されやすく、第５図（ｆ）に示すように表
面でチタン（Ｔｉ）が凝集しｔ．：り、膜質が劣化した
りして斑点状模様Ｏが形成される。

また、酸化により、膜抵抗が増大するものとなった。こ
の現象は、通常の電気炉で熱処理した場合、基板（１）
を炉に挿入する際の巻き込み酸化程度でも観察されるた
め、活性な金属の表面を露出させたまま熱処理すること
は困難であった。

このように、従来の方法では電気的特性が劣化され、信
頼性の損なわれたものになってしまうという問題点があ
った。

本発明は上記のような問題点を解消するためになされた
もので、拡散層に導入された不純物がランプアニールさ
れて活性化されるよう番こなされたので、所望特性の拡
散層の形成に好適であり、信頼性の高い半導体装置の製
造方法を得ることを目的とする。

〔課題を解決するための手段〕

木発明に係る半導体装置の製造方法は、一導電型の基板
の主面部に、この基板と逆導電型の不純物拡散層を形成
する第１の工程と、上記拡散層上に高融点金属膜を形成
し、これを熱処理して上記拡散層の主面側にシリサイド
層を形成する第２の工程と、上記シリサイド層上に形成
された層間絶縁膜にコンタクト孔を開孔する第３の工程
と、上記コンタクト孔を通して上記拡散層にそれと同導
電型の不純物を導入する第４の工程と、上記拡散層に導
入された不純物をランプアニールして活性化させる第５
の工程とを備えたものである。

〔作用〕

木発明におけるランプアニールは、拡敗層に導入された
不純物を活性化させる際に、低温で、かつ、酸素の混入
がなく行われる。そのため、熱的影響が回避され、また
、酸化されるのが抑制される。従って、所望の電気特性
のものが得られるものである。

〔発明の実施例〕

以下、木発明の一実施例を図について説明する。

なお、従来の技術の説明と重複する部分は、適宜その説
明を省略する。第１図（ａ）〜（ｇ）は太発明の一実施
例の半導体装置の製造工程を示す断面図である。

まず、基板（１）上にゲート絶縁膜（２）、ゲート電極
（３）を順次形成し、これら側壁部にサイドウオール（
４）を形成した後、イオン注入されて拡散層（５）が形
成され、これらゲート電極（３）、拡散層（５）の露出
主面部にＴｉＳｉ，層（７）が形成される。この工程ま
では第５図（＆）〜（●）に示す工程と同じであり、そ
の詳細な説明は省略する。

次に、ゲート電極《３》を被覆するように層間絶縁膜（
８）を５０００　〜１００００　Ａ程度の膜厚に、ＣＶ
Ｄ法等６こより形成させる。この層間絶縁膜（８）は、
例えば、ＰＳＧ　（Ｐｈｏａｐｌｏ　ＳｉｌｉｏａＬｅ
　Ｇｌａｒｅ）　　膜やＢＰＳＧ　　（　Ｂｏｒｏｎ　
Ｐｈｏａｐｈｏ　ＳｉｌｉａａＬｅ　Ｇｌａｒｓ）膜で
形成される。

この膜に８００〜１０００℃の温度で熱処理が施されて
り７ローされ、平坦化が行われる。この後、Ｔ　ｉ　Ｓ
　ｉＨ層（７）の領域上における層間絶縁膜（８）に、
開口寸法が０．８〜１．２μｍ０程度のコンタクト孔（
９）が形成され、このコンタクト孔（９）を通して基板
（１）中に、拡散層（５）と同導電型のリン等のＮ型の
不純物が注入される。次いで、この注入された不純物を
活性化するための熱処理が行われる。この熱処理には、
この場合、枚葉処理するランプアニール装置が用いられ
る。基板（１）をランブアニール装置の処理室に収容し
、大気圧あるいは数Ｔｏｒｒ程度の減圧状態、Ｎｚ　，
　Ａｒ　，　Ｈｓ等の不活性ガス雰囲気で、かつ残留酸
素が数ｐｐｍ以下となるように保ち、１０００℃程度の
温度で、５〜１０秒処理することにより熱処理が行われ
る。ランプアニール装置を用いることにより、その処理
部の容積が小さく、不活性ガスへの置換が容易であり、
また、低温で基板（１）の搬出人が可能であり、ＴｉＳ
ｉｌ層（７）への熱的な影響が回避さ瓜特性劣化が防止
できる。このランプアニール（至）処理によって、拡散
深さが１５００〜５０００Ａ程度、不純物濃度がＩ　Ｏ
　”　ａ　＆ｏｍｓ　／　ａｍ”程度となる拡散層Ｑｆ
）が形成される。拡散層Ｑｌｌｍは、コンタクト部分で
の接合リーク電流を低減させ、また、コンタクト抵抗を
低減させるように働く（第１図（ｆ））。

次に、コンタクト孔（９）を埋めるように層間絶縁膜（
８）上にアルミニウム膜を５０００〜１　００００人程
度の膜厚に形成し、これをパターン化して金属配線（ロ
）を形成させる。この金属配線０は、コンタクト孔（９
）の底部でＴｉＳ！，層（７）と電気的に接続され、ソ
ース・ドレイン電極となるものである（第１図（ｇ））
。

このように、サリサイド構造のトランジスタを有する半
導体装置が得られる。

第２図は抵抗を示す図であり、本発明により形威された
ものと、従来の方法によったものとの抵抗を比較したも
のである。開口寸法が１，２Ｘｌ．２μｍのコンタクト
孔（９）を介してＴｉＳｉ，　層（７）に接続された金
属配線０を２０００個直列に接続し、そのときの抵抗値
を示している。木発明によるものは、ほぼ５ｋΩと一定
となり、バラツキが小さいのに対し、従来例のものは、
７〜ＩｎｋΩと抵抗が高く、バラツキも大きなものとな
っている。以上のように、ランプアニール（至）処理に
よる効果が顕著であり、良好な状態に形成されて電気特
性の優れたものが得られる。

第３図はＭＯＳ　｝−ランジスタを有するダイナミック
・ランダム・アクセス・メモリ（以下、Ｄ−ＲＡＭと称
す）のメモリセル部の構造を示す断面図であり、上記に
示した工程を適用して形成されたものである。図におい
て、（至）は金属配線層、α４は素子分ｉｓ，ｍはキャ
パシタ電極、０は誘電体膜である。このものは、コンタ
クト孔（９ｍ）（９ｂ）を形成後、拡散層（５）に注入
された不純物の活性化のために、ランプアニール（至）
による熱処理を行うことにより、ＴｉＳｉ，　層（７）
の劣化が防止されて良好な電気特性のものが得られる。

また、第４図はパイポーラ・トランジスタを有する半導
体装置の構造を示す断面図であり、本発明の実施例を適
用して形成されたものである。このものにおいても、高
融点金属シリサイド層（至）上にコンタクト孔（９）を
形成後、注入された不純物の活性化にランブアニール（
至）を用いると、下地のシリサイド層を劣化させること
が防止され、良好な電気特性のものが得られる。

なお、上記一実施例の説明において、拡散層（５）にＴ
　Ｉ　Ｓ　ｌ　！　ｍ　（７）が形成される場合につい
て述べた，６Ｌ他のシリサイドＢ、例えば、タングステ
ンシリサイド、タンタルシリサイド等であっても良い。

また、ランブアニール（至）は、拡散層（５）に注入さ
れた不純物を活性化させるための処理として用いたが、
拡散層（５）を形威させるための活性化用の熱処理とし
て用いても良く、上記と同様の効果を奏する。

〔発明の効果〕

以上のよう６こ木発明によれば、拡散層に導入された不
純物がランプアニール処理されることによって活性化さ
れるため、低温処理が可能であり、しかも、シリサイド
層の表面部の酸化が防止されるため、所望の電気特性の
ものを形成するのに好適であり、高信頼度の半導体装置
が得られる効果がある。

【図面の簡単な説明】

第１図（ａ）〜（ｇ）は木発明の一実施例の半導体装置
の製造方法を示す断面図、第２図は太発明と従来例とで
形成されたものの抵抗を比較する図，第３図は本発明に
よる方法により形成されたＭＯＳ　｝．ランジスタを有
する半導体装置の構造を示す断面図、第４図は本発明に
よる方法により形成されたバイポーラ・トランジスタを
有する半導体装置の構造を示す断面図、第５図（ａ）〜
（ｇ）は従来の半導体装置の製造方法を示す断面図であ
る。 図において、（１）は基板、（５）は拡散層、（６）は
Ｔｉ膜、（７）はＴｚＳｔｌ　＠、（８）は層間絶縁膜
、（９）はコンタクト孔、αＯは拡散層、（ロ）は基板
、ロは層間膜、（至）は高融点金属シリサイド層、（至
）はランブアニールである。 なお、各図中同一符号は同一、又は相当部分を示す。 第１図．（ＶφＯ

Claims (1)

【特許請求の範囲】
1. 一導電型の半導体基板の主面部に、この基板と逆導電型
   の不純物拡散層を形成する第１の工程と、上記拡散層上
   に高融点金属膜を形成し、これを熱処理して上記拡散層
   の主面側にシリサイド層を形成する第２の工程と、上記
   シリサイド層上に形成された層間絶縁膜にコンタクト孔
   を開孔する第３の工程と、上記コンタクト孔を通して上
   記拡散層にそれと同導電型の不純物を導入する第４の工
   程と、上記拡散層に導入された不純物をランプアニール
   して活性化させる第５の工程と、を備えた半導体装置の
   製造方法。