JPH03104388A - ビデオ信号のデジタル式自動利得制御方法及び装置 - Google Patents
ビデオ信号のデジタル式自動利得制御方法及び装置Info
- Publication number
- JPH03104388A JPH03104388A JP1242956A JP24295689A JPH03104388A JP H03104388 A JPH03104388 A JP H03104388A JP 1242956 A JP1242956 A JP 1242956A JP 24295689 A JP24295689 A JP 24295689A JP H03104388 A JPH03104388 A JP H03104388A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video
- level
- video signal
- horizontal synchronizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000000926 separation method Methods 0.000 claims description 6
- 239000000284 extract Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は走査方式のビデオ信号のデジタル式自動利得制
御方法及び装置に関する。
御方法及び装置に関する。
従来のビデオ信号の自動利得制御方法の多くは、水平同
期信号の振幅レベル及びそのパルス幅に比例した信号を
取り出し、この信号を、Ｃ，Ｒの時定数を持つ積分回路
で、水平周期の間、直流の自動利得制御用電圧とし、こ
の自動利得制御電圧により、増幅器のバイアス値を変え
るなどして、増幅器の利得を制御し、自動利得制御機能
を持たせている。
期信号の振幅レベル及びそのパルス幅に比例した信号を
取り出し、この信号を、Ｃ，Ｒの時定数を持つ積分回路
で、水平周期の間、直流の自動利得制御用電圧とし、こ
の自動利得制御電圧により、増幅器のバイアス値を変え
るなどして、増幅器の利得を制御し、自動利得制御機能
を持たせている。
この自動利得制御方法は、人力のビデオ信号が、１種類
で同一の走査周波数であれば、満足すべき自動利得制御
機能が得られる。
で同一の走査周波数であれば、満足すべき自動利得制御
機能が得られる。
しかしながら上記従来例にあっては、種類が異なり，走
査周波数が異るビデオ信号が入力されると、ビデオ信号
の種類によって増幅度が異なり、出力レベルが異なって
くる。
査周波数が異るビデオ信号が入力されると、ビデオ信号
の種類によって増幅度が異なり、出力レベルが異なって
くる。
これは、ビデオ信号の種類が異なると、自動利得制御電
圧の値を左右する、水平同期信号の周期及び水平同期信
号のパルス幅が異なるためである。
圧の値を左右する、水平同期信号の周期及び水平同期信
号のパルス幅が異なるためである。
即ち従来の自動利得制御方法では、人力されるビデオ信
号が変わった場合、各々のビデオ信号の出力レベルが異
なってくるという課題がある。
号が変わった場合、各々のビデオ信号の出力レベルが異
なってくるという課題がある。
本発明の目的は、このような従来のビデオ信号の自動利
得制御方法の課題を解決するもので、ビデオ信号の種類
が変わっても、常に一定範囲の出力レベルが得られるビ
デオ信号の自動利得制御方法及び装置を提供するもので
ある。
得制御方法の課題を解決するもので、ビデオ信号の種類
が変わっても、常に一定範囲の出力レベルが得られるビ
デオ信号の自動利得制御方法及び装置を提供するもので
ある。
特に多種類のビデオ信号をディスプレイする機器及びハ
ードコピイする機器等に好適な自動利得制御方法及び装
置を提供するものである。
ードコピイする機器等に好適な自動利得制御方法及び装
置を提供するものである。
本発明方法は上記課題を解決し、上記目的を達或するた
め、走査方弐のビデオ信号ＶＤＳの水平同期信号Ｈｓを
取出し、この水平同期信号Ｈｓのレベルを計測し、その
レベルの大きさに応じて得られたデータをデジタル信号
に変換し、このデジタル信号を解読し、解読されたデジ
タル信号により利得可変型ビデオ増幅部ＧＣＡの利得を
制御することを特徴とする。
め、走査方弐のビデオ信号ＶＤＳの水平同期信号Ｈｓを
取出し、この水平同期信号Ｈｓのレベルを計測し、その
レベルの大きさに応じて得られたデータをデジタル信号
に変換し、このデジタル信号を解読し、解読されたデジ
タル信号により利得可変型ビデオ増幅部ＧＣＡの利得を
制御することを特徴とする。
本発明装置はこの課題を解決し、この目的を達或するた
め、第１図示のように走査方弐のビデオ信号ＶＤＳを入
力して水平同期信号Ｈｓの取出し・レベル計測及びデジ
タル化を行う並列型Ａ／Ｄ変換部ＰＴＣと、水平同期信
号Ｈｓのレベルの大きさに応じてこの変換部ＰＴＣより
得られるデジタル信号を入力して利得が制御される利得
可変型ビデオ増幅部ＧＣＡとよりなる構或としたもので
ある。
め、第１図示のように走査方弐のビデオ信号ＶＤＳを入
力して水平同期信号Ｈｓの取出し・レベル計測及びデジ
タル化を行う並列型Ａ／Ｄ変換部ＰＴＣと、水平同期信
号Ｈｓのレベルの大きさに応じてこの変換部ＰＴＣより
得られるデジタル信号を入力して利得が制御される利得
可変型ビデオ増幅部ＧＣＡとよりなる構或としたもので
ある。
ビデオ信号ＶＤＳは並列型Ａ／Ｄ変換部ＰＴＣに入力さ
れビデオ信号ＶＤＳの水平同期信号Ｈｓが取出される。
れビデオ信号ＶＤＳの水平同期信号Ｈｓが取出される。
この水平同期信号Ｈｓのレベルが計測され、そのレベル
の大きさに応じて得られるデータがデジタル信号に変換
される。このデジタル信号は利得可変型ビデオ増幅部Ｇ
ＡＣに人力さレ解読される。この解読されたデジタル信
号により当該増幅部ＧＡＣの利得が制御されることにな
る。
の大きさに応じて得られるデータがデジタル信号に変換
される。このデジタル信号は利得可変型ビデオ増幅部Ｇ
ＡＣに人力さレ解読される。この解読されたデジタル信
号により当該増幅部ＧＡＣの利得が制御されることにな
る。
以下図面により本発明の実施例を説明する。
第１図は本発明方法及び装置の一実施例の説明用構成図
で、Ｃ＋，Ｃｔ・・・・・・Ｃ．はビデオ信号ＶＤＳと
基準電圧Ｖｓの分圧電圧Ｖ．，Ｖ２・・・・・・■，と
をそれぞれ入力して比較し、ビデオ信号ＶＤＳの水平同
期信号Ｈｓのレベルを計測してそのレベルの大きさに応
じて得られるデータを出力する複数の振幅比較器、ＨＳ
Ｃはビデオ信号ＶＤＳの水平同期信号Ｈｓを取出す同期
分離回路、ＬＡＣは前記各振幅比較器Ｃ．，Ｃ．・・・
・・・Ｃ８の出力データを水平同期信号Ｈｓの入力でラ
ッチするラッチ回路、ＥＣＲはこのラッチ回路ＬＡＣに
ランチされたデータを２進化コードにデジタル化するエ
ンコーダである。複数の振幅比較器ｃ，Ｉ Ｃ≧・・・
・・・ＣＢと、同期分離回路ＨＳＣと、ランチ回路ＬＡ
Ｃと、エンコーダＥＣＲは並列型Ａ／Ｄ変換部ＰＴＣを
構或する。
で、Ｃ＋，Ｃｔ・・・・・・Ｃ．はビデオ信号ＶＤＳと
基準電圧Ｖｓの分圧電圧Ｖ．，Ｖ２・・・・・・■，と
をそれぞれ入力して比較し、ビデオ信号ＶＤＳの水平同
期信号Ｈｓのレベルを計測してそのレベルの大きさに応
じて得られるデータを出力する複数の振幅比較器、ＨＳ
Ｃはビデオ信号ＶＤＳの水平同期信号Ｈｓを取出す同期
分離回路、ＬＡＣは前記各振幅比較器Ｃ．，Ｃ．・・・
・・・Ｃ８の出力データを水平同期信号Ｈｓの入力でラ
ッチするラッチ回路、ＥＣＲはこのラッチ回路ＬＡＣに
ランチされたデータを２進化コードにデジタル化するエ
ンコーダである。複数の振幅比較器ｃ，Ｉ Ｃ≧・・・
・・・ＣＢと、同期分離回路ＨＳＣと、ランチ回路ＬＡ
Ｃと、エンコーダＥＣＲは並列型Ａ／Ｄ変換部ＰＴＣを
構或する。
ＤＣＲはエンコーダＥＣＲより出力するデジタル信号を
解読するデコーダ、ＡＳ， ，ｔｓｚ・・・・・・Ａ
Ｓ？は解読されたデジタル信号により選択作動される複
数のアナログスイッチ、Ｒ１、Ｒ．・・・・・・Ｒ７は
それぞれこれらのアナログスイッチＡＳ＋ ， Ａｓ
ｓ・・・・・・ＡＳ？に直列に接続した帰還抵抗、Ｒ０
はこれらの抵抗Ｒｌ，Ｒ２・・・・・・Ｒ，に直列に接
続される抵抗、ＶＯＡはビデオ信号ＶＤＳを入力しアナ
ログスイッチＡＳ，〜ＡＳ？の選択作動により抵抗Ｒ．
に直列に接続される抵抗Ｒ１〜Ｒ，が選択されて利得が
制御されるビデオ演算増幅器である。デコーダＤＣＲと
、アナログスイッチＡＳ＋ −ＡＳｔ と、抵抗Ｒ０及
びＲ，〜Ｒ，と、ビデオ演算増幅器ＶＯＡは利得可変型
ビデオ増幅部ＧＣＡを構戒する。
解読するデコーダ、ＡＳ， ，ｔｓｚ・・・・・・Ａ
Ｓ？は解読されたデジタル信号により選択作動される複
数のアナログスイッチ、Ｒ１、Ｒ．・・・・・・Ｒ７は
それぞれこれらのアナログスイッチＡＳ＋ ， Ａｓ
ｓ・・・・・・ＡＳ？に直列に接続した帰還抵抗、Ｒ０
はこれらの抵抗Ｒｌ，Ｒ２・・・・・・Ｒ，に直列に接
続される抵抗、ＶＯＡはビデオ信号ＶＤＳを入力しアナ
ログスイッチＡＳ，〜ＡＳ？の選択作動により抵抗Ｒ．
に直列に接続される抵抗Ｒ１〜Ｒ，が選択されて利得が
制御されるビデオ演算増幅器である。デコーダＤＣＲと
、アナログスイッチＡＳ＋ −ＡＳｔ と、抵抗Ｒ０及
びＲ，〜Ｒ，と、ビデオ演算増幅器ＶＯＡは利得可変型
ビデオ増幅部ＧＣＡを構戒する。
第２図は本発明における利得可変型ビデオ増幅部ＧＣＡ
の原理説明図で、当該増幅部ＧＣＡは帰還抵抗Ｒｉ（Ｒ
＋ ＝Ｒｗ ）の抵抗値を変えること（アナログスイッ
チにより選択すること）により利得が制御されるもので
ある。
の原理説明図で、当該増幅部ＧＣＡは帰還抵抗Ｒｉ（Ｒ
＋ ＝Ｒｗ ）の抵抗値を変えること（アナログスイッ
チにより選択すること）により利得が制御されるもので
ある。
上記の構威においてその動作を第３図示のようなコンポ
ジソトビデオ信号ＶＤＳの場合を例にとり説明する。
ジソトビデオ信号ＶＤＳの場合を例にとり説明する。
ビデオ信号ＶＤＳと基準電圧Ｖｓの分圧電圧Ｖ〜Ｖ８が
それぞれ振幅比較器０１〜Ｃ８に入力されて比較され、
分圧電圧Ｖ，〜Ｖ，に対する信号のレベルが計測される
。分圧電圧■，〜■８は各振幅比較器Ｃ，〜Ｃ８を動作
させるしきい値の直流電圧レベルを示しており、Ｒｓ，
〜Ｒｓｏは基準電圧Ｖｓと共にＶ１〜Ｖ８の値を設定す
る抵抗器である。
それぞれ振幅比較器０１〜Ｃ８に入力されて比較され、
分圧電圧Ｖ，〜Ｖ，に対する信号のレベルが計測される
。分圧電圧■，〜■８は各振幅比較器Ｃ，〜Ｃ８を動作
させるしきい値の直流電圧レベルを示しており、Ｒｓ，
〜Ｒｓｏは基準電圧Ｖｓと共にＶ１〜Ｖ８の値を設定す
る抵抗器である。
しきい値直流電圧レベルＶ，〜ｖ８は
Ｒｓ．＋Ｒｓｚ＋・・・−Ｒｓ．
Ｖ． ＝Ｖｓ
で表わされる。
今．第１図で示されるビデオ信号ＶＤＳが各振幅比較器
Ｃ，−Ｃ．に入力され、水平同期信号Ｈｓのレベル値を
Ｍとして、Ｍの値が ＶＢ≧Ｍ＞Ｖｌ の範囲にあると、動作の条件を満たす振幅比較器が各々
動作し、その出力がランチ回路ＬＡＣで保持される。
Ｃ，−Ｃ．に入力され、水平同期信号Ｈｓのレベル値を
Ｍとして、Ｍの値が ＶＢ≧Ｍ＞Ｖｌ の範囲にあると、動作の条件を満たす振幅比較器が各々
動作し、その出力がランチ回路ＬＡＣで保持される。
ラッチ回路ＬＡＣは、同期分離回路ＨＳＣで、分離され
た水平同期信号Ｈｓによりセントされ、次の水平同期信
号１｛ｓが入力される迄、振幅比較器の出力信号を保持
する。ランチ回路ＬＡＣの出力信号は、次のエンコーダ
ＥＣＲに入力されて、ここで２進コードのデジタル信号
に変換される。
た水平同期信号Ｈｓによりセントされ、次の水平同期信
号１｛ｓが入力される迄、振幅比較器の出力信号を保持
する。ランチ回路ＬＡＣの出力信号は、次のエンコーダ
ＥＣＲに入力されて、ここで２進コードのデジタル信号
に変換される。
この実施例では、３ビットのコード信号に変換される。
水平同期信号Ｈｓのレベル値Ｍがｖｌ≧Ｍのときは、こ
のｌ連の並列型Ａ／Ｄ変換興部ＰＴＣは動作せず、入力
レベル過小（または入力なし）として、自動利得制御機
能を持ったビデオ増幅部ＧＣＡは作動しない。
のｌ連の並列型Ａ／Ｄ変換興部ＰＴＣは動作せず、入力
レベル過小（または入力なし）として、自動利得制御機
能を持ったビデオ増幅部ＧＣＡは作動しない。
また、Ｍの値が、Ｍ＞ＶＩｌのときは、振幅比較器Ｃ８
が動作し、この状態がラッチ回路ＬＡＣにラッチされて
、出力端ＯＵＴ ．より入力信号が過大である旨の信号
として出力される。
が動作し、この状態がラッチ回路ＬＡＣにラッチされて
、出力端ＯＵＴ ．より入力信号が過大である旨の信号
として出力される。
第１図の利得可変型ビデオ増幅部ＧＣＡの基本構戒は、
第２図で示す回路と等価であり、ビデオ演算増幅器ＶＯ
Ａを、非反転増幅器として使用している。この演算増幅
器ＶＯＡの増幅度は、周知の如く で表される。第１図中のマルチブレクサＭＰＸのスイッ
チは、広帯域のアナログスイッチＡＳ．〜ＡＳ７である
。このマルチプレクサＭＰＸのデコーダＤＣＲに加えら
れた３ビットのコード信号は、デコーダＤＣＲで解読さ
れ対応するアナログスイッチを選択し、オンにする。ア
ナログスイッチがオンになると第２図の非反転増幅器が
形戒される。
第２図で示す回路と等価であり、ビデオ演算増幅器ＶＯ
Ａを、非反転増幅器として使用している。この演算増幅
器ＶＯＡの増幅度は、周知の如く で表される。第１図中のマルチブレクサＭＰＸのスイッ
チは、広帯域のアナログスイッチＡＳ．〜ＡＳ７である
。このマルチプレクサＭＰＸのデコーダＤＣＲに加えら
れた３ビットのコード信号は、デコーダＤＣＲで解読さ
れ対応するアナログスイッチを選択し、オンにする。ア
ナログスイッチがオンになると第２図の非反転増幅器が
形戒される。
今，この増幅器ＶＯＡの出力レベルをＶ０±Δ■の範囲
で出力させたい場合，水平同期信号Ｈｓのレベル値Ｍと
、振幅比較器Ｃ，〜ＣＩ１のしきい値電圧Ｖ１、Ｖ，・
・・・・・Ｖ，と，増幅器ＶＯＡの増幅度ＡＧ１ ，
ＡＧ１・・・・・ＡＧ，との関係は、以下に示されるよ
うになる。
で出力させたい場合，水平同期信号Ｈｓのレベル値Ｍと
、振幅比較器Ｃ，〜ＣＩ１のしきい値電圧Ｖ１、Ｖ，・
・・・・・Ｖ，と，増幅器ＶＯＡの増幅度ＡＧ１ ，
ＡＧ１・・・・・ＡＧ，との関係は、以下に示されるよ
うになる。
これによって、Ａ６１ ， Ａ，１・・・・・Ａｒ．７
の値が定められ、この値が定まると、増幅器ＶＯＡの帰
還抵抗Ｒ１、Ｒ，・・・・・・Ｒ７の値とＲ０の値を決
定することができる。
の値が定められ、この値が定まると、増幅器ＶＯＡの帰
還抵抗Ｒ１、Ｒ，・・・・・・Ｒ７の値とＲ０の値を決
定することができる。
上述の説明では、入力信号が、コンポジットビデオ信号
ＶＤＳＯ例で説明したが、入力信号が、同期信号と映像
信号に分かれた、いわゆるセパート信号でも差し支えな
い。
ＶＤＳＯ例で説明したが、入力信号が、同期信号と映像
信号に分かれた、いわゆるセパート信号でも差し支えな
い。
即ち、セパレート信号の場合は、水平同期信号Ｈｓに第
１図の回路を用いる。垂直同期信号，映像信号の回路は
、第１図の回路のうち、利得可変型ビデオ増幅部ＧＣＡ
のみを用いる。この場合は、水平同期信号Ｈｓのレベル
Ｍに応じて、コード化された信号をＯＵＴ２より出力し
、これを垂直信号回路，映像信号回路の同じ箇所（マル
チプレクサＭＰＸのデコーダＤＣＲ）に接続すれば良い
。
１図の回路を用いる。垂直同期信号，映像信号の回路は
、第１図の回路のうち、利得可変型ビデオ増幅部ＧＣＡ
のみを用いる。この場合は、水平同期信号Ｈｓのレベル
Ｍに応じて、コード化された信号をＯＵＴ２より出力し
、これを垂直信号回路，映像信号回路の同じ箇所（マル
チプレクサＭＰＸのデコーダＤＣＲ）に接続すれば良い
。
また、カラー信号の場合も、全く同様に構威すれば良い
。
。
〔発明の効果〕
上述の説明から明らかなように本発明によれば、走査方
式のビデオ信号ＶＤＳの水平同期信号Ｈｓを取出し、こ
の水平同期信号Ｈｓのレベルを計測し、そのレベルの大
きさに応じて得られたデータをデジタル信号に変換し、
このデジタル信号を解読し、解読されたデジタル信号に
より利得可変型ビデオ増幅部ＧＣＡの利得を制御するこ
とを特徴とするビデオ信号のデジタル式自動利得制御方
法及び装置であるので、走査周波数の異なる多種類のビ
デオ信号でも、常に一定の範囲の出力レベルを確保でき
る。
式のビデオ信号ＶＤＳの水平同期信号Ｈｓを取出し、こ
の水平同期信号Ｈｓのレベルを計測し、そのレベルの大
きさに応じて得られたデータをデジタル信号に変換し、
このデジタル信号を解読し、解読されたデジタル信号に
より利得可変型ビデオ増幅部ＧＣＡの利得を制御するこ
とを特徴とするビデオ信号のデジタル式自動利得制御方
法及び装置であるので、走査周波数の異なる多種類のビ
デオ信号でも、常に一定の範囲の出力レベルを確保でき
る。
また、入力レベルが急に変化した場合でも、即時に対応
して、出力レベルの範囲は変化しないという利点を持つ
。
して、出力レベルの範囲は変化しないという利点を持つ
。
更に従来のアナログ式自動利得制御方法及び装置では、
設計が複雑であるが、本発明では、簡単な設計で、自動
利得制御方法及び装置を実現することができる。
設計が複雑であるが、本発明では、簡単な設計で、自動
利得制御方法及び装置を実現することができる。
第１図は本発明方法及び装置の一実施例の説明用構成図
、第２図は本発明における利得可変型ビデオ増幅部の原
理説明図、第３図はコンポジントビデオ信号の説明図で
ある。 ＶＤＳ・・・・・・・・・ビデオ信号、Ｈｓ・・・・・
・・・・水平同期信号、ＧＣＡ・・・・・・・・・利得
可変型ビデオ増幅部、ＰＴＣ・・・・・・・・・並列型
Ａ／Ｄ変換部、Ｃ．．Ｃ！・・・・・・ＣＢ・・・・・
・・・・振幅比較器、ＬＡＣ・・・・・・・・・ラッチ
回路、ＨＳＣ・・・・・・・・・同期分離回路、ＥＣＲ
・・・・・・・・・エンコーダ、ＤＣＲ・・・・・・・
・・デコーダ、ＡＳ＋ ， ＡＳｚ・・・・・・ＡＳ
７・・・・・・・・・アナログスイッチ、ＶＯＡ・・・
・・・・・・ビデオ演算増幅器、■１〜Ｖ ２−−−−
−・ｖ ８．．． ・．曲・分圧電圧（しきい値の直流
電圧レヘル）。
、第２図は本発明における利得可変型ビデオ増幅部の原
理説明図、第３図はコンポジントビデオ信号の説明図で
ある。 ＶＤＳ・・・・・・・・・ビデオ信号、Ｈｓ・・・・・
・・・・水平同期信号、ＧＣＡ・・・・・・・・・利得
可変型ビデオ増幅部、ＰＴＣ・・・・・・・・・並列型
Ａ／Ｄ変換部、Ｃ．．Ｃ！・・・・・・ＣＢ・・・・・
・・・・振幅比較器、ＬＡＣ・・・・・・・・・ラッチ
回路、ＨＳＣ・・・・・・・・・同期分離回路、ＥＣＲ
・・・・・・・・・エンコーダ、ＤＣＲ・・・・・・・
・・デコーダ、ＡＳ＋ ， ＡＳｚ・・・・・・ＡＳ
７・・・・・・・・・アナログスイッチ、ＶＯＡ・・・
・・・・・・ビデオ演算増幅器、■１〜Ｖ ２−−−−
−・ｖ ８．．． ・．曲・分圧電圧（しきい値の直流
電圧レヘル）。
Claims (3)
- （１）走査方式のビデオ信号ＶＤＳの水平同期信号Ｈｓ
を取出し、この水平同期信号Ｈｓのレベルを計測し、そ
のレベルの大きさに応じて得られたデータをデジタル信
号に変換し、このデジタル信号を解読し、解読されたデ
ジタル信号により利得可変型ビデオ増幅部ＧＣＡの利得
を制御することを特徴とするビデオ信号のデジタル式自
動利得制御方法。 - （２）走査方式のビデオ信号ＶＤＳを入力して水平同期
信号Ｈｓの取出し・レベル計測及びデジタル化を行う並
列型Ａ／Ｄ変換部ＰＴＣと、水平同期信号Ｈｓのレベル
の大きさに応じてこの変換部ＰＴＣより得られるデジタ
ル信号を入力して利得が制御される利得可変型ビデオ増
幅部ＧＣＡとよりなるビデオ信号のデジタル式自動利得
制御装置。 - （３）並列型Ａ／Ｄ変換部ＰＴＣは走査方式のビデオ信
号ＶＤＳの水平同期信号Ｈｓと、異なる値に設定された
設定電圧Ｖ＿１、Ｖ＿２・・・・・・とをそれぞれ入力
して比較し、ビデオ信号ＶＤＳの水平同期信号Ｈｓのレ
ベルを計測してそのレベルの大きさに応じて得られるデ
ータを出力する複数の振幅比較器Ｃ＿１、Ｃ＿２・・・
・・・と、ビデオ信号ＶＤＳの水平同期信号Ｈｓを取出
す同期分離回路ＨＳＣと、この回路ＨＳＣより出力する
水平同期信号Ｈｓにより前記各振幅比較器Ｃ＿１、Ｃ＿
２・・・・・・の出力データをラッチするラッチ回路Ｌ
ＡＣと、このラッチ回路ＬＡＣにラッチされたデータを
デジタル化するエンコーダＥＣＲとよりなり、利得可変
型ビデオ増幅部ＧＣＡはこのエンコーダＥＣＲより出力
するデジタル信号を解読するデコーダＤＣＲと、解読さ
れたデジタル信号により選択作動される複数のアナログ
スイッチＡＳ＿１、ＡＳ＿２・・・・・・と、これらの
アナログスイッチＡＳ＿１、ＡＳ＿２・・・・・・と組
合され選択作動されたアナログスイッチにより利得が制
御される、ビデオ信号演算増幅器ＶＯＡとよりなるビデ
オ信号のデジタル式自動利得制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1242956A JPH03104388A (ja) | 1989-09-18 | 1989-09-18 | ビデオ信号のデジタル式自動利得制御方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1242956A JPH03104388A (ja) | 1989-09-18 | 1989-09-18 | ビデオ信号のデジタル式自動利得制御方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03104388A true JPH03104388A (ja) | 1991-05-01 |
Family
ID=17096728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1242956A Pending JPH03104388A (ja) | 1989-09-18 | 1989-09-18 | ビデオ信号のデジタル式自動利得制御方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03104388A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193446A (ja) * | 1993-12-24 | 1995-07-28 | Nec Corp | 予測ゲイン自動切替回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815376A (ja) * | 1981-07-22 | 1983-01-28 | Nec Corp | テレビジヨン信号用振幅検出回路 |
| JPS5851675A (ja) * | 1981-09-24 | 1983-03-26 | Toshiba Corp | Ａｇｃ回路 |
-
1989
- 1989-09-18 JP JP1242956A patent/JPH03104388A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815376A (ja) * | 1981-07-22 | 1983-01-28 | Nec Corp | テレビジヨン信号用振幅検出回路 |
| JPS5851675A (ja) * | 1981-09-24 | 1983-03-26 | Toshiba Corp | Ａｇｃ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193446A (ja) * | 1993-12-24 | 1995-07-28 | Nec Corp | 予測ゲイン自動切替回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63257330A (ja) | 各種レベルを有する信号のａ／ｄ変換回路装置 | |
| US4811019A (en) | Delta modulation encoding/decoding circuitry | |
| JPS6159913A (ja) | Ａｄ変換回路 | |
| JPH03104388A (ja) | ビデオ信号のデジタル式自動利得制御方法及び装置 | |
| JPS592431A (ja) | アナログ・デイジタル変換器 | |
| JPH0334783A (ja) | ビデオ装置で画像効果を発生させる回路装置 | |
| JPS6415866A (en) | Detecting device for autocorrelation degree | |
| JPS56128083A (en) | Phase detection circuit | |
| FI56599C (fi) | Foerfarande foer oevervakning av en koderings- och dekoderingsanordning | |
| US4975774A (en) | Art processor in a picture-in-picture system | |
| JPS5813006A (ja) | 自動レベル制御装置 | |
| JPS62122465A (ja) | クランプ回路 | |
| JPS62144220A (ja) | 静電容量式キ−ボ−ドスイツチ | |
| JPS61261928A (ja) | Ａ／ｄ変換回路 | |
| JPS6093891A (ja) | テレビジヨン文字多重デ−タ・スライス回路 | |
| JPS59204415A (ja) | 異常判定回路 | |
| JPS632488B2 (ja) | ||
| KR940023182A (ko) | 캠코더의 자동 화이트 밸런스 회로 | |
| JPH08223009A (ja) | Ｐｗｍ信号変調復調回路 | |
| SU1185251A1 (ru) | Устройство для автоматического выбора пределов измерения | |
| JPH01245622A (ja) | Ｄ／ａ変換方法 | |
| JPS6029015A (ja) | デジタル積分回路 | |
| JPS6093359A (ja) | レベル弁別回路 | |
| JPS5875319A (ja) | 信号処理回路 | |
| JPS564930A (en) | Bipolar analog-digital conversion system |