JPH07193446A - 予測ゲイン自動切替回路 - Google Patents

予測ゲイン自動切替回路

Info

Publication number
JPH07193446A
JPH07193446A JP34747293A JP34747293A JPH07193446A JP H07193446 A JPH07193446 A JP H07193446A JP 34747293 A JP34747293 A JP 34747293A JP 34747293 A JP34747293 A JP 34747293A JP H07193446 A JPH07193446 A JP H07193446A
Authority
JP
Japan
Prior art keywords
level
circuit
gain
input signal
switching circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34747293A
Other languages
English (en)
Inventor
Koji Sato
康志 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34747293A priority Critical patent/JPH07193446A/ja
Publication of JPH07193446A publication Critical patent/JPH07193446A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】 【目的】 過大、過小入力信号に対しゲインの切替設定
をリアルタイムで行う予測ゲイン自動切替回路を得る。 【構成】 入力信号Siのレベルを減衰アンプ1で1/
mとし、レベル判定回路2で入力信号(Si/m)のレ
ベルをディジタル信号とし、このディジタル信号を所定
の時間間隔で記録メモリ3に記憶する。予測演算回路4
は、記録メモリ3の記憶しているディジタル信号を基
に、所定の時間経過後の入力信号Siのレベルをリアル
タイムで事前に予測する。この予測したレベルの値に基
づいてゲイン切替回路6のゲインを自動的に切り替え
る。この回路によれば、入力信号Siのレベルがダイナ
ミックレンジを越える前に、ゲインを最適に設定するこ
とが可能となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、予測ゲイン自動切替回
路に関し、例えば、画像や音声の計測装置、記録装置お
よび放送装置等において用いられ、入力信号レベルに対
する最適なゲイン設定を自動的に行う回路に関する。
【0002】
【従来の技術】従来の予測ゲイン自動切替回路例を図3
に示す。ここで、予測ゲイン自動切替回路とは、入力信
号レベルを事前に予測し、現在設定しているゲインにお
けるダイナミックレンジが、次に来る入力信号に対し適
切なレベルとなるように、自動的にゲインの値を切替設
定する回路である。この種の回路を設ける主な目的は、
過小入力および/または過大入力に対する予防策であ
り、特に過大信号入力時の歪信号の発生の防止を目的と
している。図3に示した予測ゲイン自動切替回路は、こ
のような目的において構成されている。
【0003】上記の従来例は、入力信号Siをレベル判
定回路2へ入力するためのバッファアンプ兼用の減衰ア
ンプ1、信号レベルの状態を判定するレベル判定回路
2、ゲインを切り替えるゲイン切替回路6を有し、入力
信号Siの大きさに応じてゲインを切り替えダイナミッ
クレンジを最適な値とする。
【0004】また、上記の従来例に目的の類似した公開
公報として、「出力レベル制御装置」(特開平1−23
1510号公報)がある。これはディジタル再生装置に
関するものであり、予め再生レベルを記録しておき、そ
れをもとにゲインを適切に設定する方法、およびディジ
タル記録を前提として信号レベルのモニタと信号出力と
の時間をディジタル的に遅延させ、ダイナミックレンジ
を越えないようにゲインを設定する方法である。
【0005】
【発明が解決しようとする課題】しかしながら、上述し
た従来のゲイン自動切替回路は、信号レベルを判定して
からゲインを切り換えるまでのタイミングの遅延によ
り、一時的に信号レベルがダイナミックレンジを越えて
しまう現象を、免れ得ない問題を伴う。また上記公開公
報はディジタル信号において遅延および処理を施すもの
であり、入力信号に対しリアルタイムで対応することを
目的とする、アナログ信号処理装置への適用は不適当で
ある。
【0006】本発明は、過大および/または過小入力信
号に対しゲインの切替設定をリアルタイムで行う、予測
ゲイン自動切替回路を提供することを目的とする。
【0007】
【課題を解決するための手段】かかる目的を達成するた
め、本発明の予測ゲイン自動切替回路は、入力信号の所
定の時間経過後のレベルをリアルタイムで事前に予測す
る予測手段と、予測手段の予測したレベルの値に基づい
て入力信号を増幅または減衰するアンプのゲインを切り
換えるゲイン切替手段とを有し、ゲインを自動的に切り
替えることを特徴としている。
【0008】
【作用】本発明の予測ゲイン自動切替回路によれば、入
力信号の所定の時間経過後のレベルをリアルタイムで事
前に予測し、予測したレベルの大きさに応じてアンプの
ゲインを切り換えることとしている。故に、ダイナミッ
クレンジを越える過大入力信号および/または不適切な
過小信号に対し、リアルタイムでの処理が可能となる。
【0009】
【実施例】次に添付図面を参照して本発明による予測ゲ
イン自動切替回路の実施例を詳細に説明する。図1およ
び図2を参照すると本発明の予測ゲイン自動切替回路の
実施例が示されている。
【0010】図1は第1の実施例の予測ゲイン自動切替
回路の回路構成を示しており、大きくは、入力信号レベ
ル予測回路10とゲイン切替回路6の2つの部分を有し
ている。また、入力信号レベル予測回路10は、減衰ア
ンプ1、レベル判定回路2、記録メモリ3、予測演算回
路4および制御回路5からなっている。
【0011】減衰アンプ1は、入力信号Siを入力信号
レベル予測回路10へ取り込むためのものである。具体
的なゲイン1/mの値は、想定される入力信号Siのレ
ベルに対し、ダイナミックレンジをカバーできる適切な
値に設定する。この減衰アンプ1により入力信号Si
は、減衰信号(Si/m)として出力される。
【0012】レベル判定回路2は、減衰信号(Si/
m)をN段のレベルに分別しN値またはN個のディジタ
ル信号Hj(Hj;H1〜HN)に変換する回路である。レ
ベル判定回路2は、高速性を要求されるためN段のアナ
ログコンパレータにより構成する。但し、A/D変換器
を用いても良い。段数Nは、欲する予測精度等により決
定する。
【0013】記録メモリ3は、レベル判定回路2から出
力されるディジタル信号Hjを一時記憶する回路であ
る。このディジタル信号Hjを記憶のために取り込む時
間間隔は、制御回路5からの記憶指令信号に基づく所定
の周期時間Tである。記録メモリ3には、現時点t0よ
り予め定めた所定数;kサンプル前からのディジタル信
号(Hj(t-k)〜Hj(t-1)〜Hj(t0))を記憶保持す
る。所定数kは、欲する予測精度・入力信号の周波数等
により決定する。
【0014】予測演算回路4は、記録メモリ3に記憶さ
れた入力信号のレベルのデータを基にして、次に来る入
力信号のレベルの予測演算を行う回路部である。予測演
算の内容は、例えば、入力信号レベルの変化量から次に
来る信号のレベルを予測する。現在サンプル時点の入力
信号Si(t0)、および次回サンプル時点の予測される入
力信号Si(t+1)、の関係を数式で表すと下記となる。 Si(t+1)=Si(t0)+T・dF(t)/dt ……(1) 但し、F(t)はサンプリングに基づく関数;F(t)=f
(Hj(t))である。
【0015】数式(1)の具体例を以下に説明する。
今、レベル判定回路2のN段の各段間のレベル差をPの
等間隔、また、サンプル時間間隔を等間隔と仮定する。
3個のサンプルの時点を、t、t-1およびt-2とし、次
回サンプル時点t+1の信号レベルSi(t+1)を予測す
る。この予測式は下記の式(2)となる。 Si(t+1)=Si(t0)+P・Hj(t0){(Hj(t0)−Hj(t-1))/ (Hj(t-1)−Hj(t-2))} ……(2)
【0016】上記の予測演算回路において、各段間のレ
ベル間隔を不統一としても良い。例えば、中間領域を広
く、上限に近い領域を細かくレベル分割し、予測式の係
数を分割に対応させ変化させる。この手法によれば、少
ない段数で信号レベルの上限の領域でより緻密な判定が
可能となる。
【0017】制御回路5は、これら全体の処理のタイミ
ング制御を行う回路部である。上記のサンプリング時間
間隔Tは、予測精度、入力信号の周波数等により決め
る。
【0018】予測演算回路4の出力は、ゲイン切替信号
として適切なタイミングでゲイン切替回路6に出力さ
れ、ゲイン切替回路6のゲインを適切な値に設定する。
このゲイン設定に基づき、入力信号の未入力の信号レベ
ルに対するゲインが解析され、ダイナミックレンジを越
える過大入力の入力信号に適切な対応が自動的に施さ
れ、出力信号S0を正常な信号に確保することが可能と
なる。
【0019】図2は、本発明の第2の実施例を示す回路
である。この実施例の予測ゲイン自動切替回路は、入力
信号レベル予測回路20とゲイン切替回路6の2つの部
分から構成される。入力信号レベル予測回路20は、減
衰アンプ1、微分回路11、レベル判定回路12、予測
演算回路14および制御回路5から構成される。
【0020】第2の実施例の特徴は、第1の実施例と比
較して減衰アンプ1とレベル判定器12との間に新たに
微分回路11が挿入されたこと、および記録メモリ3が
削除されたことである。上記の回路構成において、減衰
アンプ1、制御回路5およびゲイン切替回路6は基本的
に第1の実施例の同一名称の回路部と同一であるから、
これらの回路部の説明を省略する。
【0021】微分回路11は、減衰アンプ1から出力さ
れる減衰信号(Si/m)を微分し、微分処理後のアナ
ログ信号を出力する回路部である。この出力信号は、減
衰信号(Si/m)の時間変動量(ΔSi/m)に比例し
た量であり、下記の式(3)によって表される。 ΔSi/m=d(Si/m)/dt ……(3)
【0022】この微分回路の回路構成は、例えば単純に
は、コンデンサCおよびチョークLの構成による、いわ
ゆるハイパスフィルタの構成回路によって得ることがで
きる。
【0023】レベル判定回路12は、時間変動量(ΔS
i/m)をN段のレベルに分別しN値またはN個のディ
ジタル信号gj(gj;g1〜gN)に変換する回路であ
る。このレベル判定回路12は、第1の実施例のレベル
判定回路2と処理する信号が異なるが、同一の回路構成
で良い。このレベル判定回路12の出力信号により、入
力信号Siの時間変動量の大きさが分類され、変動レベ
ル信号121として出力される。
【0024】予測演算回路14は、減衰信号(Si/
m)と変動レベル信号121を入力信号を基にして、次
に来る入力信号レベルの予測演算を行う回路部である。
予測演算の内容は、変動レベル信号の分類された段階と
減衰信号の大きさから次に来る信号のレベルを予測す
る。この予測の理論式の一例を下記の式(4)に示す。
下記式において、現在時点の入力信号Si(t0)、および
所定時間T後の予測される入力信号Si(t+1)、の関係
を表している。 Si(t+1)=Si(t0){1+Gj} ……(4) 但し、Gjはディジタル信号gjのレベルに対応した係数
値である。
【0025】本実施例は、式(4)および式(2)の対
比からわかるように、予測演算が単純化されている。そ
の理由は、第1の実施例の予測演算回路4における演算
処理の一部の微分処理を、微分回路11で行ったからで
ある。第2の実施例は、回路構成の単純化および高速処
理において有利である。
【0026】尚、上述の実施例は本発明の好適な実施の
一例ではあるが、本発明はこれに限定されるものではな
く本発明の要旨を逸脱しない範囲において種々変形実施
可能である。例えば、上記の実施例では、ダイナミック
レンジを越える過大な入力信号に対するゲイン調整とし
たが、過小入力に対するアンプの増幅度の調整とするこ
ともできる。さらに、過大および過小の入力信号へ対応
する予測ゲイン自動切替回路として構成することも可能
である。
【0027】
【発明の効果】以上の説明より明かなように、本発明の
予測ゲイン自動切替回路は、入力信号の所定の時間経過
後のレベルをリアルタイムで事前に予測し、予測したレ
ベルの大きさに応じてアンプのゲインを切り換えること
としている。故に、過大入力信号および/または不適切
な過小信号に対し、リアルタイムでのアンプのゲインの
切替を可能とする。この処理により、入力信号への歪の
発生、および測定等における不適切な過小信号の発生等
を防止することが可能となる。
【図面の簡単な説明】
【図1】本発明の予測ゲイン自動切替回路の第1の実施
例を示す回路構成ブロック図である。
【図2】本発明の予測ゲイン自動切替回路の第2の実施
例を示す回路構成ブロック図である。
【図3】従来のゲイン自動切替回路の回路構成例を示す
ブロック図である。
【符号の説明】
1 減衰アンプ 2 レベル判定回路 3 記録メモリ 4 予測演算回路 5 制御回路 6 ゲイン切替回路 10 入力信号レベル予測回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 入力信号の所定の時間経過後のレベルを
    リアルタイムで事前に予測する予測手段と、 該予測手段の予測した前記レベルの値に基づいて前記入
    力信号を増幅または減衰するアンプのゲインを切り換え
    るゲイン切替手段とを有し、 前記ゲインを自動的に切り替えることを特徴とする予測
    ゲイン自動切替回路。
  2. 【請求項2】 前記予測手段は、前記入力信号のレベル
    を判定する第1のレベル判定手段と、該第1のレベル判
    定手段の判定結果を一時記憶する記憶手段と、該記憶手
    段の記憶している前記判定結果を用いて前記所定の時間
    経過後のレベルの大きさを演算する第1の予測演算手段
    とを含むことを特徴とする請求項1記載の予測ゲイン自
    動切替回路。
  3. 【請求項3】 前記予測手段は、前記入力信号のレベル
    の時間変化量を抽出する微分手段と、前記微分手段が抽
    出した前記時間変化量の大きさを判定する第2のレベル
    判定手段と、該第2のレベル判定手段の判定結果を用い
    て前記所定の時間経過後のレベルの大きさを演算する第
    2の予測演算手段とを含むことを特徴とする請求項1記
    載の予測ゲイン自動切替回路。
  4. 【請求項4】 前記第1のレベル判定手段は、アナログ
    コンパレータであることを特徴とする請求項2記載の予
    測ゲイン自動切替回路。
  5. 【請求項5】 前記第2のレベル判定手段は、アナログ
    コンパレータであることを特徴とする請求項3記載の予
    測ゲイン自動切替回路。
JP34747293A 1993-12-24 1993-12-24 予測ゲイン自動切替回路 Pending JPH07193446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34747293A JPH07193446A (ja) 1993-12-24 1993-12-24 予測ゲイン自動切替回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34747293A JPH07193446A (ja) 1993-12-24 1993-12-24 予測ゲイン自動切替回路

Publications (1)

Publication Number Publication Date
JPH07193446A true JPH07193446A (ja) 1995-07-28

Family

ID=18390457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34747293A Pending JPH07193446A (ja) 1993-12-24 1993-12-24 予測ゲイン自動切替回路

Country Status (1)

Country Link
JP (1) JPH07193446A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060458A (ja) * 2001-08-10 2003-02-28 Fujitsu Ltd アナログ制御方法、アナログ制御装置、及びagc
JP2014126854A (ja) * 2012-12-27 2014-07-07 Canon Inc 音声処理装置及びその制御方法
JP2016156296A (ja) * 2015-02-23 2016-09-01 株式会社デンソー 内燃機関用電子制御装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57144476A (en) * 1981-03-02 1982-09-07 Yokogawa Hokushin Electric Corp Signal detecting circuit
JPS60177712A (ja) * 1984-01-31 1985-09-11 アナロジツク コ−ポレ−シヨン 多重チヤネル利得予測型増幅器システム
JPH03104388A (ja) * 1989-09-18 1991-05-01 Kokusai Electric Co Ltd ビデオ信号のデジタル式自動利得制御方法及び装置
JPH05122179A (ja) * 1991-09-20 1993-05-18 Kokusai Electric Co Ltd Tdmaシステム用受信機のagc回路
JPH05145359A (ja) * 1991-11-19 1993-06-11 Nec Corp 自動利得制御装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57144476A (en) * 1981-03-02 1982-09-07 Yokogawa Hokushin Electric Corp Signal detecting circuit
JPS60177712A (ja) * 1984-01-31 1985-09-11 アナロジツク コ−ポレ−シヨン 多重チヤネル利得予測型増幅器システム
JPH03104388A (ja) * 1989-09-18 1991-05-01 Kokusai Electric Co Ltd ビデオ信号のデジタル式自動利得制御方法及び装置
JPH05122179A (ja) * 1991-09-20 1993-05-18 Kokusai Electric Co Ltd Tdmaシステム用受信機のagc回路
JPH05145359A (ja) * 1991-11-19 1993-06-11 Nec Corp 自動利得制御装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060458A (ja) * 2001-08-10 2003-02-28 Fujitsu Ltd アナログ制御方法、アナログ制御装置、及びagc
JP2014126854A (ja) * 2012-12-27 2014-07-07 Canon Inc 音声処理装置及びその制御方法
JP2016156296A (ja) * 2015-02-23 2016-09-01 株式会社デンソー 内燃機関用電子制御装置

Similar Documents

Publication Publication Date Title
KR0120112B1 (ko) 자동등화기
JPS63502473A (ja) 信号の自動利得制御のための方法及び回路
US20010029449A1 (en) Apparatus and method for recognizing voice with reduced sensitivity to ambient noise
JPS6239746B2 (ja)
US4125865A (en) Recording system
JP3069535B2 (ja) 音響再生装置
JP3402748B2 (ja) 音声信号のピッチ周期抽出装置
US5392381A (en) Acoustic analysis device and a frequency conversion device used therefor
US4321460A (en) Digital control apparatus
JP3365113B2 (ja) 音声レベル制御装置
JP2001319420A (ja) ノイズ処理装置およびこれを含む情報記録装置ならびにノイズ処理方法
JP2874607B2 (ja) 音声時間軸変換装置
JPH01174123A (ja) A/dコンバータにおける入出力特性自動調整方法
JPH10117115A (ja) ダイナミック型低域増幅回路
US20260019745A1 (en) Methods and electronic devices
CA1120586A (en) Recording system
JPS63159717A (ja) 記録計
KR100188919B1 (ko) 오디오레벨 자동제어장치
JP3278864B2 (ja) デジタルオートゲインコントローラ
JP3757494B2 (ja) 信号レベル制御装置及び方法
JPH03222508A (ja) 増幅器回路
KR0149601B1 (ko) 오디오 콤포넌트 및 그 원격 제어 장치
JPH0982019A (ja) 音声レベル制御装置及び音声レベル制御方法
JPH05244005A (ja) アナログオーディオ信号のデジタル変換装置
JPH02278968A (ja) 波形等化装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990706