JPH03105543A - マルチプロセッシングシステム - Google Patents
マルチプロセッシングシステムInfo
- Publication number
- JPH03105543A JPH03105543A JP24364889A JP24364889A JPH03105543A JP H03105543 A JPH03105543 A JP H03105543A JP 24364889 A JP24364889 A JP 24364889A JP 24364889 A JP24364889 A JP 24364889A JP H03105543 A JPH03105543 A JP H03105543A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data processing
- main control
- transfer
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[目次]
概要
産業上の利用分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
作用
実施例
発明の効果
[概要コ
システムバスを介して主制御システムに複数のデータ処
理システムが結ばれ、これらでマルチブロセッシングが
行われるシステムに間し、同一データを主制御システム
から複数のデータ処理システムへ高速に転送することが
可能となるシステムの提供を目的とし、 複数のデータ処理システムと主制御システムとがシステ
ムバスを介して結ばれ、各データ処理システムは、自シ
ステムで固有なシステム認識データが設定されるシステ
ム認識データ設定手段と、システムバス上のある定まっ
たアドレスに存在して、主制御システムから与えられろ
システム指定データを記憶するシステム指定データ記憶
手段と、システムバス上のある定まったアドレスに存在
して、主制御システムから与えられる転送対象データを
記憶するデータ取込手段と、システム指定データとシス
テム認識データとに基づいて上記の主制御システムから
データ取込手段によって転送対象データ取り込みを許可
する取込許可手段と、を含み、主制御システムは、前記
のシステム指定データをシステムバスを介して各データ
処理システムに設定する転送システム指定手段と、各デ
ータ処理システムに取り込まれる転送対象データをシス
テムバスを介して送出する転送対象データ送出手段と、
を含む、ことにより構成される。
理システムが結ばれ、これらでマルチブロセッシングが
行われるシステムに間し、同一データを主制御システム
から複数のデータ処理システムへ高速に転送することが
可能となるシステムの提供を目的とし、 複数のデータ処理システムと主制御システムとがシステ
ムバスを介して結ばれ、各データ処理システムは、自シ
ステムで固有なシステム認識データが設定されるシステ
ム認識データ設定手段と、システムバス上のある定まっ
たアドレスに存在して、主制御システムから与えられろ
システム指定データを記憶するシステム指定データ記憶
手段と、システムバス上のある定まったアドレスに存在
して、主制御システムから与えられる転送対象データを
記憶するデータ取込手段と、システム指定データとシス
テム認識データとに基づいて上記の主制御システムから
データ取込手段によって転送対象データ取り込みを許可
する取込許可手段と、を含み、主制御システムは、前記
のシステム指定データをシステムバスを介して各データ
処理システムに設定する転送システム指定手段と、各デ
ータ処理システムに取り込まれる転送対象データをシス
テムバスを介して送出する転送対象データ送出手段と、
を含む、ことにより構成される。
[産業上の利用分野コ
本発明は、システムバスを介し・て主制御システムに′
#!i数のデータ処理システムが結ばれ、これらでマル
チブロセッシングが行われるシステムに関する. この種のシステムでは、主制御システムから各データ処
理システムへシステムバスを介して必要なデータが転送
され、それらのデータ処理システムにより複数のプロセ
スが転送データを用いて並行処理される。
#!i数のデータ処理システムが結ばれ、これらでマル
チブロセッシングが行われるシステムに関する. この種のシステムでは、主制御システムから各データ処
理システムへシステムバスを介して必要なデータが転送
され、それらのデータ処理システムにより複数のプロセ
スが転送データを用いて並行処理される。
したがって、取り扱うデータ量が多く複雑な処理を高速
に行うことが可能となる。
に行うことが可能となる。
[従来の技術コ
各データ処理システムの側でそれらシステムの固有アド
レスが各々予め設定され、主制御システムからデータが
転送される際には転送先となるデータ処理システムがそ
の固有アドレスで指定される。
レスが各々予め設定され、主制御システムからデータが
転送される際には転送先となるデータ処理システムがそ
の固有アドレスで指定される。
そして主制御システムからシステムバスヘ転送対象デー
タが送出され、アドレス指定されたデー夕処理システム
に転送対象データは取り込まれる。
タが送出され、アドレス指定されたデー夕処理システム
に転送対象データは取り込まれる。
〔発明が解決しようとする課題コ
ここで、同一のデータを用いて複数のデータ処理システ
ムで同一または類似の処理がしばしば行われる. その場合、主制御システムによる各データ処理システム
の指定および転送データの退出とデータ処理システムに
よる転送データの取り込みとが繰り返される。
ムで同一または類似の処理がしばしば行われる. その場合、主制御システムによる各データ処理システム
の指定および転送データの退出とデータ処理システムに
よる転送データの取り込みとが繰り返される。
したがって、主制御システムから各データ処理システム
へ同一の大容量なデータが転送される場合には、そのデ
ータ転送に長時間を要する。
へ同一の大容量なデータが転送される場合には、そのデ
ータ転送に長時間を要する。
本発明は上記従来の事情に鑑みてなされたものであり、
その目的は、同一のデータを主制御システムから複数の
データ処理システムへ高速に転迭することが可能となる
マルチブロセッシングシステムを提供することにある。
その目的は、同一のデータを主制御システムから複数の
データ処理システムへ高速に転迭することが可能となる
マルチブロセッシングシステムを提供することにある。
[iff題を解決するための手段]
上記目的を達成するために、本発明に係るシステムは以
下のように構成されている。
下のように構成されている。
第1図では発明に係るシステムの全体構成が説明されて
おり、同図において、複数のデータ処理システム10−
1.10−2・・・10−nと主制御システム12とが
システムバス14を介して結ばれている。
おり、同図において、複数のデータ処理システム10−
1.10−2・・・10−nと主制御システム12とが
システムバス14を介して結ばれている。
第2図では第1図におけるデータ処理システム10−1
.10−2・・・10−nの構成が説明されており、そ
れらにはシステム認識データ設定手段16,システム指
定データ設定手段1日.転送対象データ取込手段20,
取込許可手段22が含まれている。
.10−2・・・10−nの構成が説明されており、そ
れらにはシステム認識データ設定手段16,システム指
定データ設定手段1日.転送対象データ取込手段20,
取込許可手段22が含まれている。
システム認識データ設定手段16では自システム(10
−1.10−2−−−または10−n)に固有なデータ
が設定される。
−1.10−2−−−または10−n)に固有なデータ
が設定される。
またシステム指定データ設定手段18にはシステムバス
14を介して与えられたシステム指定データが設定され
る。
14を介して与えられたシステム指定データが設定され
る。
そしてシステムバス】4から転送刻象データが転送対象
データ取込手段20によって各データ処理システムに書
き込まれる。
データ取込手段20によって各データ処理システムに書
き込まれる。
この転送対象データ取込は、例えば、システムバス14
を介して与えられたシステム指定データとシステム認識
データ設定手段16によって設定されているシステム認
識データの論理積を取って値がOてないときに取込許可
を行なう取込許可手段22によって許可される。
を介して与えられたシステム指定データとシステム認識
データ設定手段16によって設定されているシステム認
識データの論理積を取って値がOてないときに取込許可
を行なう取込許可手段22によって許可される。
第3図では第1図における主制御システム12の構成が
説明されており、主制御システム12には転送システム
指定手段26,転送対象データ送出手段28が含まれて
いる. その主*Jiajシステム12の転送システム指定手段
2Gはシステムバスを介して各データ処理システムのシ
ステム指定データ記憶手段l8へ転送対象システムのシ
ステム指定データを送出し、転送対象データ送出手段2
8は転送対象をシステムバスヘ送出する。
説明されており、主制御システム12には転送システム
指定手段26,転送対象データ送出手段28が含まれて
いる. その主*Jiajシステム12の転送システム指定手段
2Gはシステムバスを介して各データ処理システムのシ
ステム指定データ記憶手段l8へ転送対象システムのシ
ステム指定データを送出し、転送対象データ送出手段2
8は転送対象をシステムバスヘ送出する。
[作用]
主制御システム12の転送システム指定手段2によって
システム指定データがシステムバス14を介して各デー
タ処理システムに書き込まれると、例えば、各データ処
理システム10−1.10−2・・・10−nの各取込
許可手段22でシステム指定データと各システム認識デ
ータの論理積が取られ、値が0でないとき、各々のデー
タ処理システムについて取込が許可される。
システム指定データがシステムバス14を介して各デー
タ処理システムに書き込まれると、例えば、各データ処
理システム10−1.10−2・・・10−nの各取込
許可手段22でシステム指定データと各システム認識デ
ータの論理積が取られ、値が0でないとき、各々のデー
タ処理システムについて取込が許可される。
さらに、主制御システム12の転送対象データ送出手段
28によって転送対象データをシステムバスに送出する
と、取込許可の下りているデータ処理システムに転送対
象データが取り込まれる。
28によって転送対象データをシステムバスに送出する
と、取込許可の下りているデータ処理システムに転送対
象データが取り込まれる。
すなわち、主制御システムから、転送対象のデータ処理
システムを選択するようにシステム指定データを作成し
て各データ処理システムに設定することと、転送データ
をシステムバス上の定まったア転送対象となったデータ
処理システム全てにデータを同時転送することができる
. [実施例] 以下、図面に基づいて本発明にかかるシステムの好適な
実施例を説明する。
システムを選択するようにシステム指定データを作成し
て各データ処理システムに設定することと、転送データ
をシステムバス上の定まったア転送対象となったデータ
処理システム全てにデータを同時転送することができる
. [実施例] 以下、図面に基づいて本発明にかかるシステムの好適な
実施例を説明する。
第4図では実施例の全体構成が説明されており、データ
処理システム10−1.10−2.10−3.10−4
と主制御システム12とがシステムバス】4を介して結
ばれている. 第5図(A>. (B)では主制御システム12にお
いて行われるデータ転送用処理の内容がフローチャート
で説明されている. 同図(A)の処理が行われることによりデータ処理シス
テム10−1.10−2.10−3.10−4のいずれ
かにのみデータが転送ざれる。
処理システム10−1.10−2.10−3.10−4
と主制御システム12とがシステムバス】4を介して結
ばれている. 第5図(A>. (B)では主制御システム12にお
いて行われるデータ転送用処理の内容がフローチャート
で説明されている. 同図(A)の処理が行われることによりデータ処理シス
テム10−1.10−2.10−3.10−4のいずれ
かにのみデータが転送ざれる。
その際にはデータ転送先となるデータ処理システム10
−1.10−2.10−3tたf.tlO−4の固有情
報(この例ではシステムナンバー)がシステムバスl4
へ送出される(ステップ500)そして、このデータ処
理システム10−1. 10−2・・・10−nへ転
送すべきデータがシステムバス14へ送出される(ステ
ップ6o2)。
−1.10−2.10−3tたf.tlO−4の固有情
報(この例ではシステムナンバー)がシステムバスl4
へ送出される(ステップ500)そして、このデータ処
理システム10−1. 10−2・・・10−nへ転
送すべきデータがシステムバス14へ送出される(ステ
ップ6o2)。
また同図(B)の処理が行われることによりデータ処理
システム10−1.10−3へ同一のデータが同時に転
送される。
システム10−1.10−3へ同一のデータが同時に転
送される。
その処理では、最初にデータ処理システム1o−1.1
0−2.10−3.10−4のシステムナンバー(1.
2, 3. 4)が加算ざれる(ステップ50
4). そしてシステムナンバーの加算値(10〉が2進数に変
換され(ステップ506)、その2進数変換値(101
0)がシステムバス14へ送出されると(ステップ50
8)、転送データがシステムバス14へ送出される(ス
テップ5 1 0).第6図ではデータ処理システム1
0−1.10−2.10−3.10−4の構成が説明さ
れており、それらのシステムナンバー(自システムの固
有アドレス〉はナンバー設定スイッチ16で予め設定さ
れる。
0−2.10−3.10−4のシステムナンバー(1.
2, 3. 4)が加算ざれる(ステップ50
4). そしてシステムナンバーの加算値(10〉が2進数に変
換され(ステップ506)、その2進数変換値(101
0)がシステムバス14へ送出されると(ステップ50
8)、転送データがシステムバス14へ送出される(ス
テップ5 1 0).第6図ではデータ処理システム1
0−1.10−2.10−3.10−4の構成が説明さ
れており、それらのシステムナンバー(自システムの固
有アドレス〉はナンバー設定スイッチ16で予め設定さ
れる。
そして第51ffl (A)のステップ500でシステ
ムバスl4へ送出されたアドレス(システム指定情報)
はシステムバス14のアドレスバス14aからアドレス
デコーダ60に取り込まれ、そのアドレスは一致判定回
路22に与えられる.さらに、第5図(B)のステップ
508でシステムバス14へ送出された2進変換[(転
送先アドレス)はシステムバス14のデータバス14d
を介してセレクトレジスタ18に書き込まれ、致判定回
路22に与えられる. また、第5図(A)のステップ502または同図(B)
のステップ510てシステムバス14へ送出されたデー
タはシステムバス14のデータバス14dからデュアル
ボートメモリ20に与えられろ。
ムバスl4へ送出されたアドレス(システム指定情報)
はシステムバス14のアドレスバス14aからアドレス
デコーダ60に取り込まれ、そのアドレスは一致判定回
路22に与えられる.さらに、第5図(B)のステップ
508でシステムバス14へ送出された2進変換[(転
送先アドレス)はシステムバス14のデータバス14d
を介してセレクトレジスタ18に書き込まれ、致判定回
路22に与えられる. また、第5図(A)のステップ502または同図(B)
のステップ510てシステムバス14へ送出されたデー
タはシステムバス14のデータバス14dからデュアル
ボートメモリ20に与えられろ。
そのデュアルボートメモリ20に対するデータの書き込
みは一致判定回路22のメモリセレクト信号により許可
される。
みは一致判定回路22のメモリセレクト信号により許可
される。
このメモリセレクト信号は第5図(A)のステップ50
0で送出されたアドレスとナンバー設定ヌイッチ16の
システムナンバーとが一致した場合、または、第5図(
B)ステップ508でセレクトレジスタ18に書き込ま
れた2進変換値の先頭ビットとナンバー設定スイッチ1
6に設定されたシステムナンバーの先頭ビットとが一致
した場合に得られている。
0で送出されたアドレスとナンバー設定ヌイッチ16の
システムナンバーとが一致した場合、または、第5図(
B)ステップ508でセレクトレジスタ18に書き込ま
れた2進変換値の先頭ビットとナンバー設定スイッチ1
6に設定されたシステムナンバーの先頭ビットとが一致
した場合に得られている。
以上のようにして一致判定回路22でメモリセレクト信
号が得られると、主制御システム12から送出されたデ
ータがデュアルボートメモリ20に取り込まれ、CPU
62でプロセスの処理などに利用される。
号が得られると、主制御システム12から送出されたデ
ータがデュアルボートメモリ20に取り込まれ、CPU
62でプロセスの処理などに利用される。
第7図ではデータ処理システム10−1.10−2.1
0−3.10−4の要部作用が説明されており、それら
のナンバー設定スイッチ16においてはシステムナンバ
ー1 (0001).2 (0010).3(0011
).4(0100)が各々設定されている。
0−3.10−4の要部作用が説明されており、それら
のナンバー設定スイッチ16においてはシステムナンバ
ー1 (0001).2 (0010).3(0011
).4(0100)が各々設定されている。
主制御システム12て第5図(B)の処理が行われると
、システムナンバー1. 2. 3. 4を加算
した[10が2進数に変換され、その2進変換値101
0がデータ処理システム10−1.10−2.10−3
.10−4のセレクトレジスタ18へ第7図のように書
き込まれる。
、システムナンバー1. 2. 3. 4を加算
した[10が2進数に変換され、その2進変換値101
0がデータ処理システム10−1.10−2.10−3
.10−4のセレクトレジスタ18へ第7図のように書
き込まれる。
本実施例では2進変換値1010の最上博ビットとシス
テムナンバーの最下位ビットが先頭ビットとして取り扱
われており、したがって、それらの先頭ビットの値1が
一致したデータ処理システム10−1.10−3の一致
判定回路22でメモリセレクト信号が得られる. このため、主制御システム12から2進変換値1010
に続いて転送データがシステムバス14dへ送出される
と、その転送データがデータ処理システム10−1.1
0−3のデュアルボートメモリ20に取り込まれる。
テムナンバーの最下位ビットが先頭ビットとして取り扱
われており、したがって、それらの先頭ビットの値1が
一致したデータ処理システム10−1.10−3の一致
判定回路22でメモリセレクト信号が得られる. このため、主制御システム12から2進変換値1010
に続いて転送データがシステムバス14dへ送出される
と、その転送データがデータ処理システム10−1.1
0−3のデュアルボートメモリ20に取り込まれる。
以上説明したように本実施例によれば、同一のデータを
複数のデータ処理システム(10−1.1 0−3)へ
同時に転送できるので、そのデータ転送を高速に行うこ
とが可能となる。
複数のデータ処理システム(10−1.1 0−3)へ
同時に転送できるので、そのデータ転送を高速に行うこ
とが可能となる。
このことは、多量の同一データが転送される場合や多数
のデータ処理システムへ同一データが転送される場合に
おいて特に有効となる。
のデータ処理システムへ同一データが転送される場合に
おいて特に有効となる。
[発明の効果]
以上説明したように本発明によれば、複数のデータ処理
システムへ同一のデータを主制御システムが同時に転送
できるので、そのデータ転送を高速に行って処理の所用
時間を大幅に短縮することが可能となる。
システムへ同一のデータを主制御システムが同時に転送
できるので、そのデータ転送を高速に行って処理の所用
時間を大幅に短縮することが可能となる。
このことは、転送先となるデータ処理システムの数が多
い場合や転送すべきデータ量が多量な場合にきわめて有
効となる。
い場合や転送すべきデータ量が多量な場合にきわめて有
効となる。
第1図は発明に係るシステムの全体構成説明図、第2図
は第1図におけるデータ処理システムの構成説明図、 第3図は第1図における主制御システムの構成説明図、 第4図は実施例の全体構成説明図、 第5図は実施洞における主制御システムの処理内容説明
図、 第6図は実施例におけるデータ処理システムの構成説明
図、 第7図は実施例におけるデータ処理システムの作用説明
図、 である。 10−1. 1 2 ・ ・ l 4 ・ ・ 14a ・ ・ 14d ◆ ・ 1 6 ◆ ● l 8 ● ・ 20 ● ● 22 ● ・ 60 ● ◆ 62 −− 0−2. 10−3. 10−4データ処理シス
テム 主制御システム システムバス アドレスバス データパス ナンバー設定スイッチ セレクトレジスタ デュアルボートメモリ 一致判定回路 アドレスデコーダ CPU 発明に係るシステムの全体構成説明図 第l図 − − − −T −− 10−1.10−2−・・lO−n 第1図におけるデータ処理システムの構成説明図第2図 14 第l図における主制御システムの構成説明図第3図 (A) (B) 第 5 図
は第1図におけるデータ処理システムの構成説明図、 第3図は第1図における主制御システムの構成説明図、 第4図は実施例の全体構成説明図、 第5図は実施洞における主制御システムの処理内容説明
図、 第6図は実施例におけるデータ処理システムの構成説明
図、 第7図は実施例におけるデータ処理システムの作用説明
図、 である。 10−1. 1 2 ・ ・ l 4 ・ ・ 14a ・ ・ 14d ◆ ・ 1 6 ◆ ● l 8 ● ・ 20 ● ● 22 ● ・ 60 ● ◆ 62 −− 0−2. 10−3. 10−4データ処理シス
テム 主制御システム システムバス アドレスバス データパス ナンバー設定スイッチ セレクトレジスタ デュアルボートメモリ 一致判定回路 アドレスデコーダ CPU 発明に係るシステムの全体構成説明図 第l図 − − − −T −− 10−1.10−2−・・lO−n 第1図におけるデータ処理システムの構成説明図第2図 14 第l図における主制御システムの構成説明図第3図 (A) (B) 第 5 図
Claims (1)
- 【特許請求の範囲】 複数のデータ処理システム(10−1、10−2・・・
10−n)と主制御システム(12)とがシステムバス
(14)を介して結ばれ、 各データ処理システム(10−1、10−2・・・10
−n)は、 自システムで固有なシステム認識データが設定されるシ
ステム認識データ設定手段(16)と、システムバス(
14)上のある定まったアドレスに存在して、主制御シ
ステム(12)から与えられるシステム指定データを記
憶するシステム指定データ記憶手段(18)と、 システムバス(14)上のある定まったアドレスに存在
して、主制御システム(12)から与えられる転送対象
データを記憶するデータ取込手段(20)と、 システム指定データとシステム認識データとに基づいて
上記の主制御システム(12)からデータ取込手段(2
0)によって転送対象データ取り込みを許可する取込許
可手段(22)と、 を含み、 主制御システム(12)は、 前記のシステム指定データをシステムバス(14)を介
して各データ処理システムに設定する転送システム指定
手段(26)と、 各データ処理システムに取り込まれる転送対象データを
システムバスを介して送出する転送対象データ送出手段
(28)と、 を含む、 ことを特徴とするマルチプロセッシングシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24364889A JPH03105543A (ja) | 1989-09-20 | 1989-09-20 | マルチプロセッシングシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24364889A JPH03105543A (ja) | 1989-09-20 | 1989-09-20 | マルチプロセッシングシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03105543A true JPH03105543A (ja) | 1991-05-02 |
Family
ID=17106944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24364889A Pending JPH03105543A (ja) | 1989-09-20 | 1989-09-20 | マルチプロセッシングシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03105543A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0635810A (ja) * | 1992-07-20 | 1994-02-10 | Fujitsu Ltd | バス制御方法 |
| US5613138A (en) * | 1993-03-17 | 1997-03-18 | Matsushita Electric Industrial Co., Ltd. | Data transfer device and multiprocessor system |
| US9090430B2 (en) | 2010-11-30 | 2015-07-28 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Lead wire pull-out apparatus |
-
1989
- 1989-09-20 JP JP24364889A patent/JPH03105543A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0635810A (ja) * | 1992-07-20 | 1994-02-10 | Fujitsu Ltd | バス制御方法 |
| US5613138A (en) * | 1993-03-17 | 1997-03-18 | Matsushita Electric Industrial Co., Ltd. | Data transfer device and multiprocessor system |
| US9090430B2 (en) | 2010-11-30 | 2015-07-28 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Lead wire pull-out apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317747A (en) | Multiprocessor system and interruption control device for controlling interruption requests between processors and peripheral devices in the multiprocessor system | |
| CA1324835C (en) | Modular crossbar interconnection network for data transaction between system units in a multi-processor system | |
| US3812473A (en) | Storage system with conflict-free multiple simultaneous access | |
| US5210828A (en) | Multiprocessing system with interprocessor communications facility | |
| JPH05508044A (ja) | 多重プロセッサシステム用通信交換システム | |
| JPS6259822B2 (ja) | ||
| JPH03218555A (ja) | マルチプロセッサコンピュータシステムおよびデータ通信方法 | |
| JPH0479026B2 (ja) | ||
| GB2366043A (en) | Bus access arbitration using summed priority levels | |
| EP0212152A2 (en) | Microprocessor assisted memory to memory move apparatus | |
| JPS638952A (ja) | メモリのアドレス方法およびこの方法を用いたプロセッサ | |
| JPH03105543A (ja) | マルチプロセッシングシステム | |
| US5440689A (en) | Interprocessor communication system for direct processor to processor communication between internal general purpose registers transparent to the execution of processors thereof | |
| JPH03238539A (ja) | メモリアクセス制御装置 | |
| GB1383991A (en) | Method and system for sorting without comparator | |
| EP0302926B1 (en) | Control signal generation circuit for arithmetic and logic unit for digital processor | |
| JP2913702B2 (ja) | マルチプロセッサシステムのアクセス受付制御方式 | |
| JPH03204744A (ja) | アドレス変換機構 | |
| SU864288A1 (ru) | Устройство дл обслуживани запросов | |
| JPH07146839A (ja) | Dma回路 | |
| JPS62274346A (ja) | メモリアクセス回路 | |
| JPS62272352A (ja) | メモリ制御回路 | |
| JPH04133144A (ja) | 情報処理装置 | |
| JPS623371A (ja) | ベクトルデ−タ処理装置 | |
| JPH0232450A (ja) | キャッシュメモリ制御方式 |