JPH03204744A - アドレス変換機構 - Google Patents
アドレス変換機構Info
- Publication number
- JPH03204744A JPH03204744A JP2001837A JP183790A JPH03204744A JP H03204744 A JPH03204744 A JP H03204744A JP 2001837 A JP2001837 A JP 2001837A JP 183790 A JP183790 A JP 183790A JP H03204744 A JPH03204744 A JP H03204744A
- Authority
- JP
- Japan
- Prior art keywords
- task
- table information
- identifier
- bit
- updating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 230000010365 information processing Effects 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置のアドレス変換機構に関する。
情報処理装置の中央処理装置上で、仮想記憶装置を用い
てタスクを実行する際、データ又は命令のアドレスは、
それぞれの仮想記憶アドレスから実記憶アドレスにアド
レス変換される。このアドレス変換は変換テーブル上の
テーブル情報に基いて行われるので、複数のタスクを実
行しようとすると、通常、複数のテーブル情報が必要で
ある。
てタスクを実行する際、データ又は命令のアドレスは、
それぞれの仮想記憶アドレスから実記憶アドレスにアド
レス変換される。このアドレス変換は変換テーブル上の
テーブル情報に基いて行われるので、複数のタスクを実
行しようとすると、通常、複数のテーブル情報が必要で
ある。
今、あるタスクを実行中にアドレス変換を行う場合には
、現在変換テーブル上にセットされているテーブル情報
が現在実行中のタスクのものであるかどうかを識別し、
若し実行中のタスクのものでない場合には、テーブル情
報を実行中のタスクのものに更新しなければならない。
、現在変換テーブル上にセットされているテーブル情報
が現在実行中のタスクのものであるかどうかを識別し、
若し実行中のタスクのものでない場合には、テーブル情
報を実行中のタスクのものに更新しなければならない。
このため、アドレス変換機構には、現在実行中のタスク
を表わすタスク識別子と、現在変換テーブル上にセット
されているテーブル情報がどのタスクに属するものであ
るかを表わすテーブル識別子とが必要である。
を表わすタスク識別子と、現在変換テーブル上にセット
されているテーブル情報がどのタスクに属するものであ
るかを表わすテーブル識別子とが必要である。
従来のアドレス変換機構では、タスク識別子及びテーブ
ル識別子の内容は、各タスク毎に割り当てられた特異な
数値で表わされ、各タスクと１対１に対応していた。
ル識別子の内容は、各タスク毎に割り当てられた特異な
数値で表わされ、各タスクと１対１に対応していた。
上述した従来のアドレス変換機構では、１つのテーブル
識別子の内容は、特定の１つのタスクしか表現できない
、このため、いくつかのタスク間で１つのテーブル情報
を共通で使用しようとする場合、あるタスクを実行する
に当って、テーブル情報を更新する必要がないにも係わ
らず、無駄に更新処理を実行してしまうという欠点があ
った。
識別子の内容は、特定の１つのタスクしか表現できない
、このため、いくつかのタスク間で１つのテーブル情報
を共通で使用しようとする場合、あるタスクを実行する
に当って、テーブル情報を更新する必要がないにも係わ
らず、無駄に更新処理を実行してしまうという欠点があ
った。
本発明のアドレス変換機構は、
仮想記憶装置を用いて複数のタスクが実行される情報処
理装置の中央処理装置上で、変換テーブルを介して仮想
記憶アドレスを実記憶アドレスへ変換するアドレス変換
機構において、 実行中のタスクをビットで表わすタスク識別手段と、 前記変換テーブル上のテーブル情報がどのタスクに属す
るかを前記タスク識別手段と同じビットで表わすテーブ
ル識別手段と、 アドレスを読み込んだ際、前記タスク識別手段の各ビッ
トと前記テーブル識別手段の各ビットとを比較し、前記
タスク識別手段のビットがセットされているにもかかわ
らず前記テーブル識別手段のビットがセットされていな
い時にのみ前記テーブル情報を更新する処理へ制御を移
す手段とを有している。
理装置の中央処理装置上で、変換テーブルを介して仮想
記憶アドレスを実記憶アドレスへ変換するアドレス変換
機構において、 実行中のタスクをビットで表わすタスク識別手段と、 前記変換テーブル上のテーブル情報がどのタスクに属す
るかを前記タスク識別手段と同じビットで表わすテーブ
ル識別手段と、 アドレスを読み込んだ際、前記タスク識別手段の各ビッ
トと前記テーブル識別手段の各ビットとを比較し、前記
タスク識別手段のビットがセットされているにもかかわ
らず前記テーブル識別手段のビットがセットされていな
い時にのみ前記テーブル情報を更新する処理へ制御を移
す手段とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の実施例を示すブロック図である。
実行ユニット２は命令を実行する際、変換テーブル１上
のテーブル情報に従って命令やデータの仮想記憶アドレ
スを実記憶アドレスにアドレス変換する。テーブル識別
子３は現在変換テーブル１上にセットされているテーブ
ル情報がどのタスクに属するものであるかを表わす、タ
スク識別子４は実行ユニット２が現在実行中のタスクを
表わす。テーブル識別子３及びタスク識別子４は、各々
、中央処理装置上で実行するタスクの数ｎと同じ桁数（
９桁）のビットからなり、１ビツト毎に１タスクが対応
している。且つ、テーブル識別子３とタスク識別子４は
同じビットで同じタスクを表している。
のテーブル情報に従って命令やデータの仮想記憶アドレ
スを実記憶アドレスにアドレス変換する。テーブル識別
子３は現在変換テーブル１上にセットされているテーブ
ル情報がどのタスクに属するものであるかを表わす、タ
スク識別子４は実行ユニット２が現在実行中のタスクを
表わす。テーブル識別子３及びタスク識別子４は、各々
、中央処理装置上で実行するタスクの数ｎと同じ桁数（
９桁）のビットからなり、１ビツト毎に１タスクが対応
している。且つ、テーブル識別子３とタスク識別子４は
同じビットで同じタスクを表している。
現在変換テーブル１上にセットされているテーブル情報
がどのタスクに属するか及び実行ユニ・ント２が現在ど
のタスクを実行中であるかは、テーブル識別子３及びタ
スク識別子４の各桁のビットがＯ“か１′′かによって
表わすことができる。
がどのタスクに属するか及び実行ユニ・ント２が現在ど
のタスクを実行中であるかは、テーブル識別子３及びタ
スク識別子４の各桁のビットがＯ“か１′′かによって
表わすことができる。
論理回路９は、実行ユニット２があるタスクを実行中に
アドレスを読み込む際、テーブル識別子３とタスク識別
子４の対応するビットを論理演算して、現在変換テーブ
ル１上にセットされているテーブル情報が、実行ユニッ
ト２が現在実行中のタスクに属するものかどうかを判定
し、テーブル情報の更新処理が必要な時にのみトラップ
信号を命令シーケンサ５に送る。
アドレスを読み込む際、テーブル識別子３とタスク識別
子４の対応するビットを論理演算して、現在変換テーブ
ル１上にセットされているテーブル情報が、実行ユニッ
ト２が現在実行中のタスクに属するものかどうかを判定
し、テーブル情報の更新処理が必要な時にのみトラップ
信号を命令シーケンサ５に送る。
命令シーケンサ５は論理回路９からのトラップ信号を受
けた場合には実行ユニット２に命令の実行中断を指令し
、テーブル情報を更新する処理へ制御を移す。
けた場合には実行ユニット２に命令の実行中断を指令し
、テーブル情報を更新する処理へ制御を移す。
ここで、テーブル情報の更新処理とは、命令シーケンサ
５が、メモリ６上に保持された実行中のタスク専用のテ
ーブル情報をバス７からバスインターフェイス８を通し
て変換テーブル１にセットすると共に、そのテーブル情
報がどのタスクに属するかをテーブル識別子３にセット
することである。
５が、メモリ６上に保持された実行中のタスク専用のテ
ーブル情報をバス７からバスインターフェイス８を通し
て変換テーブル１にセットすると共に、そのテーブル情
報がどのタスクに属するかをテーブル識別子３にセット
することである。
次に、テーブル識別子３．タスク識別子４及び論理回路
９の動作について説明する。なお、論理回路９がトラッ
プ信号を送出した後のテーブル情報の更新処理について
は公知の技術であるので説明を省略する。
９の動作について説明する。なお、論理回路９がトラッ
プ信号を送出した後のテーブル情報の更新処理について
は公知の技術であるので説明を省略する。
まず、ある１つのタスクについて、テーブル識別子３上
でこのタスクを表わすビット及びタスク識別子４上のこ
れと対応するビットを考える。この時、おのおのの識別
子のビット及びテーブル情報の更新処理の要否について
次のように定義する。
でこのタスクを表わすビット及びタスク識別子４上のこ
れと対応するビットを考える。この時、おのおのの識別
子のビット及びテーブル情報の更新処理の要否について
次のように定義する。
（１）テーブル識別子のビットについて。
” １ ”・・・テーブル情報がこのタスクに属する。
” ｏ ”・・・テーブル情報がこのタスクに属さない
（２）タスク識別子のビットについて。
“１″・・・実行ユニット２がこのタスクを実行中であ
る。
る。
” ｏ ”・・・実行ユニット２がこのタスクを非実行
中である。
中である。
（３）テーブル情報の更新処理の要否について。
“′１”・・・テーブル情報の更新処理を必要とする。
” ｏ ”・・・テーブル情報の更新処理を必要としな
い。
い。
このように定義すると、テーブル情報の更新処理を必要
とするのは実行ユニット２がこのタスクを実行中で且つ
変換テーブル１上にセットされたテーブル情報がこのタ
スクに属さない場合だけであるので、タスク識別子のビ
ットが１″′で且つテーブル識別子のビットが°“０“
′の時だけテーブル情報の更新処理の要否が“１”とな
り、他の場合は全て“０″である。以上の論理関係は、
第２図（ａ）のように表わされる。
とするのは実行ユニット２がこのタスクを実行中で且つ
変換テーブル１上にセットされたテーブル情報がこのタ
スクに属さない場合だけであるので、タスク識別子のビ
ットが１″′で且つテーブル識別子のビットが°“０“
′の時だけテーブル情報の更新処理の要否が“１”とな
り、他の場合は全て“０″である。以上の論理関係は、
第２図（ａ）のように表わされる。
第２図（ａ）で表わされる論理関係は、一般に入力をＡ
及びＢ、出力をＸとした時、第２図（ｂ）に示す真理値
表で表わされるように、入力Ａの否定ＡとＢの論理積回
路で実現できる。
及びＢ、出力をＸとした時、第２図（ｂ）に示す真理値
表で表わされるように、入力Ａの否定ＡとＢの論理積回
路で実現できる。
本実施例では、第２図の論理回路９に示すように、前述
の入力Ａにテーブル識別子３の出力を、又、入力Ｂにタ
スク識別子４の出力を対応させることにより、実行ユニ
ット２があるタスクを実行中で且つテーブル情報がこの
タスクに属さない時にだけテーブル情報の更新処理が行
われる。
の入力Ａにテーブル識別子３の出力を、又、入力Ｂにタ
スク識別子４の出力を対応させることにより、実行ユニ
ット２があるタスクを実行中で且つテーブル情報がこの
タスクに属さない時にだけテーブル情報の更新処理が行
われる。
次に、複数のタスクについて考える。この場合は、テー
ブル識別子３とタスク識別子４の全ての対応するビット
毎に、個々に、前述した論理演算を実行する。この結果
、全ビットの演算結果が“０″の時はテーブル情報の更
新は不要である。
ブル識別子３とタスク識別子４の全ての対応するビット
毎に、個々に、前述した論理演算を実行する。この結果
、全ビットの演算結果が“０″の時はテーブル情報の更
新は不要である。
しかし、どれか１つのビットでも演算結果に“１″があ
ればテーブル情報の更新処理が必要であるり、トラップ
信号が送出されなければならない。
ればテーブル情報の更新処理が必要であるり、トラップ
信号が送出されなければならない。
この論理関係は、前述したテーブル識別子３とタスク識
別子４の対応する各ビット毎の論理演算結果の論理和で
表わされ、第２図の論理回路９で示すような論理和回路
で実現できる。
別子４の対応する各ビット毎の論理演算結果の論理和で
表わされ、第２図の論理回路９で示すような論理和回路
で実現できる。
以上の説明から明らかなように、テーブル識別子３．タ
スク識別子４及び論理回路９を第２図で示すように構成
した本実施例では、１つのテーブル情報を複数のタスク
で共通に使用する場合、現在変換テーブル１上にセット
されているテーブル情報が、実行ユニット２が現在実行
中のタスクに属していない時にのみテーブル情報の更新
処理が行われる。
スク識別子４及び論理回路９を第２図で示すように構成
した本実施例では、１つのテーブル情報を複数のタスク
で共通に使用する場合、現在変換テーブル１上にセット
されているテーブル情報が、実行ユニット２が現在実行
中のタスクに属していない時にのみテーブル情報の更新
処理が行われる。
以上説明したように本発明では、タスク識別子及びテー
ブル識別子の内容が、１ビツトに１タスクが対応して表
わされる。
ブル識別子の内容が、１ビツトに１タスクが対応して表
わされる。
従って、あるテーブル情報が複数のタスクに属している
場合でも、テーブル識別子上でそれらのタスクに対応す
るビットをセットすることによって、そのテーブル情報
が属する複数のタスクを表わすことができる。
場合でも、テーブル識別子上でそれらのタスクに対応す
るビットをセットすることによって、そのテーブル情報
が属する複数のタスクを表わすことができる。
このため、実行ユニットがタスクを実行する際に、テー
ブル識別子の内容とタスク識別子の内容とを比較するこ
とによって、変換テーブル上にセットされているテーブ
ル情報が、現在実行中のタスクに属さない時にだけテー
ブル情報の更新処理が行われるようにできる。
ブル識別子の内容とタスク識別子の内容とを比較するこ
とによって、変換テーブル上にセットされているテーブ
ル情報が、現在実行中のタスクに属さない時にだけテー
ブル情報の更新処理が行われるようにできる。
従って、テーブル情報の更新処理をする必要がないにも
係わらず、無駄に更新処理が実行されてしまうという従
来のアドレス変換機構のもつ欠点を除去することができ
る。
係わらず、無駄に更新処理が実行されてしまうという従
来のアドレス変換機構のもつ欠点を除去することができ
る。
第１図は本発明によるアドレス変換機構の実施例を示す
ブロック図、第２図（ａ）及び（ｂ）は本発明の実施例
のテーブル識別子の内容とタスク識別子の内容の論理関
係を表わす図である。 １・・・変換テーブル、２・・・実行ユニット、３・・
・テーブル識別子、４・・・タスク識別子、５・・・命
令シーケンサ、６・・・メモリ、７・・・バス、８・・
・バスインターフェイス、９・・・論理回路。
ブロック図、第２図（ａ）及び（ｂ）は本発明の実施例
のテーブル識別子の内容とタスク識別子の内容の論理関
係を表わす図である。 １・・・変換テーブル、２・・・実行ユニット、３・・
・テーブル識別子、４・・・タスク識別子、５・・・命
令シーケンサ、６・・・メモリ、７・・・バス、８・・
・バスインターフェイス、９・・・論理回路。
Claims (1)
- 【特許請求の範囲】 仮想記憶装置を用いて複数のタスクが実行される情報
処理装置の中央処理装置上で、変換テーブルを介して仮
想記憶アドレスを実記憶アドレスへ変換するアドレス変
換機構において、 実行中のタスクをビットで表わすタスク識別手段と、 前記変換テーブル上のテーブル情報がどのタスクに属す
るかを前記タスク識別手段と同じビットで表わすテーブ
ル識別手段と、 アドレスを読み込んだ際、前記タスク識別手段の各ビッ
トと前記テーブル識別手段の各ビットとを比較し、前記
タスク識別手段のビットがセットされているにもかかわ
らず前記テーブル識別手段のビットがセットされていな
い時にのみ前記テーブル情報を更新する処理へ制御を移
す手段とを有することを特徴とするアドレス変換機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001837A JPH03204744A (ja) | 1990-01-08 | 1990-01-08 | アドレス変換機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001837A JPH03204744A (ja) | 1990-01-08 | 1990-01-08 | アドレス変換機構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03204744A true JPH03204744A (ja) | 1991-09-06 |
Family
ID=11512672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001837A Pending JPH03204744A (ja) | 1990-01-08 | 1990-01-08 | アドレス変換機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03204744A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009064462A (ja) * | 2008-10-27 | 2009-03-26 | Toshiba Corp | マイクロプロセッサ |
| US7673155B2 (en) | 2001-09-28 | 2010-03-02 | Kabushiki Kaisha Toshiba | Microprocessor with improved task management and table management mechanism |
-
1990
- 1990-01-08 JP JP2001837A patent/JPH03204744A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7673155B2 (en) | 2001-09-28 | 2010-03-02 | Kabushiki Kaisha Toshiba | Microprocessor with improved task management and table management mechanism |
| JP2009064462A (ja) * | 2008-10-27 | 2009-03-26 | Toshiba Corp | マイクロプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| JP4801605B2 (ja) | Ｓｉｍｄ型マイクロプロセッサ | |
| EP0077619B1 (en) | Data-packet driven digital computer | |
| JPH05127926A (ja) | タスク制御装置 | |
| EP0660229B1 (en) | Method and apparatus for modifying the contents of a register | |
| JPH02162422A (ja) | 優先ブランチ機構を備えたデータ処理システム | |
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JP2556083B2 (ja) | 複合演算パイプライン回路 | |
| JPH025104A (ja) | 演算処理装置 | |
| JPS6327746B2 (ja) | ||
| GB2107497A (en) | Digital computers | |
| JPH0399321A (ja) | 命令制御方式 | |
| JPS6362065A (ja) | デ−タ転送制御方式 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPS61240333A (ja) | 入出力割込処理方式 | |
| JPH01113806A (ja) | シーケンス制御装置 | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JPS6057440A (ja) | 情報処理装置 | |
| JPH05324534A (ja) | Ｄｍａ転送方式 | |
| JPH04170653A (ja) | キャッシュメモリシステム | |
| KR19980073799A (ko) | 프로그래머블 로직 콘트롤러 로더의 디바이스 판별방법 | |
| JPH04293159A (ja) | ベクトルデータ処理装置 | |
| JPH0468459A (ja) | ディジタル信号処理装置 | |
| JPS6367635A (ja) | マイクロプログラム制御装置 |