JPH03105646A - 二重化装置におけるメモリ書込み回路 - Google Patents
二重化装置におけるメモリ書込み回路Info
- Publication number
- JPH03105646A JPH03105646A JP1245522A JP24552289A JPH03105646A JP H03105646 A JPH03105646 A JP H03105646A JP 1245522 A JP1245522 A JP 1245522A JP 24552289 A JP24552289 A JP 24552289A JP H03105646 A JPH03105646 A JP H03105646A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- package
- memory write
- notice signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 51
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims description 2
- 238000005070 sampling Methods 0.000 claims 1
- 238000012795 verification Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は二重化装置におけるメモリ書込み回路に関する
． 〔従来の技術〕 従来、この種の二重化装置では、運用系装置，予備系装
置のパッケージ間に検証ビットを設け、運用系側に検証
ピットジェネレー夕を、また予備系側に検証ピットチェ
ッカを設け、エラーが検出されたときはそのデータを予
備系のメモリに書き込まないようになっていた． 〔発明が解決しようとする課題〕 上述した従来の二重化装置におけるメモリ書込み回路で
は、検証ビットのチェックによってエラーが検出されな
い限り予備系のメモリにデータを書き込むことになって
いるので、検証ビットのチェックでは検出しきれないよ
うなエラーが起こると、データはそのまま予備系のメモ
リに書き込まれてしまうという欠点がある． 〔課題を解決するための手段〕 本発明の二重化装置におけるメモリ書込み回路は、運用
系，予備系の各メモリが同期方式をとる二重化装置にお
いて、パッケージの抜取り操作に連動してパッケージ抜
取り予告信号を発生する予告信号発生装置と、メモリ書
込み時間中に前記パッケージ抜取り予告信号が発生した
ときメモリ書込み信号のリセットをそのメモリ書込み終
了まで遅らせるディレイフリップフロップと、前記パッ
ケージ抜取り予告信号の発生がメモリ書込み時間中か否
かを選択するセレクタとを備え、前記メモリ書込み時間
中に前記パッケージ抜取り予告信号が発生したときはメ
モリの書込みを許可しその書込みサイクルが終了した時
点でメモリ書込みを禁止することを特徴する。
． 〔従来の技術〕 従来、この種の二重化装置では、運用系装置，予備系装
置のパッケージ間に検証ビットを設け、運用系側に検証
ピットジェネレー夕を、また予備系側に検証ピットチェ
ッカを設け、エラーが検出されたときはそのデータを予
備系のメモリに書き込まないようになっていた． 〔発明が解決しようとする課題〕 上述した従来の二重化装置におけるメモリ書込み回路で
は、検証ビットのチェックによってエラーが検出されな
い限り予備系のメモリにデータを書き込むことになって
いるので、検証ビットのチェックでは検出しきれないよ
うなエラーが起こると、データはそのまま予備系のメモ
リに書き込まれてしまうという欠点がある． 〔課題を解決するための手段〕 本発明の二重化装置におけるメモリ書込み回路は、運用
系，予備系の各メモリが同期方式をとる二重化装置にお
いて、パッケージの抜取り操作に連動してパッケージ抜
取り予告信号を発生する予告信号発生装置と、メモリ書
込み時間中に前記パッケージ抜取り予告信号が発生した
ときメモリ書込み信号のリセットをそのメモリ書込み終
了まで遅らせるディレイフリップフロップと、前記パッ
ケージ抜取り予告信号の発生がメモリ書込み時間中か否
かを選択するセレクタとを備え、前記メモリ書込み時間
中に前記パッケージ抜取り予告信号が発生したときはメ
モリの書込みを許可しその書込みサイクルが終了した時
点でメモリ書込みを禁止することを特徴する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す二重化装置のブロック
図である。
図である。
第１図において、本実施例の二重化装置は現用？パッケ
ージ１と予備系パッケージ２とで二重化楕戒され、現用
系パッケージ１のメモリ（以下ＭＥＭ）１１と予備系パ
ッケージ２のＭＥＭ２ １はバスによって接続され同期
方式がとられている。
ージ１と予備系パッケージ２とで二重化楕戒され、現用
系パッケージ１のメモリ（以下ＭＥＭ）１１と予備系パ
ッケージ２のＭＥＭ２ １はバスによって接続され同期
方式がとられている。
現用パッケージｌはＣＰＵ１２と、パッケージの抜取り
操作に連動してパッケージ抜取り予告信号（以下信号ａ
〉を発生する予告信号発生装置（以下ＧＥＮ）１３と、
デイレイフリップフロツプ（以下ＦＦ）１４と、セレク
タ（以下ＳＥＬ）ｌ５と、信号ａとＣＰＵ１２からのメ
モリ書込み信号（以下信号Ｗ）とによりＦＦ１４をセッ
トするアンドゲート１６と、オアゲート１７とを備えて
いる。
操作に連動してパッケージ抜取り予告信号（以下信号ａ
〉を発生する予告信号発生装置（以下ＧＥＮ）１３と、
デイレイフリップフロツプ（以下ＦＦ）１４と、セレク
タ（以下ＳＥＬ）ｌ５と、信号ａとＣＰＵ１２からのメ
モリ書込み信号（以下信号Ｗ）とによりＦＦ１４をセッ
トするアンドゲート１６と、オアゲート１７とを備えて
いる。
続いて本実施例の動作について説明する。
ＣＰＵ１２から出力される信号Ｗはｒ■，で書き込みを
行う信号であり、信号ａは「０」から「１」に変わるこ
とでパッケージ抜取りを予告する信号である．ＦＦ１４
はメモリ書込み時間中に信号ａが発生したときメモリ書
込みを許可し、その書込みサイクルが終了した時点でメ
モリ書込みを禁止する。ＳＥＬ１５はメモリ書込み時間
中か否かを判別選択するセレクタで、信号Ｗをセレクト
端子Ｓに入力し、メモリ書込み時間中はＦＦ１４の出力
Ｑを、またその他の時間中は信号ａを選択して出力信号
Ｙを出力する。オアゲート１７はＳＥＬ１５の出力信号
Ｙと信号Ｗとの論埋相をとって論理和信号（以下信号ｂ
）をＭＥＭＩＩ，２１へ出力する． メモリ書込み時間でないとき、即ち信号Ｗが「１」のと
き、ＳＥＬ１５は信号ａをそのまま出力するので予備系
パッケージ２への信号ｂはパッケージ抜取りの予告発生
と同時にｒｌＪに固定され、それ以降はメモリ書込みを
禁止する。
行う信号であり、信号ａは「０」から「１」に変わるこ
とでパッケージ抜取りを予告する信号である．ＦＦ１４
はメモリ書込み時間中に信号ａが発生したときメモリ書
込みを許可し、その書込みサイクルが終了した時点でメ
モリ書込みを禁止する。ＳＥＬ１５はメモリ書込み時間
中か否かを判別選択するセレクタで、信号Ｗをセレクト
端子Ｓに入力し、メモリ書込み時間中はＦＦ１４の出力
Ｑを、またその他の時間中は信号ａを選択して出力信号
Ｙを出力する。オアゲート１７はＳＥＬ１５の出力信号
Ｙと信号Ｗとの論埋相をとって論理和信号（以下信号ｂ
）をＭＥＭＩＩ，２１へ出力する． メモリ書込み時間でないとき、即ち信号Ｗが「１」のと
き、ＳＥＬ１５は信号ａをそのまま出力するので予備系
パッケージ２への信号ｂはパッケージ抜取りの予告発生
と同時にｒｌＪに固定され、それ以降はメモリ書込みを
禁止する。
メモリ書込み時間中はＦＦ１４の出力ＱがＳＥＬ１５の
出力信号Ｙになるので、信号ａが「Ｏ」の間は出力信号
Ｙも「Ｏ」で、予備系パッケージ２への信号ｂは信号Ｗ
と同じである。しかし、メモリ書込み時間中に信号ａが
「１」に変わると、即ちパッケージ抜取り予告が発生す
ると、ＦＦ１４の出力Ｑは信号Ｗの立ち上がりを待って
「０」から「１」へ変化するので、信号Ｗのパルス幅は
短縮されることなくそのまま予備系パッケージ２への信
号ｂに現れ、更にそれ以降の予備系パッケージ２へのメ
モリ書込みは禁止される。
出力信号Ｙになるので、信号ａが「Ｏ」の間は出力信号
Ｙも「Ｏ」で、予備系パッケージ２への信号ｂは信号Ｗ
と同じである。しかし、メモリ書込み時間中に信号ａが
「１」に変わると、即ちパッケージ抜取り予告が発生す
ると、ＦＦ１４の出力Ｑは信号Ｗの立ち上がりを待って
「０」から「１」へ変化するので、信号Ｗのパルス幅は
短縮されることなくそのまま予備系パッケージ２への信
号ｂに現れ、更にそれ以降の予備系パッケージ２へのメ
モリ書込みは禁止される。
また、メモリ書込み時間外に信号ａが「１』に変わると
、ＦＦ１４はセットされて、これ以降、予備系パッケー
ジ２への信号ｂはｒｌＪに固定される． 〔発明の効果〕 以上説明したように本発明は、運用系，予備系の各メモ
リが同期方式をとる二重化装置において運用系装置のパ
ッケージを運用中に抜き取る場合、メモリ書込み中にパ
ッケージ抜取り予告信号が発生したときはメモリの書込
みを許可しその書込みサイクルが終了した時点でメモリ
書込みを禁止し、また、メモリ書込みサイクルでないと
きに予告信号が発生したときはその時点からその後のメ
モリ書込みを禁止することにより、予備系パッケージの
メモリへの誤書込みを防止する効果がある。
、ＦＦ１４はセットされて、これ以降、予備系パッケー
ジ２への信号ｂはｒｌＪに固定される． 〔発明の効果〕 以上説明したように本発明は、運用系，予備系の各メモ
リが同期方式をとる二重化装置において運用系装置のパ
ッケージを運用中に抜き取る場合、メモリ書込み中にパ
ッケージ抜取り予告信号が発生したときはメモリの書込
みを許可しその書込みサイクルが終了した時点でメモリ
書込みを禁止し、また、メモリ書込みサイクルでないと
きに予告信号が発生したときはその時点からその後のメ
モリ書込みを禁止することにより、予備系パッケージの
メモリへの誤書込みを防止する効果がある。
第１図は本発明の一実施例を示す二重化装置のブロック
図である．
図である．
Claims (1)
- 運用系、予備系の各メモリが同期方式をとる二重化装置
において、パッケージの抜取り操作に連動してパッケー
ジ抜取り予告信号を発生する予告信号発生装置と、メモ
リ書込み時間中に前記パッケージ抜取り予告信号が発生
したときメモリ書込み信号のリセットをそのメモリ書込
み終了まで遅らせるディレイフリップフロップと、前記
パッケージ抜取り予告信号の発生がメモリ書込み時間中
か否かを選択するセレクタとを備え、前記メモリ書込み
時間中に前記パッケージ抜取り予告信号が発生したとき
はメモリの書込みを許可しその書込みサイクルが終了し
た時点でメモリ書込みを禁止することを特徴する二重化
装置におけるメモリ書込み回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1245522A JPH03105646A (ja) | 1989-09-20 | 1989-09-20 | 二重化装置におけるメモリ書込み回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1245522A JPH03105646A (ja) | 1989-09-20 | 1989-09-20 | 二重化装置におけるメモリ書込み回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03105646A true JPH03105646A (ja) | 1991-05-02 |
Family
ID=17134937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1245522A Pending JPH03105646A (ja) | 1989-09-20 | 1989-09-20 | 二重化装置におけるメモリ書込み回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03105646A (ja) |
-
1989
- 1989-09-20 JP JP1245522A patent/JPH03105646A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0481932A (ja) | 割込みコントローラ | |
| US6877113B2 (en) | Break determining circuit for a debugging support unit in a semiconductor integrated circuit | |
| JPH03105646A (ja) | 二重化装置におけるメモリ書込み回路 | |
| JPH096725A (ja) | 非同期データ転送受信装置 | |
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| JP2713317B2 (ja) | ディスク装置における電源瞬断時の書き込みデータ保護方式 | |
| JP2600376B2 (ja) | メモリ制御装置 | |
| JP2979918B2 (ja) | 割り込み検出回路 | |
| JPS5823680B2 (ja) | 記憶装置制御方式 | |
| JPH02210515A (ja) | システムのリセット方式 | |
| JPH01175045A (ja) | アドレスマッチ検出方法 | |
| JPH05100900A (ja) | 情報処理装置 | |
| JPH06324956A (ja) | データ処理装置 | |
| JPS63123140A (ja) | 履歴情報記憶装置 | |
| JPS61285558A (ja) | デ−タ処理装置 | |
| JPS59125453A (ja) | リトライ方式 | |
| JPS6010379A (ja) | デ−タ処理システムのデ−タ転送方式 | |
| JPH0594325A (ja) | 監視制御装置 | |
| JPS61104387A (ja) | 磁気バブルメモリ制御装置 | |
| JP2005228188A (ja) | 情報処理システム | |
| JPS6213702B2 (ja) | ||
| JPS63278156A (ja) | メモリ書込制御回路 | |
| JPH01169566A (ja) | リセット回路 | |
| JPS6175445A (ja) | 記憶制御方式 | |
| JPS62140152A (ja) | メモリ診断方式 |