JPH03105924A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03105924A JPH03105924A JP1241970A JP24197089A JPH03105924A JP H03105924 A JPH03105924 A JP H03105924A JP 1241970 A JP1241970 A JP 1241970A JP 24197089 A JP24197089 A JP 24197089A JP H03105924 A JPH03105924 A JP H03105924A
- Authority
- JP
- Japan
- Prior art keywords
- ccb
- chip
- substrate
- bumps
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置に関し、特にＣＣ Ｂ（
Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｂｏｎｄｉ
ｎｇ） バンプを介して半導体チップを基板に実装す
るフリップチップ方式の半導体集積回路装置に適用して
有効な技術に関するものである。
Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｂｏｎｄｉ
ｎｇ） バンプを介して半導体チップを基板に実装す
るフリップチップ方式の半導体集積回路装置に適用して
有効な技術に関するものである。
ゲートアレイやマイクロコンビ二一夕などの論理ＬＳＩ
においては、集積回路の多機能化、高密度化に伴い、外
部回路との接続を行う端子（入出力ビン）の数が急速に
増大し、半導体チップの周辺部に設けたボンディングパ
ッドにワイヤを接続して外部回路との接続を行うワイヤ
ボンディング方式が限界に達している。またワイヤボン
ディング方式は、内部領域の配線を周辺部のボンディン
グバッドまで引き回すので配線長が長くなり、信号伝達
速度が遅延する欠点があるため、高速動作が要求される
論理ＬＳＩの実装方式としては不向きである。
においては、集積回路の多機能化、高密度化に伴い、外
部回路との接続を行う端子（入出力ビン）の数が急速に
増大し、半導体チップの周辺部に設けたボンディングパ
ッドにワイヤを接続して外部回路との接続を行うワイヤ
ボンディング方式が限界に達している。またワイヤボン
ディング方式は、内部領域の配線を周辺部のボンディン
グバッドまで引き回すので配線長が長くなり、信号伝達
速度が遅延する欠点があるため、高速動作が要求される
論理ＬＳＩの実装方式としては不向きである。
これらの理由から、集積回路の最上層配線に半田などで
構或されたＣＣＢバンプ（Ｂｕｍｐ，突起電極）を接合
し、このＣＣＢバンプを介して半導体チップを基板に実
装する、いわゆるフリップチップ方式が注目されている
。このフリップチップ方式は、チップの周辺部のみなら
ず、内部領域にも端子を設けることができるので、チッ
プの多ピン化を促進することができる利点がある。また
フリップチップ方式は、ワイヤボンディング方式に比べ
てチップ上の配線長を短くすることができるので、論理
ＬＳＩの高速化を促進することができる利点がある。な
お、上記フリップチップ方式については、例えばＩＢＭ
社発行、ＭＢＭジャーナル・オブ・リサーチ・アンド・
ディベロップメント，■３巻， Ｎｏ． ３ （ＩＢ！
Ｊ Ｊｏｕｒｎａｌ ｏｆ Ｒｅｓｅａｒｃｈ ａｎｄ
Ｄｅｖｅｌｏｐｍｅｎｔ， ＶＯＩ，１３， ＮＯ．
３）Ｊ Ｐ ２ ３ ９ 〜Ｐ ２ ５ ０に詳細な記
載がある。
構或されたＣＣＢバンプ（Ｂｕｍｐ，突起電極）を接合
し、このＣＣＢバンプを介して半導体チップを基板に実
装する、いわゆるフリップチップ方式が注目されている
。このフリップチップ方式は、チップの周辺部のみなら
ず、内部領域にも端子を設けることができるので、チッ
プの多ピン化を促進することができる利点がある。また
フリップチップ方式は、ワイヤボンディング方式に比べ
てチップ上の配線長を短くすることができるので、論理
ＬＳＩの高速化を促進することができる利点がある。な
お、上記フリップチップ方式については、例えばＩＢＭ
社発行、ＭＢＭジャーナル・オブ・リサーチ・アンド・
ディベロップメント，■３巻， Ｎｏ． ３ （ＩＢ！
Ｊ Ｊｏｕｒｎａｌ ｏｆ Ｒｅｓｅａｒｃｈ ａｎｄ
Ｄｅｖｅｌｏｐｍｅｎｔ， ＶＯＩ，１３， ＮＯ．
３）Ｊ Ｐ ２ ３ ９ 〜Ｐ ２ ５ ０に詳細な記
載がある。
フリップチップ方式の実装工程では、ＣＣＢバンプを介
してチップを基板に実装する際、まずチップマウント装
置を用いてチップを基板の所定箇所に位置決めし、次い
でこの基板をリフロー装置に搬送して不活性雰囲気中で
ＣＣＢバンプを加熱溶融（リフロー）させている。とこ
ろが、基板をチップマウント装置からりフロー装置まで
搬送する間に、基板上に位置決めされたチップが機械的
振動などによって位置ずれを引き起こし、ＣＣＢバンプ
の接続不良が発生するという問題がある。
してチップを基板に実装する際、まずチップマウント装
置を用いてチップを基板の所定箇所に位置決めし、次い
でこの基板をリフロー装置に搬送して不活性雰囲気中で
ＣＣＢバンプを加熱溶融（リフロー）させている。とこ
ろが、基板をチップマウント装置からりフロー装置まで
搬送する間に、基板上に位置決めされたチップが機械的
振動などによって位置ずれを引き起こし、ＣＣＢバンプ
の接続不良が発生するという問題がある。
その対策として、チノプを基板に位置決めする際に、チ
ップをフラックスで基板に仮固定する方法が一部で用い
られているが、この方法は、フラックスがチノブの汚染
源となり易く、チップの電気特性が経時的に劣化すると
いう問題がある。また、チップを基板に位置決めする際
に、チップの裏面から荷重を印加しながらＣＣＢバンプ
をその融点以下の温度で加熱してチノプを基板に仮固定
するという方法もあるが、この方法はチップに機械的な
ダメージが加わるのでチップの電気特性が劣化し易いと
いう問題や、ＣＣＢバンプを加熱する際にその表面が酸
化されてＣＣＢバンプの接合強度が低下するという問題
がある。
ップをフラックスで基板に仮固定する方法が一部で用い
られているが、この方法は、フラックスがチノブの汚染
源となり易く、チップの電気特性が経時的に劣化すると
いう問題がある。また、チップを基板に位置決めする際
に、チップの裏面から荷重を印加しながらＣＣＢバンプ
をその融点以下の温度で加熱してチノプを基板に仮固定
するという方法もあるが、この方法はチップに機械的な
ダメージが加わるのでチップの電気特性が劣化し易いと
いう問題や、ＣＣＢバンプを加熱する際にその表面が酸
化されてＣＣＢバンプの接合強度が低下するという問題
がある。
本発明は上記した問題に着目してなされたものであり、
その目的は、半田バンプの接続信頼性を向上させること
のできる技術を提供することにある。
その目的は、半田バンプの接続信頼性を向上させること
のできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特黴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
要を簡単に説明すれば、次のとおりである。
本願の一発明は、基板上のＣＣＢバンプ当接箇所に凹構
を設けたフリップチップ方式の半導体集積回路装置であ
る。
を設けたフリップチップ方式の半導体集積回路装置であ
る。
上記した手段によれば、チップマウント装置を用いて基
板上にチップを位置決めした後、この基板をリフロー装
置まで搬送する間は、ＣＣＢバンプが基板上に設けた凹
溝によって支持された状態になっているので、搬送時の
機械的振動などによるチップの位置ずれが確実に防止さ
れる。
板上にチップを位置決めした後、この基板をリフロー装
置まで搬送する間は、ＣＣＢバンプが基板上に設けた凹
溝によって支持された状態になっているので、搬送時の
機械的振動などによるチップの位置ずれが確実に防止さ
れる。
以下、実施例を用いて本発明を詳述する。
〔実施例１〕
第ｌ図に示すように、本実施例１の半導体集積回路装置
であるマイクロチップキャリャ（！；ｔｉｃｒｏ Ｃｈ
ｉｐ Ｃａｒｒｉｅｒ；ＭＣＣ） １は、ＣＣＢバン
プ２を介してムライト基板３の主面（上面）のランド４
上に半導体チップ５を接続するとともに、この半導体チ
ップ５を、例えば窒化アルミニウム（Ａ Ｉｒ Ｎ）か
らなるキャップ６で気密封止した構造を有している。上
記キャップ６は、封止用半田７によってムライト基板３
上に接合されている。一方、上記半導体チ／プ５の裏面
（上面）は、伝熱用半田８を介してキャップ６の裏面に
接合されており、これにより、半導体チップ５から発生
する熱がキャップ６を通じて外部に放赦される構造にな
っている。
であるマイクロチップキャリャ（！；ｔｉｃｒｏ Ｃｈ
ｉｐ Ｃａｒｒｉｅｒ；ＭＣＣ） １は、ＣＣＢバン
プ２を介してムライト基板３の主面（上面）のランド４
上に半導体チップ５を接続するとともに、この半導体チ
ップ５を、例えば窒化アルミニウム（Ａ Ｉｒ Ｎ）か
らなるキャップ６で気密封止した構造を有している。上
記キャップ６は、封止用半田７によってムライト基板３
上に接合されている。一方、上記半導体チ／プ５の裏面
（上面）は、伝熱用半田８を介してキャップ６の裏面に
接合されており、これにより、半導体チップ５から発生
する熱がキャップ６を通じて外部に放赦される構造にな
っている。
本実施例ｌのマイクロチソブキャリャ１においては、前
記ムライト基板３の主面のＣＣＢバンプ２が当接される
箇所に凹溝９が設けられており、この凹ａ９の内部に形
或された前記ランド４上にＣＣＢバンプ２が接合されて
いる。このランド４は、例えばＷ（タングステン）から
なる内部配線１０を通じてムライト基板３の裏面（下面
）のランド４と電気的に接続されている。
記ムライト基板３の主面のＣＣＢバンプ２が当接される
箇所に凹溝９が設けられており、この凹ａ９の内部に形
或された前記ランド４上にＣＣＢバンプ２が接合されて
いる。このランド４は、例えばＷ（タングステン）から
なる内部配線１０を通じてムライト基板３の裏面（下面
）のランド４と電気的に接続されている。
このような構戊からなる本実施例１においては、チップ
マウント装置を用いて半導体チップ５をムライト基板３
上に位置決めした後、このムライト基板３をリフロー装
置に搬送する間は、ＣＣＢバンプ２が凹溝９で支持され
た状態になる。これにより、搬送時の機械的振動などに
よってＣＣＢバンプ２がランド４から位置ずれするのを
確実に防止することができるので、ＣＣＢバンプ２の接
続信頼性を向上させることができる。また、凹溝９内に
形或されたランド４上にＣＣＢバンプ２を接合するので
、ＣＣＢバンプ２とランド４との接触面積が大きくなり
、この点からもＣＣＢバンプ２の接続信頼性を向上させ
ることができる。さらに本実施例１では、フラノクスを
用いて半導体チップ５をムライト基仮３上に仮固定しな
いので、フラックスによる半導体チップ５の汚染も生じ
ない。
マウント装置を用いて半導体チップ５をムライト基板３
上に位置決めした後、このムライト基板３をリフロー装
置に搬送する間は、ＣＣＢバンプ２が凹溝９で支持され
た状態になる。これにより、搬送時の機械的振動などに
よってＣＣＢバンプ２がランド４から位置ずれするのを
確実に防止することができるので、ＣＣＢバンプ２の接
続信頼性を向上させることができる。また、凹溝９内に
形或されたランド４上にＣＣＢバンプ２を接合するので
、ＣＣＢバンプ２とランド４との接触面積が大きくなり
、この点からもＣＣＢバンプ２の接続信頼性を向上させ
ることができる。さらに本実施例１では、フラノクスを
用いて半導体チップ５をムライト基仮３上に仮固定しな
いので、フラックスによる半導体チップ５の汚染も生じ
ない。
なお、上記マイクロチップキャリャ１は、第２図に示す
ように、ムライト基板３の下面のランド４に接合したＣ
ＣＢバンプ１２を介してモジュール基板１ｌの主面に実
装される。そこでこの場合は、モジュール基板１ｌの主
面において上記ＣＣＢバンプ１２が当接される箇所に凹
溝１３を設け、この凹溝１３内にランド４を形戊するこ
とにより、チップマウント装置を用いてマイクロチップ
キャリャ１をモジュール基板１１上に位置決めした後、
このモジュール基板１１をリフロー装置に搬送する間は
、ＣＣＢバンプ１２が凹溝ｌ３で支持された状態になる
。これにより、モジュール基板王１をチップマウント装
置からりフロー装置に搬送する間の機械的振動などによ
るマイクロチップヰヤリャ１の位置ずれを確実に防止す
ることができるので、ＣＣＢバンプ１２の接続信頼性を
向上させることができる。
ように、ムライト基板３の下面のランド４に接合したＣ
ＣＢバンプ１２を介してモジュール基板１ｌの主面に実
装される。そこでこの場合は、モジュール基板１ｌの主
面において上記ＣＣＢバンプ１２が当接される箇所に凹
溝１３を設け、この凹溝１３内にランド４を形戊するこ
とにより、チップマウント装置を用いてマイクロチップ
キャリャ１をモジュール基板１１上に位置決めした後、
このモジュール基板１１をリフロー装置に搬送する間は
、ＣＣＢバンプ１２が凹溝ｌ３で支持された状態になる
。これにより、モジュール基板王１をチップマウント装
置からりフロー装置に搬送する間の機械的振動などによ
るマイクロチップヰヤリャ１の位置ずれを確実に防止す
ることができるので、ＣＣＢバンプ１２の接続信頼性を
向上させることができる。
〔実施例２〕
第３図に示すように、本実施例２のマイクロチップキャ
リャ１は、一部のＣＣＢバンプ２ａの径を他のＣＣＢバ
ンプ２の径よりも大きくするとともに、ムライト基板３
の主面上において上記大径のＣＣＢパンブ２ａが当接さ
れる箇所にのみ凹溝ブ２ａの数は、例えば１〜４個程度
でよいが、これに限定されるものではない。
リャ１は、一部のＣＣＢバンプ２ａの径を他のＣＣＢバ
ンプ２の径よりも大きくするとともに、ムライト基板３
の主面上において上記大径のＣＣＢパンブ２ａが当接さ
れる箇所にのみ凹溝ブ２ａの数は、例えば１〜４個程度
でよいが、これに限定されるものではない。
このような構或からなる本実施例２のマイクロチップキ
ャリャ１においても、チップマウント装置を用いて半導
体チップ５をムライト基板３のランド４上に位置決めし
た後、このムライト基板３をリフロー装置に搬送する間
は、大径のＣＣＢバンプ２ａが凹溝９で支持された状態
になるので、搬送時の機賊的振動などによる半導体チッ
プ５の位置ずれを確実に防止することができる。
ャリャ１においても、チップマウント装置を用いて半導
体チップ５をムライト基板３のランド４上に位置決めし
た後、このムライト基板３をリフロー装置に搬送する間
は、大径のＣＣＢバンプ２ａが凹溝９で支持された状態
になるので、搬送時の機賊的振動などによる半導体チッ
プ５の位置ずれを確実に防止することができる。
〔実施例３〕
第４図に示すように、本実施例３のマイクロチップキャ
リャ１は、ムライト基板３の主面上に小形のプラスチッ
ク基板１４を積層し、このプラスチック基板１４の主面
のランド４上にＣＣＢバンプ２を介して半導体チップ５
を接続する構或になっている。上記プラスチック基板１
４は、マイクロチソブキャリャ１の配線密度を大きくす
るためのものであり、前記ランド４とムライト基板３の
内部配線１０とは、このプラスチック基板１４の図示し
ない内部配線を通じて電気的に接続されている。そして
、上記プラスチック基１ｆｌ４の主面上においてＣＣＢ
バンプ２が当接される箇所には凹溝９が設けられ、この
凹溝９の内部に前記ランド４が形成されている。従って
、本実施例３のマイクロチップキャリャ１においても、
チップマウント装置を用いて半導体チップ５をプラスチ
ック基板ｌ４の主面上に位置決めした後、これをリフロ
ー装置に搬送する間は、ＣＣＢバンプ２が凹溝９で支持
された状態になっているいるので、搬送時の機械的振動
などによる半導体チップ５の位置ずれを確実に防止する
ことができる。
リャ１は、ムライト基板３の主面上に小形のプラスチッ
ク基板１４を積層し、このプラスチック基板１４の主面
のランド４上にＣＣＢバンプ２を介して半導体チップ５
を接続する構或になっている。上記プラスチック基板１
４は、マイクロチソブキャリャ１の配線密度を大きくす
るためのものであり、前記ランド４とムライト基板３の
内部配線１０とは、このプラスチック基板１４の図示し
ない内部配線を通じて電気的に接続されている。そして
、上記プラスチック基１ｆｌ４の主面上においてＣＣＢ
バンプ２が当接される箇所には凹溝９が設けられ、この
凹溝９の内部に前記ランド４が形成されている。従って
、本実施例３のマイクロチップキャリャ１においても、
チップマウント装置を用いて半導体チップ５をプラスチ
ック基板ｌ４の主面上に位置決めした後、これをリフロ
ー装置に搬送する間は、ＣＣＢバンプ２が凹溝９で支持
された状態になっているいるので、搬送時の機械的振動
などによる半導体チップ５の位置ずれを確実に防止する
ことができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例１〜３に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例１〜３に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。
ムライト基板あるいはプラスチック基板の主面上に設け
る凹溝の形状は、前記実施例ｌ〜３に示すような形状に
限定されるものではなく、例えばＵ形やＶ形の断面形状
を有する凹溝であってもよい。
る凹溝の形状は、前記実施例ｌ〜３に示すような形状に
限定されるものではなく、例えばＵ形やＶ形の断面形状
を有する凹溝であってもよい。
前記実施例１〜３では、本発明をマイクロチップキャリ
ャに適用した場合について説明したが、これに限定され
るものではなく、ＣＣＢバンプを介して半導体チップを
各種基板に実装するフリップチップ方式の半導体集積回
路装置全般に適用することができる。
ャに適用した場合について説明したが、これに限定され
るものではなく、ＣＣＢバンプを介して半導体チップを
各種基板に実装するフリップチップ方式の半導体集積回
路装置全般に適用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
フリップチップ方式の半導体集積回路装置において、基
板上のＣＣＢバンプが当接される箇所に凹溝を設けるこ
とにより、チップマウント装置を用いて半導体チップを
基板上に位置決めした後、この基板をリフロー装置に搬
送する間は、ＣＣＢバンプが前記凹溝によって支持され
た状響になるので、搬送時の機械的振動などによる半導
体チップの位置ずれを確実に防止することができる。
板上のＣＣＢバンプが当接される箇所に凹溝を設けるこ
とにより、チップマウント装置を用いて半導体チップを
基板上に位置決めした後、この基板をリフロー装置に搬
送する間は、ＣＣＢバンプが前記凹溝によって支持され
た状響になるので、搬送時の機械的振動などによる半導
体チップの位置ずれを確実に防止することができる。
第１図は、本発明の一実施例である半導体集積回路装置
の要部断面図、 第２図は、この半導体集積回路装置をモジュール基板に
実装した状態を示す要部断面図、第３図は、本発明の他
の実施例である半導体集積回路装置の要部断面図、 第４図は、本発明のさらに他の実施例である半導体集積
回路装置の要部断面図である。 １・・・マイクロチップキャリャ、２．２ａ，１２・・
・ＣＣＢバンプ、３・・・ムライト基板、４・・・ラン
ド、５・・・半導体チップ、６・・・キャップ、７・・
・封止用半田、８・・・伝熱用半田、９，ｌ３・・・凹
溝、１ｏ・・・内部配線、１１・・・モジュール基板、
１４・・・プラスチック基板。
の要部断面図、 第２図は、この半導体集積回路装置をモジュール基板に
実装した状態を示す要部断面図、第３図は、本発明の他
の実施例である半導体集積回路装置の要部断面図、 第４図は、本発明のさらに他の実施例である半導体集積
回路装置の要部断面図である。 １・・・マイクロチップキャリャ、２．２ａ，１２・・
・ＣＣＢバンプ、３・・・ムライト基板、４・・・ラン
ド、５・・・半導体チップ、６・・・キャップ、７・・
・封止用半田、８・・・伝熱用半田、９，ｌ３・・・凹
溝、１ｏ・・・内部配線、１１・・・モジュール基板、
１４・・・プラスチック基板。
Claims (1)
- 【特許請求の範囲】 １、ＣＣＢバンプを介して半導体チップを基板に実装し
た半導体集積回路装置であって、前記基板上においてＣ
ＣＢバンプが当接される箇所に凹溝を設けたことを特徴
とする半導体集積回路装置。 ２、前記ＣＣＢバンプの一部が他のＣＣＢバンプよりも
大径をなし、前記基板上において前記大径のＣＣＢバン
プが当接される箇所に凹溝を設けたことを特徴とする請
求項１記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241970A JPH03105924A (ja) | 1989-09-20 | 1989-09-20 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241970A JPH03105924A (ja) | 1989-09-20 | 1989-09-20 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03105924A true JPH03105924A (ja) | 1991-05-02 |
Family
ID=17082294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241970A Pending JPH03105924A (ja) | 1989-09-20 | 1989-09-20 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03105924A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980044255A (ko) * | 1996-12-06 | 1998-09-05 | 황인길 | 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 |
| US5990546A (en) * | 1994-12-29 | 1999-11-23 | Nitto Denko Corporation | Chip scale package type of semiconductor device |
| US6288451B1 (en) * | 1998-06-24 | 2001-09-11 | Vanguard International Semiconductor Corporation | Flip-chip package utilizing a printed circuit board having a roughened surface for increasing bond strength |
-
1989
- 1989-09-20 JP JP1241970A patent/JPH03105924A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5990546A (en) * | 1994-12-29 | 1999-11-23 | Nitto Denko Corporation | Chip scale package type of semiconductor device |
| KR19980044255A (ko) * | 1996-12-06 | 1998-09-05 | 황인길 | 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 |
| US6288451B1 (en) * | 1998-06-24 | 2001-09-11 | Vanguard International Semiconductor Corporation | Flip-chip package utilizing a printed circuit board having a roughened surface for increasing bond strength |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910004506B1 (ko) | 반전 칩 캐리어 | |
| US5273940A (en) | Multiple chip package with thinned semiconductor chips | |
| US20020074637A1 (en) | Stacked flip chip assemblies | |
| GB2117564A (en) | Mounting one integrated circuit upon another | |
| JPH08255965A (ja) | マイクロチップモジュール組立体 | |
| US7470568B2 (en) | Method of manufacturing a semiconductor device | |
| US6245598B1 (en) | Method for wire bonding a chip to a substrate with recessed bond pads and devices formed | |
| US6091138A (en) | Multi-chip packaging using bump technology | |
| KR19980070398A (ko) | 용융제를 함유하는 선택적 충전형 접착막 | |
| US6259155B1 (en) | Polymer enhanced column grid array | |
| KR100592121B1 (ko) | 플립 칩 조립을 위한 무세정 플럭스 | |
| US8546187B2 (en) | Electronic part and method of manufacturing the same | |
| JPH03270030A (ja) | 電子装置 | |
| JP4339309B2 (ja) | 半導体装置 | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0371649A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP2560456B2 (ja) | 半導体チップの実装構造 | |
| JPH04370957A (ja) | マルチチップパッケージ | |
| US20020081771A1 (en) | Flip chip process | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| TW202224127A (zh) | 晶片互聯方法、互聯器件以及形成封裝件的方法 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JP2001044307A (ja) | 半導体装置およびその製造方法 | |
| JP2003007904A (ja) | 半導体装置 |